JPS6340337A - 集積回路分離法 - Google Patents
集積回路分離法Info
- Publication number
- JPS6340337A JPS6340337A JP62168506A JP16850687A JPS6340337A JP S6340337 A JPS6340337 A JP S6340337A JP 62168506 A JP62168506 A JP 62168506A JP 16850687 A JP16850687 A JP 16850687A JP S6340337 A JPS6340337 A JP S6340337A
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- layer
- oxide layer
- silicon
- wide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 67
- 239000000758 substrate Substances 0.000 claims description 47
- 238000000151 deposition Methods 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 41
- 229910052710 silicon Inorganic materials 0.000 description 41
- 239000010703 silicon Substances 0.000 description 41
- 150000004767 nitrides Chemical class 0.000 description 25
- 238000005530 etching Methods 0.000 description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229920005591 polysilicon Polymers 0.000 description 20
- 238000002955 isolation Methods 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000000926 separation method Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 101001015052 Zea mays Trypsin/factor XIIA inhibitor Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- CYRMSUTZVYGINF-UHFFFAOYSA-N trichlorofluoromethane Chemical compound FC(Cl)(Cl)Cl CYRMSUTZVYGINF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は一般に集積回路に関し、特にミクロン以下の
寸法を持つＶＬＳＩ回路に適用される分離技術に関する
。
寸法を持つＶＬＳＩ回路に適用される分離技術に関する
。
（従来の技術）
集積回路技術においては、能動デバイスの能動領域（“
モート（堀囲い）領域”）を相互に分離する必要がある
。ＭＯ３技術を用いたＬＳＩ及びＶＬＳ １では、能動
領域の分離が通常ＬＯＧＯＳ （ロコス：シリコンの選
択的酸化）によって成されている。
モート（堀囲い）領域”）を相互に分離する必要がある
。ＭＯ３技術を用いたＬＳＩ及びＶＬＳ １では、能動
領域の分離が通常ＬＯＧＯＳ （ロコス：シリコンの選
択的酸化）によって成されている。
ＬＯＧＯＳを実施するためには、薄い酸化物スタックの
頂部のバタ゛−ン化窒化物がモート領域となるシリコン
基板の領域を被覆するのに使われる。シリコン基板の非
被覆領域を高温の酸化環境に露出することによって、比
較的厚いフィールド酸化物が露出領域にだけ成長される
。
頂部のバタ゛−ン化窒化物がモート領域となるシリコン
基板の領域を被覆するのに使われる。シリコン基板の非
被覆領域を高温の酸化環境に露出することによって、比
較的厚いフィールド酸化物が露出領域にだけ成長される
。
しかし、ＬＯＧＯＳ技術は露出シリコン領域における垂
直方向だけでなく、窒化物マスクの工・ノジ下方へと横
方向にもフィールド酸化物を成長させる。
直方向だけでなく、窒化物マスクの工・ノジ下方へと横
方向にもフィールド酸化物を成長させる。
“バードビーク” （鳥の口ばし）”として知られるこ
の窒化物下方へと進む酸化物の横方向侵食は、フィール
ド酸化物の厚さの約半分の厚さに成長可能である。つま
りこの分離技術では、かなりの材料が無駄となる。標準
のロコス法では、バードビークを減らすためフィールド
酸化物の厚さをそれに応じて適切に減少しなければなら
ず、そうしないと残りのモート領域が能動デバイスの作
製に適さなくなってしまう。しかし、フィールド酸化物
の厚さの減少は、相互接続静電容量の増大のため回路性
能を劣化させる。さらに、酸化物の厚さの減少に伴いフ
ィールド酸化物上を通過する導体に加えられる一定の電
圧に対して、フィールド酸化物の下方及び隣り合うモー
ト領域間におけるリーク電流が急速に上昇し、隣り合う
モート領域間での電気的な分離が劣る結果となる。
の窒化物下方へと進む酸化物の横方向侵食は、フィール
ド酸化物の厚さの約半分の厚さに成長可能である。つま
りこの分離技術では、かなりの材料が無駄となる。標準
のロコス法では、バードビークを減らすためフィールド
酸化物の厚さをそれに応じて適切に減少しなければなら
ず、そうしないと残りのモート領域が能動デバイスの作
製に適さなくなってしまう。しかし、フィールド酸化物
の厚さの減少は、相互接続静電容量の増大のため回路性
能を劣化させる。さらに、酸化物の厚さの減少に伴いフ
ィールド酸化物上を通過する導体に加えられる一定の電
圧に対して、フィールド酸化物の下方及び隣り合うモー
ト領域間におけるリーク電流が急速に上昇し、隣り合う
モート領域間での電気的な分離が劣る結果となる。
標準的なＬＯＣＯＳ法における酸化物の侵入量を減じる
ため、幾つかの分離技術が開発されてきた。
ため、幾つかの分離技術が開発されてきた。
ＳＷＡＭＩ （側壁マスク分離）として知られる分離
技術は、シリコンエツチングと側壁の窒化物層（凹状シ
リコン領域の側面上に形成された窒化シリコンの層）を
用いて、フィールド酸化物横方向侵入を抑制する。ゼロ
に近い侵入のための重要な特徴は、フィールド酸化物の
成長時に上昇形成された側壁窒化物が存在することであ
る。ＳＷＡＭＩ法はフィールド酸化物の侵入を減少でき
るが、幾つか制限も有する。１つの制限は、（側壁窒化
物層の後に付着される）酸化マスクが第１の窒化物層と
側壁窒化物層の間の突合せ接合で弱くなり易いことであ
る。この機能不全は主に側壁プロセス中で典型的な過剰
エツチングによって起こり、特にパターンのコーナにお
けるフィールド酸化物の局部的な侵入として°現われる
。従来のＳＷＡＭＩ法における別の制限は、側壁窒化物
の存在のため、シリコン基板の欠陥発生に対する敏感度
が増すことである。
技術は、シリコンエツチングと側壁の窒化物層（凹状シ
リコン領域の側面上に形成された窒化シリコンの層）を
用いて、フィールド酸化物横方向侵入を抑制する。ゼロ
に近い侵入のための重要な特徴は、フィールド酸化物の
成長時に上昇形成された側壁窒化物が存在することであ
る。ＳＷＡＭＩ法はフィールド酸化物の侵入を減少でき
るが、幾つか制限も有する。１つの制限は、（側壁窒化
物層の後に付着される）酸化マスクが第１の窒化物層と
側壁窒化物層の間の突合せ接合で弱くなり易いことであ
る。この機能不全は主に側壁プロセス中で典型的な過剰
エツチングによって起こり、特にパターンのコーナにお
けるフィールド酸化物の局部的な侵入として°現われる
。従来のＳＷＡＭＩ法における別の制限は、側壁窒化物
の存在のため、シリコン基板の欠陥発生に対する敏感度
が増すことである。
更に別の制限は、比較的薄い酸化物を有するモートに隣
接するが充分なチャンネルストッパ不純物を含まない領
域によって、トランジスタ特性に生じる２重しきい値で
ある。
接するが充分なチャンネルストッパ不純物を含まない領
域によって、トランジスタ特性に生じる２重しきい値で
ある。
ＳＷＡＭＩ 法の変更である改良形フルフレームフル凹
部（ＭＰ３Ｒ）分離は、ＳＷＡＭＩの各制限を緩和する
。
部（ＭＰ３Ｒ）分離は、ＳＷＡＭＩの各制限を緩和する
。
窒化物、酸化物及び凹状シリコン層がパターン形成され
エツチングされた後、この分離法では、湿潤エツチング
によって酸化物層が約２００〜１０００オングストロー
ム横方向にアンダカットされる“アンダカフト及び埋め
戻し”方式を用いる。別のパッド酸化物及びその後の側
壁窒化物の共形付着がアンジオ・ノドされたキャビティ
を埋め戻し、２つの窒化物膜間に増大した接合領域を形
成する。
エツチングされた後、この分離法では、湿潤エツチング
によって酸化物層が約２００〜１０００オングストロー
ム横方向にアンダカットされる“アンダカフト及び埋め
戻し”方式を用いる。別のパッド酸化物及びその後の側
壁窒化物の共形付着がアンジオ・ノドされたキャビティ
を埋め戻し、２つの窒化物膜間に増大した接合領域を形
成する。
この接合領域の増大が、酸化物／窒化物／酸化物側壁の
エツチングとその後のフィールド酸化中窒化吻−窒化物
接合の完全性を維持する。ＭＦ’Ｒ法の主な制限は、シ
リコンが約２．０００オングストロームの深さだけしか
凹状エツチングできないことである。これは、能動領域
間において不適切な分離に結果的になる。
エツチングとその後のフィールド酸化中窒化吻−窒化物
接合の完全性を維持する。ＭＦ’Ｒ法の主な制限は、シ
リコンが約２．０００オングストロームの深さだけしか
凹状エツチングできないことである。これは、能動領域
間において不適切な分離に結果的になる。
デバイス分離の別の手法は、埋込酸化物（ＢＯＸ）法で
ある。ＢＯＸ法では、ストレス解放酸化物層が成長され
た後、窒化シリコンの化学的蒸着（ＣＶＤ）が施される
。次いでＳＷＡＭＩ法におけるように、窒化物／酸化物
スタックが標準的なリソグラフィツク法を用いてパター
ン形成されエツチングされる。
ある。ＢＯＸ法では、ストレス解放酸化物層が成長され
た後、窒化シリコンの化学的蒸着（ＣＶＤ）が施される
。次いでＳＷＡＭＩ法におけるように、窒化物／酸化物
スタックが標準的なリソグラフィツク法を用いてパター
ン形成されエツチングされる。
エツチングの後、厚目の酸化物層が付着される。
ＣＶＤ酸化物の層が凹状エツチングされたシリコン領域
を充填するが、広い凹状エツチング領域内に沈降してＣ
ＶＤ酸化物層に凹みを形成するため、層はプレーナ化さ
れない。ブレーナ化表面を形成するため、第２のフォト
レジストパターンがフォトレジスト材で凹みを充填する
のに使われ、第３のフォトレジストが表面全体を被覆す
るのに使われて、適切にプレーナ化された表面をもたら
す。つまり、フォトレジスト／酸化物エツチングを用い
てフォトレジ２トと酸化物の両方を同一速度でエッチバ
ックし、残りのフォトレジストが引きＩＩされた後、適
切にプレーナ化された酸化物表面を残す。
を充填するが、広い凹状エツチング領域内に沈降してＣ
ＶＤ酸化物層に凹みを形成するため、層はプレーナ化さ
れない。ブレーナ化表面を形成するため、第２のフォト
レジストパターンがフォトレジスト材で凹みを充填する
のに使われ、第３のフォトレジストが表面全体を被覆す
るのに使われて、適切にプレーナ化された表面をもたら
す。つまり、フォトレジスト／酸化物エツチングを用い
てフォトレジ２トと酸化物の両方を同一速度でエッチバ
ックし、残りのフォトレジストが引きＩＩされた後、適
切にプレーナ化された酸化物表面を残す。
ＢＯＸ法は２つの大きな問題を有する。第１の問題は、
この方法だと２回のリングラフイックマスキング工程を
必要とし、プロセスの複雑さを増す。
この方法だと２回のリングラフイックマスキング工程を
必要とし、プロセスの複雑さを増す。
第２に、ＢＯＸ法では厳密なレジストエッチバソク法を
用いる。実際には、スピン被覆レジストの厚さはパター
ン領域の密度に依存する。つまり、フォトレジスト層は
高バック領域におけて薄くなる。
用いる。実際には、スピン被覆レジストの厚さはパター
ン領域の密度に依存する。つまり、フォトレジスト層は
高バック領域におけて薄くなる。
この結果・レジストのエッチバック後におけるエツチン
グ表面が非一様となり、一部の能動領域の表面がエツチ
ングによって著しく攻撃されることがある。
グ表面が非一様となり、一部の能動領域の表面がエツチ
ングによって著しく攻撃されることがある。
（発明が解決しようとする問題点）
上記から、大きなモート侵入や能動領域近くにおける応
力誘起欠陥を生じずに、高い歩留り量で実質平面状の表
面を与える分離技術が必要とされていることが明らかで
あろう。また、パターン形成目的のため１つのマスクを
使うだけで、実質平面状の表面を与えられる分離技術も
必要とされている。このような改良分離技術は、狭巾及
び広巾両方のモート間凹部に対してプレーナ化表面を与
えられるべきである。
力誘起欠陥を生じずに、高い歩留り量で実質平面状の表
面を与える分離技術が必要とされていることが明らかで
あろう。また、パターン形成目的のため１つのマスクを
使うだけで、実質平面状の表面を与えられる分離技術も
必要とされている。このような改良分離技術は、狭巾及
び広巾両方のモート間凹部に対してプレーナ化表面を与
えられるべきである。
（問題点を解決するための手段）
本発明によれば、従来の分離法に伴う欠点及び問題を実
質上除去または防止する分離法が提供される。
質上除去または防止する分離法が提供される。
本発明の別の特徴によれば、狭巾及び広巾凹部によって
分離された半導体基板の各モートを電気的に分離する方
法が提供される。第１のフィールド酸化物が広巾の凹部
内に成長される。次に第２のフィールド酸化物が基板上
に付着され、狭巾の凹部と広巾凹部の充填されていない
残部とを充填する。
分離された半導体基板の各モートを電気的に分離する方
法が提供される。第１のフィールド酸化物が広巾の凹部
内に成長される。次に第２のフィールド酸化物が基板上
に付着され、狭巾の凹部と広巾凹部の充填されていない
残部とを充填する。
発明の更に別の特徴によれば、集積回路用の分離領域を
シリコン基板に作製する方法が提供される。基板の所定
部分が、パッド酸化物層と第１の窒化シリコン層で被覆
される。広巾及び狭巾の凹部がパッド酸化物と第１窒化
物の層を貫いて基板までエツチングされ、凹部に隣接し
たモートを形成する。第２の窒化シリコン層が基板上に
付着される。広巾の凹部がエツチングされ、第２の窒化
シリコン層を貫いて広巾凹部の底の基板に至るギャップ
を開ける。第１のフィールド酸化物が広巾四部内で、ギ
ャップによって露出された基板の領域上に成長される。
シリコン基板に作製する方法が提供される。基板の所定
部分が、パッド酸化物層と第１の窒化シリコン層で被覆
される。広巾及び狭巾の凹部がパッド酸化物と第１窒化
物の層を貫いて基板までエツチングされ、凹部に隣接し
たモートを形成する。第２の窒化シリコン層が基板上に
付着される。広巾の凹部がエツチングされ、第２の窒化
シリコン層を貫いて広巾凹部の底の基板に至るギャップ
を開ける。第１のフィールド酸化物が広巾四部内で、ギ
ャップによって露出された基板の領域上に成長される。
第２のフィールド酸化物層が付着され、狭巾の凹部と広
巾凹部の残部とを充填する。その後、第２のフィールド
酸化物が凹部の上端部とはパ等しいレベルにプレーナ化
されて、各モート間に分離領域を形成する。
巾凹部の残部とを充填する。その後、第２のフィールド
酸化物が凹部の上端部とはパ等しいレベルにプレーナ化
されて、各モート間に分離領域を形成する。
以下、本発明を添付の図面を参照しながら説明する。
（実施例）
本発明の好ましい実施例の適用は、図面中東１〜８図を
参照することによって最も明瞭に理解されよう。尚、図
中同じ及び対応する部分については同じ番号が付しであ
る。
参照することによって最も明瞭に理解されよう。尚、図
中同じ及び対応する部分については同じ番号が付しであ
る。
第１図を参照すると、タンク処理の施された単結晶シリ
コン基板１０が示しである。能動トランジスタの短いチ
ャンネルの突抜けを防ぐため、高いタンク濃度を使うべ
きである。第１の熱酸化物層であるパッド酸化物１２が
、熱プロセスを用いて基板１０上に成長され、二酸化シ
リコンがシリコン基板１０の表面上に形成される。この
酸化物の厚さは２００〜５００オングストロームの範囲
で変化し得るが、好ましい厚さは約３５０オングストロ
ームである。パッド酸化物１２の成長後、第１の窒化シ
リコン層１４が低圧化学的蒸着（ＬＰＧＶＤ）を用いて
パッド酸化物１２上に付着される。第１窒化シリコン層
１４の厚さは一般に１、 ＯＯＯ〜２． ＯＯＯオング
ストロームの範囲で、好ましい厚さは約１．８００オン
グストロームである。
コン基板１０が示しである。能動トランジスタの短いチ
ャンネルの突抜けを防ぐため、高いタンク濃度を使うべ
きである。第１の熱酸化物層であるパッド酸化物１２が
、熱プロセスを用いて基板１０上に成長され、二酸化シ
リコンがシリコン基板１０の表面上に形成される。この
酸化物の厚さは２００〜５００オングストロームの範囲
で変化し得るが、好ましい厚さは約３５０オングストロ
ームである。パッド酸化物１２の成長後、第１の窒化シ
リコン層１４が低圧化学的蒸着（ＬＰＧＶＤ）を用いて
パッド酸化物１２上に付着される。第１窒化シリコン層
１４の厚さは一般に１、 ＯＯＯ〜２． ＯＯＯオング
ストロームの範囲で、好ましい厚さは約１．８００オン
グストロームである。
第１窒化シリコン層１４の付着後、フォトレジストパタ
ーン１６を用いてモート領域１８ （能動領域）を限定
すると共に、後の工程でフィールド酸化物が成長される
凹部領域２０ａ−ｂ及び２１ａ−ｂを露出させる。図示
のように、凹部領域２０ａ−すは比較的狭巾である一方
、凹部領域２１ａ−ｂは比較的広巾で、従来の分離法に
おいてブレーナ化酸化物表面を与えるのを困難としてい
た。フォトレジスト１６を通常の方法で付着しパターン
形成した後、第１窒化シリコンＮ１４とバンド酸化物層
１２がフォトレジストパターンに基づきエツチングされ
る。使用するのが好ましいエツチングの化学的性質は、
ＣＨＦＩ Ｃ２Ｆ４の化学的性質である。なぜならば
、優れたオペレータ制御を達成できるように好都合な遅
いエッチ速度を与えるからである。勿論、同様の結果を
達成するのにその他のエッチ材も使える。
ーン１６を用いてモート領域１８ （能動領域）を限定
すると共に、後の工程でフィールド酸化物が成長される
凹部領域２０ａ−ｂ及び２１ａ−ｂを露出させる。図示
のように、凹部領域２０ａ−すは比較的狭巾である一方
、凹部領域２１ａ−ｂは比較的広巾で、従来の分離法に
おいてブレーナ化酸化物表面を与えるのを困難としてい
た。フォトレジスト１６を通常の方法で付着しパターン
形成した後、第１窒化シリコンＮ１４とバンド酸化物層
１２がフォトレジストパターンに基づきエツチングされ
る。使用するのが好ましいエツチングの化学的性質は、
ＣＨＦＩ Ｃ２Ｆ４の化学的性質である。なぜならば
、優れたオペレータ制御を達成できるように好都合な遅
いエッチ速度を与えるからである。勿論、同様の結果を
達成するのにその他のエッチ材も使える。
第１窒化シリコン層１４とパッド酸化物Ｊ’ｉ１２の露
出領域をエツチングした後、シリコン基板１０が凹状エ
ツチングされ、最終的なデバイスの能動領域となるモー
） ９Ｍ域１８を形成する。現時点で好ましい実施例に
おいて、シリコンは３，０００〜７．５００オングスト
ロームの深さにエツチングされ、好ましい深さは約５．
ＯＯＯオングストロームである。シリコンエツチング
の化学的性質として現時点で好ましい実施例では、フレ
オン１１、アルゴン及び窒素を使用する。しかし当業者
には周知なごとく、広い範囲のシリコンエッチ材が使用
できる。凹状エツチング後、周知のフォトリソグラフィ
法を用いてフォトレジスト１６が除去される。
出領域をエツチングした後、シリコン基板１０が凹状エ
ツチングされ、最終的なデバイスの能動領域となるモー
） ９Ｍ域１８を形成する。現時点で好ましい実施例に
おいて、シリコンは３，０００〜７．５００オングスト
ロームの深さにエツチングされ、好ましい深さは約５．
ＯＯＯオングストロームである。シリコンエツチング
の化学的性質として現時点で好ましい実施例では、フレ
オン１１、アルゴン及び窒素を使用する。しかし当業者
には周知なごとく、広い範囲のシリコンエッチ材が使用
できる。凹状エツチング後、周知のフォトリソグラフィ
法を用いてフォトレジスト１６が除去される。
第２図は、凹状エツチングによって露出されたシリコン
基板１０の領域上とパッド酸化物１２の側面上に第２の
熱酸化物層２２成長され、シリコン基板１０上を覆う連
続状の酸化物を形成した後における半導体デバイスの断
面を示す。第２の熱酸化物１２２は幾つかの目的の役に
立つが、その１つは凹部領域のコーナ２４をや＼丸めて
コーナ２４におけるストレス量を解放することである。
基板１０の領域上とパッド酸化物１２の側面上に第２の
熱酸化物層２２成長され、シリコン基板１０上を覆う連
続状の酸化物を形成した後における半導体デバイスの断
面を示す。第２の熱酸化物１２２は幾つかの目的の役に
立つが、その１つは凹部領域のコーナ２４をや＼丸めて
コーナ２４におけるストレス量を解放することである。
第２熱酸化物層２２の厚さは一般に２５０〜１．０００
オングストロームの範囲で変化可能で、好ましい厚さは
約８００オングストロームである。第２の熱酸化物層２
２は比較的薄いので、ｐ−ウェルから成長する熱酸化物
へのホウ素の損失は極くわずかである。
オングストロームの範囲で変化可能で、好ましい厚さは
約８００オングストロームである。第２の熱酸化物層２
２は比較的薄いので、ｐ−ウェルから成長する熱酸化物
へのホウ素の損失は極くわずかである。
尚、二酸化シリコンが形成されるとき、シリコン基板１
０上における第２熱酸化物層２２の成長がシリコンを消
費することに注意された。シリコンの消費は、能動モー
ト領域１８の巾を減少させる。しかし、二酸化シリコン
の成長で消費されるシリコンの量は、成長酸化物の厚さ
のわずか４５％である。従って、第２熱酸化物層２２が
８００オングストロームの巾で成長される場合には、モ
ート領域１８の各側面から３６０オングストロームの能
動中だけが失なわれる。
０上における第２熱酸化物層２２の成長がシリコンを消
費することに注意された。シリコンの消費は、能動モー
ト領域１８の巾を減少させる。しかし、二酸化シリコン
の成長で消費されるシリコンの量は、成長酸化物の厚さ
のわずか４５％である。従って、第２熱酸化物層２２が
８００オングストロームの巾で成長される場合には、モ
ート領域１８の各側面から３６０オングストロームの能
動中だけが失なわれる。
第３図は、化学的蒸着法（ＣＶＤ）を用いた第２窒化シ
リコン層２６の付着及び側壁酸化物層２８の付着後にお
ける半導体デバイスの断面を示す。第２窒化シリコン層
２６は５００〜１． ＯＯＯオングストロームの好まし
い範囲内の厚さを有し、一般に約８００オングストロー
ムの厚さである。側壁酸化物層２８は４，０００〜８，
０００オングストロームの好ましい範囲内の厚さを有し
、一般に約５、０００オングストロームの厚さである。
リコン層２６の付着及び側壁酸化物層２８の付着後にお
ける半導体デバイスの断面を示す。第２窒化シリコン層
２６は５００〜１． ＯＯＯオングストロームの好まし
い範囲内の厚さを有し、一般に約８００オングストロー
ムの厚さである。側壁酸化物層２８は４，０００〜８，
０００オングストロームの好ましい範囲内の厚さを有し
、一般に約５、０００オングストロームの厚さである。
こ＼で、側壁酸化物層２８は前の酸化物層よりはるかに
厚いことに注意することが重要である。側壁酸化物層２
８の厚さは、狭巾の凹部領域２０ａ、２０ｂを充填する
のに充分である一方、広巾の凹部領域２１ａ、２１ｂを
完全に充填しない厚さとなるように選ばれる。側壁酸化
物層２８が充填する狭巾の凹部領域２０ａ、２０ｂ上に
、小さな凹み３０が形成される。また、対向する両側側
壁上の側壁酸化物２８が接触し合わない広巾の凹部領域
２１ａ、２１ｂにおいては、深い凹み３２が充填されな
いまま残る。深い凹み３２の底と対応する広巾凹部領域
２１ａまたは２１ｂとの間の距離は、側壁酸化物層２８
の厚さには＼・等しくすべきである。
厚いことに注意することが重要である。側壁酸化物層２
８の厚さは、狭巾の凹部領域２０ａ、２０ｂを充填する
のに充分である一方、広巾の凹部領域２１ａ、２１ｂを
完全に充填しない厚さとなるように選ばれる。側壁酸化
物層２８が充填する狭巾の凹部領域２０ａ、２０ｂ上に
、小さな凹み３０が形成される。また、対向する両側側
壁上の側壁酸化物２８が接触し合わない広巾の凹部領域
２１ａ、２１ｂにおいては、深い凹み３２が充填されな
いまま残る。深い凹み３２の底と対応する広巾凹部領域
２１ａまたは２１ｂとの間の距離は、側壁酸化物層２８
の厚さには＼・等しくすべきである。
第４図は、異方性の酸化物／窒化物エツチングを用いて
側壁酸化物層２８、第２窒化シリコン層２６及び第２熱
酸化物層２２を垂直方向にエツチングした後における半
導体デバイスの断面を示す。
側壁酸化物層２８、第２窒化シリコン層２６及び第２熱
酸化物層２２を垂直方向にエツチングした後における半
導体デバイスの断面を示す。
広巾の凹部領域２１ａと２１ｂでは、上記の３層全てが
エツチングによって深い凹み３２の下方から除去され、
ギャップ３４と３５を介してシリコン基板１０を露出さ
せる。第４図に示すように第２熱酸化物層゛２２を除去
する必要はないが、実際には側壁のエツチングが第２窒
化シリコン層２６だけを除去するのに充分なほど精確に
制御できないので、第２熱酸化物層２２は通常除去され
る。
エツチングによって深い凹み３２の下方から除去され、
ギャップ３４と３５を介してシリコン基板１０を露出さ
せる。第４図に示すように第２熱酸化物層゛２２を除去
する必要はないが、実際には側壁のエツチングが第２窒
化シリコン層２６だけを除去するのに充分なほど精確に
制御できないので、第２熱酸化物層２２は通常除去され
る。
このエツチングの異方的性質が、被エツチング層２８．
２６及び２２の合計した厚さの８０％〜１００％に等し
い巾の広巾凹部領域２１ａ−ｂの側壁上に、側壁酸化物
Ｎ２８を残す。側壁の工・ノチングを行うのには、第１
窒化シリコン層１４及びパッド酸化物層１２に用いたの
と同じエツチング用のガス、つまりＣＨＦＩとＣ，Ｆｂ
の混合物を使える。
２６及び２２の合計した厚さの８０％〜１００％に等し
い巾の広巾凹部領域２１ａ−ｂの側壁上に、側壁酸化物
Ｎ２８を残す。側壁の工・ノチングを行うのには、第１
窒化シリコン層１４及びパッド酸化物層１２に用いたの
と同じエツチング用のガス、つまりＣＨＦＩとＣ，Ｆｂ
の混合物を使える。
この場合にも、当業者にとって周知なその他のエッチ材
も上記のエッチガスに代えて使うことができる。
も上記のエッチガスに代えて使うことができる。
異方性エツチングは第１窒化シリコン層１４の頂面の一
部を除去し、全ての窒化物がギャップ３４から除去され
ることを保証する。つまり、第１窒化シリコン層１４は
側壁エツチングの後、約１、０００オングストロームの
窒化物を残すのに充分な厚さとすべきである。こ＼で、
エッチ材は凹部領域２Ｑａ−ｂ及び２１ａ−ｂの側壁の
頂部コーナー３６における窒化物を除去しないようにす
ることが重要である。窒化物の除去を防ぐためＭＦ３Ｒ
で使われているのと同じ方式を、本発明で用いることも
できる。
部を除去し、全ての窒化物がギャップ３４から除去され
ることを保証する。つまり、第１窒化シリコン層１４は
側壁エツチングの後、約１、０００オングストロームの
窒化物を残すのに充分な厚さとすべきである。こ＼で、
エッチ材は凹部領域２Ｑａ−ｂ及び２１ａ−ｂの側壁の
頂部コーナー３６における窒化物を除去しないようにす
ることが重要である。窒化物の除去を防ぐためＭＦ３Ｒ
で使われているのと同じ方式を、本発明で用いることも
できる。
側壁エツチングを行う際、第２窒化シリコン層２６は狭
巾の凹部領域２０ａ及び２０ｂから除去されず、またエ
ッチ材はギャップ３４及び３５周囲の周辺窒化物層３８
を除去しない。側壁酸化物層２８の厚さは、側壁エツチ
ングの後狭巾の凹部領域２０ａ及び２０ｂが側壁酸化物
層２８によって完全に覆われるように選ばれる。
巾の凹部領域２０ａ及び２０ｂから除去されず、またエ
ッチ材はギャップ３４及び３５周囲の周辺窒化物層３８
を除去しない。側壁酸化物層２８の厚さは、側壁エツチ
ングの後狭巾の凹部領域２０ａ及び２０ｂが側壁酸化物
層２８によって完全に覆われるように選ばれる。
第５図は、残りの側壁酸化物Ｊｉ２８が第２窒化シリコ
ン層２６から湿式エッチ除去され、且つ厚い広巾領域の
フィールド熱酸化物４０が広巾凹部領域２１ａ、２１ｂ
の底に成長された後における半導体デバイスの断面を示
す。エツチングの好ましい化学的性質では、希釈ＨＦｉ
液を用いる。つまり、１０％のＨＦ溶液が好ましい。湿
式エツチングは、窒化シリコン層１４．２６あるいはギ
ャップ３４．３゛５で露出されたシリコンに影響を及ぼ
さない。湿式エツチングの後、広巾領域のフィールド熱
酸化物４０がＬＯＧＯ３（シリコンの選択的酸化法）を
用いてギャップ３４．３５内に成長される。この熱酸化
物は窒化シリコン層１４．２６上に成長しない。つまり
、広巾領域のフィールド熱酸化物４０はギャップ３４．
３５内にだけ限定される。広巾領域フィールド熱酸化物
４０の厚さは・その広巾領域フィールド熱酸化物４０の
頂面がシリコン基板１０の最初の頂面とはパ共平面とな
るように選ばれる。この厚さは６．０００〜１５．００
０オングストロームの範囲であり、一般に約ｉｏ、ｏｏ
。
ン層２６から湿式エッチ除去され、且つ厚い広巾領域の
フィールド熱酸化物４０が広巾凹部領域２１ａ、２１ｂ
の底に成長された後における半導体デバイスの断面を示
す。エツチングの好ましい化学的性質では、希釈ＨＦｉ
液を用いる。つまり、１０％のＨＦ溶液が好ましい。湿
式エツチングは、窒化シリコン層１４．２６あるいはギ
ャップ３４．３゛５で露出されたシリコンに影響を及ぼ
さない。湿式エツチングの後、広巾領域のフィールド熱
酸化物４０がＬＯＧＯ３（シリコンの選択的酸化法）を
用いてギャップ３４．３５内に成長される。この熱酸化
物は窒化シリコン層１４．２６上に成長しない。つまり
、広巾領域のフィールド熱酸化物４０はギャップ３４．
３５内にだけ限定される。広巾領域フィールド熱酸化物
４０の厚さは・その広巾領域フィールド熱酸化物４０の
頂面がシリコン基板１０の最初の頂面とはパ共平面とな
るように選ばれる。この厚さは６．０００〜１５．００
０オングストロームの範囲であり、一般に約ｉｏ、ｏｏ
。
オングストロームである。
尚状況によっては、側壁エツチングで小さいギャップ３
４だけが開口されるように、広巾凹部領域２１ａが中間
中を持つこともある点に留意されたい。この場合、第５
図に示すように、広巾領域フィールド熱酸化物４０の厚
さはより大きい巾を持つ広巾凹部領域２１ｂ内で得られ
る厚さより小さくなる。
４だけが開口されるように、広巾凹部領域２１ａが中間
中を持つこともある点に留意されたい。この場合、第５
図に示すように、広巾領域フィールド熱酸化物４０の厚
さはより大きい巾を持つ広巾凹部領域２１ｂ内で得られ
る厚さより小さくなる。
第５図に明らかなごとく、広巾領域のフィールド熱酸化
物４０は周辺窒化物層３８のエツジ下方に成長し、“バ
ードビーク″４２を生じる。側壁酸化物１’！２８の厚
さは、成長される広巾領域フィールド熱酸化物４０の厚
さと比べ、バードビーク４２がモート領域１８の上端部
にまで成長せず、モート領域１８の能動中を減少させな
いように選定されるべきである。
物４０は周辺窒化物層３８のエツジ下方に成長し、“バ
ードビーク″４２を生じる。側壁酸化物１’！２８の厚
さは、成長される広巾領域フィールド熱酸化物４０の厚
さと比べ、バードビーク４２がモート領域１８の上端部
にまで成長せず、モート領域１８の能動中を減少させな
いように選定されるべきである。
第６０図は、両室化物層１４と２６が除去され、且つプ
レーナ化フィールド酸化物層４４がその表面上に付着さ
れた後における半導体デバイスの断面を示す。両室化物
層１４と２６は、高温のリン酸（１６０°ＣのＨ３ＰＯ
４）または他の適切な化学的溶液を用いて表面から除去
できる。プレーナ化フィールド酸化物層４４は、垂直壁
上の酸化物の厚さが水平表面上の厚さと同じ速さで成長
するような化学蒸着法（ＣＶＤ）によって付着される。
レーナ化フィールド酸化物層４４がその表面上に付着さ
れた後における半導体デバイスの断面を示す。両室化物
層１４と２６は、高温のリン酸（１６０°ＣのＨ３ＰＯ
４）または他の適切な化学的溶液を用いて表面から除去
できる。プレーナ化フィールド酸化物層４４は、垂直壁
上の酸化物の厚さが水平表面上の厚さと同じ速さで成長
するような化学蒸着法（ＣＶＤ）によって付着される。
この酸化物の厚さは一般に１０，０００オングストロー
ムだが、ｓ、ｏｏｏ〜１５，０００オングストロームの
範囲を取り得る。プレーナ化フィールド酸化物層４４の
厚さは二凹部領域２Ｑａ−ｂ及び２１ａ−ｂの側壁上の
酸化物が合わせて凹部領域２０ａ−ｂ及び２１ａ−ｂを
充填するように充分大きく選ばれる。
ムだが、ｓ、ｏｏｏ〜１５，０００オングストロームの
範囲を取り得る。プレーナ化フィールド酸化物層４４の
厚さは二凹部領域２Ｑａ−ｂ及び２１ａ−ｂの側壁上の
酸化物が合わせて凹部領域２０ａ−ｂ及び２１ａ−ｂを
充填するように充分大きく選ばれる。
プレーナ化フィールド酸化物Ｎ４４の頂面に小凹み４６
が残ることもある。所望なら、表面をさらにプレーナ化
するため、フォトレジスト層（図示せず）をプレーナ化
フィールド酸化物層４４の頂部に加えることもできる。
が残ることもある。所望なら、表面をさらにプレーナ化
するため、フォトレジスト層（図示せず）をプレーナ化
フィールド酸化物層４４の頂部に加えることもできる。
第７図は、プラズマエツチングを用いてプレーナ化フィ
ールド酸化物層４４とパッド熱酸化物１２をモートｊｌ
域１８の頂部に至るまでエッチ除去した後における半導
体デバイスの断面を示す。
ールド酸化物層４４とパッド熱酸化物１２をモートｊｌ
域１８の頂部に至るまでエッチ除去した後における半導
体デバイスの断面を示す。
こ＼でも、ＣＨＦ３とＣ２Ｆ、の混合物が使え、あるい
はその他の適切なエッチ材を代りに用いてもよい。
はその他の適切なエッチ材を代りに用いてもよい。
全てのパッド酸化物層１２が残らず除去されるのを保証
するため、この工程の最後に、非常に短い湿式または乾
式エツチングを付は加えることもできる。こうして、こ
の分野で周知な技術を用いて能動デバイスを形成するた
めの準備の整った構造が得られる。−例として、ＣＭＯ
Ｓゲートの形成を以下に例示するが、バイポーラ等その
他の技術用の異なる工程を本発明に関連して用いること
もできる。
するため、この工程の最後に、非常に短い湿式または乾
式エツチングを付は加えることもできる。こうして、こ
の分野で周知な技術を用いて能動デバイスを形成するた
めの準備の整った構造が得られる。−例として、ＣＭＯ
Ｓゲートの形成を以下に例示するが、バイポーラ等その
他の技術用の異なる工程を本発明に関連して用いること
もできる。
第８図はＣＭＯＳゲートを形成するためゲー（・酸化物
４８がモート領域１８上に成長された後における半導体
デバイスの断面を示す。ゲート酸化物４８の厚さは５０
〜２５０オングストロームの範囲で、−船釣な厚さは２
５０オングストロームである。ゲート酸化物４８の成長
後、処理はさらに進行して、トランジスタゲートを形成
するのに使われる物質（一般にポリシリコン）を付着す
る。
４８がモート領域１８上に成長された後における半導体
デバイスの断面を示す。ゲート酸化物４８の厚さは５０
〜２５０オングストロームの範囲で、−船釣な厚さは２
５０オングストロームである。ゲート酸化物４８の成長
後、処理はさらに進行して、トランジスタゲートを形成
するのに使われる物質（一般にポリシリコン）を付着す
る。
発明の別の実施例では、コーイ （Ｋｏｏｉ）効果を防
ぐため、まず１００〜５００オングストロームの厚さの
ブリゲート酸化物（図示せず）を成長させた後、ゲート
酸化物４８の成長前に剥すこともできる。
ぐため、まず１００〜５００オングストロームの厚さの
ブリゲート酸化物（図示せず）を成長させた後、ゲート
酸化物４８の成長前に剥すこともできる。
こＸで、凹部領域２０ａ−ｂ及び２１ａ−ｂにおけるプ
レーナ化フィールド酸化物層４４の頂面は比較的フラッ
トでプレーナ化されている点に留意することが重要であ
る。このプレーナ化は、後の工程で付着されるゲート物
質が表面上の段部で破壊しないことを保証する。さらに
、ブレーナ表面は、極めて異方的なエツチング後に残さ
れるゲート物質がゲートを形成するので、ショートフィ
ラメントの発生を除去する。
レーナ化フィールド酸化物層４４の頂面は比較的フラッ
トでプレーナ化されている点に留意することが重要であ
る。このプレーナ化は、後の工程で付着されるゲート物
質が表面上の段部で破壊しないことを保証する。さらに
、ブレーナ表面は、極めて異方的なエツチング後に残さ
れるゲート物質がゲートを形成するので、ショートフィ
ラメントの発生を除去する。
本発明の別の重要な特徴は、凹部領域２０ａ−すまたは
２１ａ−ｂの側面におけるストレスに関連した構造的な
シリコン欠陥の形成が最少銀化されることである。プレ
ーナ化フィールド酸化物層４４の付着後は、高温の熱処
理だけがゲート酸化物４８の成長とその後のソース／ド
レイン注入物（図示せず）のアニールをもたらす。凹部
２０ａ−ｂまたは２１ ａ−ｂが熱酸化物によって完全
に満たされていれば、多くの欠陥が発生されるであろう
。
２１ａ−ｂの側面におけるストレスに関連した構造的な
シリコン欠陥の形成が最少銀化されることである。プレ
ーナ化フィールド酸化物層４４の付着後は、高温の熱処
理だけがゲート酸化物４８の成長とその後のソース／ド
レイン注入物（図示せず）のアニールをもたらす。凹部
２０ａ−ｂまたは２１ ａ−ｂが熱酸化物によって完全
に満たされていれば、多くの欠陥が発生されるであろう
。
また、凹部領域２Ｑａ−ｂ及び２１ａ−ｂの側壁に対す
るフィールド絶縁体チャンネルストッパの追加は、タン
ク処理で使われる高濃度のため必要でないことにも留意
すべきである。ｎ−ウェル及びｐ−ウェル用の高濃度が
凹部領域２０ａ−ｂまたは２１ａ−ｂの側壁に適切な濃
度を与えると共に、能動トランジスタチャンネルに平行
な寄生リークを防止する。また第２図に関連して述べた
ように、ｐ−ウェルから成長する第２熱酸化物層２２へ
と移行するホウ素の損失は、第２熱酸化物層２２の厚さ
が小さいためわずかである。但し、厚いフィールドしき
い値電圧を上昇させる必要があれば、凹状エツチング後
凹部領域２０ａ−ｂ及び２１ａ−ｂの底及び側壁に沿っ
て、ホウ素チャンネルストフパ用の注入を行ってもよい
。
るフィールド絶縁体チャンネルストッパの追加は、タン
ク処理で使われる高濃度のため必要でないことにも留意
すべきである。ｎ−ウェル及びｐ−ウェル用の高濃度が
凹部領域２０ａ−ｂまたは２１ａ−ｂの側壁に適切な濃
度を与えると共に、能動トランジスタチャンネルに平行
な寄生リークを防止する。また第２図に関連して述べた
ように、ｐ−ウェルから成長する第２熱酸化物層２２へ
と移行するホウ素の損失は、第２熱酸化物層２２の厚さ
が小さいためわずかである。但し、厚いフィールドしき
い値電圧を上昇させる必要があれば、凹状エツチング後
凹部領域２０ａ−ｂ及び２１ａ−ｂの底及び側壁に沿っ
て、ホウ素チャンネルストフパ用の注入を行ってもよい
。
第９図は本発明の別の実施例を示し、ブレーナ化エツチ
ング時にシリコン基板１０を保護するため、任意のポリ
シリコン層５０がパッド酸化物層１２と第１窒化シリコ
ン層１４の間に付着される。
ング時にシリコン基板１０を保護するため、任意のポリ
シリコン層５０がパッド酸化物層１２と第１窒化シリコ
ン層１４の間に付着される。
ポリシリコンに対して選択的エッチ材、すなわちポリシ
リコンに対して非常に遅いエッチ速度を持つエッチ材を
用いれば、プレーナ化エツチングは任意のポリシリコン
層５０で停止し、シリコン基板１０内へと侵食しない。
リコンに対して非常に遅いエッチ速度を持つエッチ材を
用いれば、プレーナ化エツチングは任意のポリシリコン
層５０で停止し、シリコン基板１０内へと侵食しない。
追加のポリシリコンＮ５０は、プレーン化エツチングが
適切な精度で制御できない場合に必要となる。ポリシリ
コン層５０を用いるときは、第１０図に示すように、第
２図に関連して述べた第２熱酸化物層２２の成長が、ポ
リシリコン層５０の側面及び凹部領域２０ａ−ｂ、２１
ａ−ｂの側壁を消費することに留意すべきである。ポリ
シリコン層５０がドープされておらず、シリコン基板１
０が比較的強くドープされているため、酸化条件は、シ
リコン基板１０よりポリシリコン層５０の方が遅い速度
でエツチングされるように、選定できる。これはシリコ
ンモート領域１８の上端部上に延出したポリシリコンの
屋根５２を形成し、モートＳＪｆ域をプレーナ化エツチ
ングから保護する。
適切な精度で制御できない場合に必要となる。ポリシリ
コン層５０を用いるときは、第１０図に示すように、第
２図に関連して述べた第２熱酸化物層２２の成長が、ポ
リシリコン層５０の側面及び凹部領域２０ａ−ｂ、２１
ａ−ｂの側壁を消費することに留意すべきである。ポリ
シリコン層５０がドープされておらず、シリコン基板１
０が比較的強くドープされているため、酸化条件は、シ
リコン基板１０よりポリシリコン層５０の方が遅い速度
でエツチングされるように、選定できる。これはシリコ
ンモート領域１８の上端部上に延出したポリシリコンの
屋根５２を形成し、モートＳＪｆ域をプレーナ化エツチ
ングから保護する。
第２熱酸化物層２２の成長も延出したポリシリコン屋根
５２の延出部分を一部消費するので、任意のポリシリコ
ン層５０の厚さは、第２熱酸化物層２２の成長後ポリシ
リコン［５０のエツジに充分なポリシリコンを残すよう
に選定し、延出したポリシリコン屋根５２のエツジにお
けるポリシリコンＪｉ５０の割れを防ぐべきである。
５２の延出部分を一部消費するので、任意のポリシリコ
ン層５０の厚さは、第２熱酸化物層２２の成長後ポリシ
リコン［５０のエツジに充分なポリシリコンを残すよう
に選定し、延出したポリシリコン屋根５２のエツジにお
けるポリシリコンＪｉ５０の割れを防ぐべきである。
以上、本発明は前述した利点及びその他多くの利点を与
えるものである。当業者には自明なごと（、本発明は広
く変更及び変形可能である。発明の範囲は特許請求の範
囲の記載以外によっては制限されない。
えるものである。当業者には自明なごと（、本発明は広
く変更及び変形可能である。発明の範囲は特許請求の範
囲の記載以外によっては制限されない。
以上の記載に関連して、以下の各項を開示する。
（１）狭巾及び広巾凹部によって分離された半逗体基板
の各領域を電気的に分離する方法で：前記広巾凹部内に
だけ第１フィールド酸化物を成長すること；及び 前記基板上に第２フィールド酸化物を付着し、狭巾凹部
と広巾凹部の充填されていない残部とを充填すること；
を含む方法。
の各領域を電気的に分離する方法で：前記広巾凹部内に
だけ第１フィールド酸化物を成長すること；及び 前記基板上に第２フィールド酸化物を付着し、狭巾凹部
と広巾凹部の充填されていない残部とを充填すること；
を含む方法。
（２）前記第１フィールド酸化物の成長前に、前記基板
がバンド酸化物層と窒化シリコン層によって被覆され、
次いでエツチングされて広巾凹部の底にギャップを与え
る第（１）項の方法。
がバンド酸化物層と窒化シリコン層によって被覆され、
次いでエツチングされて広巾凹部の底にギャップを与え
る第（１）項の方法。
（３）前記基板がパッド酸化物層、ポリシリコン層及び
窒化シリコン層によって被覆され、更に：前記第１ブイ
ールド酸化物の成長前に、前記各層をエツチングして広
巾凹部内で基板にギャップを与えること；を含む第（１
）項の方法。
窒化シリコン層によって被覆され、更に：前記第１ブイ
ールド酸化物の成長前に、前記各層をエツチングして広
巾凹部内で基板にギャップを与えること；を含む第（１
）項の方法。
（４）前記エツチングが異方性である第（２）項の方法
。
。
（５）前記エツチングが異方性である第（３）項の方法
。
。
（６） シリコン基板に集積回路用の分離領域を作製
する方法で： 前記基板の所定部分を第１酸化物層で被覆すること； 前記第１酸化物層を第１窒化シリコン層で被覆すること
； 前記第１酸化物層と第１窒化シリコン層を貫いて前記基
板に至る狭巾及び広巾凹部をエツチングし、これら凹部
に隣接したモートを形成すること；前記基板上に第２窒
化シリコン層を付着すること； 前記広巾凹部をエツチングし、前記第２窒化シリコン層
を貫いて前記広巾凹部の底に至るギャップを開けること
； 第１フィールド酸化物を前記広巾凹部内で前記ギャップ
によって露出された基板領域上に成長させること； 第２フィールド酸化物層を付着し、前記狭巾凹部と広巾
凹部の残部とを充填すること；及び前記第２フィールド
酸化物層を前記凹部の上端部とほぼ等しいレベルにプレ
ーナ化し、前記モート間に分離領域を形成すること；を
含む方法。
する方法で： 前記基板の所定部分を第１酸化物層で被覆すること； 前記第１酸化物層を第１窒化シリコン層で被覆すること
； 前記第１酸化物層と第１窒化シリコン層を貫いて前記基
板に至る狭巾及び広巾凹部をエツチングし、これら凹部
に隣接したモートを形成すること；前記基板上に第２窒
化シリコン層を付着すること； 前記広巾凹部をエツチングし、前記第２窒化シリコン層
を貫いて前記広巾凹部の底に至るギャップを開けること
； 第１フィールド酸化物を前記広巾凹部内で前記ギャップ
によって露出された基板領域上に成長させること； 第２フィールド酸化物層を付着し、前記狭巾凹部と広巾
凹部の残部とを充填すること；及び前記第２フィールド
酸化物層を前記凹部の上端部とほぼ等しいレベルにプレ
ーナ化し、前記モート間に分離領域を形成すること；を
含む方法。
（７）前記第１酸化物層と前記第１窒化シリコン層の間
にポリシリコン層を形成すること；を更に含む第（６）
項の方法。
にポリシリコン層を形成すること；を更に含む第（６）
項の方法。
（８）前記第２窒化シリコン層の付着前に、前記凹部の
側壁を覆う第２酸化物層を成長させること；を更に含む
第（６）項の方法。
側壁を覆う第２酸化物層を成長させること；を更に含む
第（６）項の方法。
（９）前記狭巾凹部が充填され、前記広巾凹部が少なく
とも部分的に充填されるように、前記第２窒化シリコン
層上に第２酸化物層を付着すること；を更に含む第（６
）項の方法。
とも部分的に充填されるように、前記第２窒化シリコン
層上に第２酸化物層を付着すること；を更に含む第（６
）項の方法。
００）前記第２酸化物層の残部が、前記広巾凹部内に第
１フイ＝ルド酸化物を成長させる前に除去される第（９
）項の方法。
１フイ＝ルド酸化物を成長させる前に除去される第（９
）項の方法。
αＢ 前記第２フィールド酸化物層を付着する前に、前
記第１及び第２窒化シリコン層を除去すること；を更に
含む第（６）項の方法。
記第１及び第２窒化シリコン層を除去すること；を更に
含む第（６）項の方法。
叫 前記凹部が約５． ＯＯＯオングストロームの深さ
にエツチングされる第（６）項の方法。
にエツチングされる第（６）項の方法。
Ｑ３１ 前記第２フィールド酸化物層が約１０，００
０オングストロームの厚さを有する第（６）項の方法。
０オングストロームの厚さを有する第（６）項の方法。
０分 前記第１フィールド酸化物層が約１０，０００
オングストロームの厚さを有する第（６）項の方法。
オングストロームの厚さを有する第（６）項の方法。
αつ 単結晶シリコン基板に集積回路用の分離領域を作
製する方法で： 前記基板の所定部分をパッド酸化物層で被覆すること； 前記パッド酸化物層上に第１窒化シリコン層を形成する
こと； 前記パッド酸化物層と第１窒化シリコン層を貫いて前記
基板に至る狭巾及び広巾凹部をエツチングし、これら凹
部に隣接したモートを形成すること； 前記凹部の側壁を覆う第１側壁酸化物層を成長させるこ
と； 前記第１側壁酸化物層を覆う第２窒化シリコン層を付着
すること； 前記狭巾凹部が充填されるように、前記第１及び第２窒
化シリコン層上に第２側壁酸化物を付着すること； 前記広巾凹部をエツチングし、前記第２窒化シリコン層
を貫いて前記広巾凹部の底に至るギャップを開けること
； 第１フィールド酸化物を前記ギャップによって露出され
た基板領域上に成長させること；前記第１及び第２窒化
シリコン層を除去すること； 第２フィールド酸化物層を付着し前記狭巾凹部を充填す
ること；及び 前記第２フィールド酸化物層を前記凹部の上端部とほぼ
等しいレベルにプレーナ化し、前記モート間に分離領域
を形成すること；を含む方法。
製する方法で： 前記基板の所定部分をパッド酸化物層で被覆すること； 前記パッド酸化物層上に第１窒化シリコン層を形成する
こと； 前記パッド酸化物層と第１窒化シリコン層を貫いて前記
基板に至る狭巾及び広巾凹部をエツチングし、これら凹
部に隣接したモートを形成すること； 前記凹部の側壁を覆う第１側壁酸化物層を成長させるこ
と； 前記第１側壁酸化物層を覆う第２窒化シリコン層を付着
すること； 前記狭巾凹部が充填されるように、前記第１及び第２窒
化シリコン層上に第２側壁酸化物を付着すること； 前記広巾凹部をエツチングし、前記第２窒化シリコン層
を貫いて前記広巾凹部の底に至るギャップを開けること
； 第１フィールド酸化物を前記ギャップによって露出され
た基板領域上に成長させること；前記第１及び第２窒化
シリコン層を除去すること； 第２フィールド酸化物層を付着し前記狭巾凹部を充填す
ること；及び 前記第２フィールド酸化物層を前記凹部の上端部とほぼ
等しいレベルにプレーナ化し、前記モート間に分離領域
を形成すること；を含む方法。
α匂 前記プレーナ表面工程後、前記パッド酸化物層を
除去すること； 前記シリコン基板の露出部分上にゲート酸化物層を成長
させること；及び トランジスタゲート用に使われる物質を前記ゲート酸化
物層上に付着すること；を更に含む第αつ項の方法。
除去すること； 前記シリコン基板の露出部分上にゲート酸化物層を成長
させること；及び トランジスタゲート用に使われる物質を前記ゲート酸化
物層上に付着すること；を更に含む第αつ項の方法。
αη 前記第２側壁酸化物層の残部が前記第１フィール
ド酸化物の成長前に除去される第０５１項の方法。
ド酸化物の成長前に除去される第０５１項の方法。
α尋 前記パッド酸化物層と前記窒化シリコン層の間に
ポリシリコンの層を形成すること；を更に含む第αり項
の方法。
ポリシリコンの層を形成すること；を更に含む第αり項
の方法。
αΦ 前記凹部が約５．０００オングストロームの深さ
にエツチングされる第α鴇項の方法。
にエツチングされる第α鴇項の方法。
（２） 前記第２フィールド酸化物層が約ｉｏ、ｏｏ
ｏオングストロームの厚さを有する第αつ項の方法。
ｏオングストロームの厚さを有する第αつ項の方法。
（２１）前記第１フィールド酸化物層が約１０，０００
オングストロームの厚さに成長される第０９項の方法。
オングストロームの厚さに成長される第０９項の方法。
（２２）狭巾及び広巾凹部によって分離されたシリコン
基板の各領能動域を電気的に分離する方法で： 全ての凹部を側壁酸化物で充填すること；前記側壁酸化
物を貫く側壁エツチングを行い、前記広巾凹部内の基板
領域を露出させること；前記シリコン基板の露出領域上
に第１フィールド酸化物を成長させること；及び 残りの基板上に第２フィールド酸化物を付着し、狭巾凹
部と広巾凹部の充填されていない残部とを充填すること
；を含む方法。
基板の各領能動域を電気的に分離する方法で： 全ての凹部を側壁酸化物で充填すること；前記側壁酸化
物を貫く側壁エツチングを行い、前記広巾凹部内の基板
領域を露出させること；前記シリコン基板の露出領域上
に第１フィールド酸化物を成長させること；及び 残りの基板上に第２フィールド酸化物を付着し、狭巾凹
部と広巾凹部の充填されていない残部とを充填すること
；を含む方法。
（２３）前記第１フィールド酸化物の成長前に、前記側
壁酸化物の残部が除去される第（２２）項の方法。
壁酸化物の残部が除去される第（２２）項の方法。
（２４）前記凹部を側壁酸化物で充填する前に、前記基
板がパッド酸化物層と窒化シリコン層で被覆される第（
２２）項の方法。
板がパッド酸化物層と窒化シリコン層で被覆される第（
２２）項の方法。
（２５）前記パッド酸化物層と前記窒化シリコン層の間
にポリシリコン層が形成される第（２４）項の方法。
にポリシリコン層が形成される第（２４）項の方法。
（２６）前記第２フィールド酸化物がプレーナ表面を形
成するようにエツチングされる第（１６）項の方法。
成するようにエツチングされる第（１６）項の方法。
（２７）前記第２フィールド酸化物の被着前に、前記窒
化シリコンを除去すること； 前記第２フィールド酸化物の付着後に、前記パッド酸化
物層を除去すること； 前記シリコン基板の露出部分上にゲート酸化物を形成す
ること；及び トランジスタゲート用に使われる物質を前記ゲート酸化
物層上に付着すること；を更に含む第（２２）項の方法
。
化シリコンを除去すること； 前記第２フィールド酸化物の付着後に、前記パッド酸化
物層を除去すること； 前記シリコン基板の露出部分上にゲート酸化物を形成す
ること；及び トランジスタゲート用に使われる物質を前記ゲート酸化
物層上に付着すること；を更に含む第（２２）項の方法
。
（２８）前記シリコン基板の能動領域上にゲート酸化物
層を形成すること；及び トランジスタゲート用に使われる物質を前記ゲート酸化
物層上に付着すること；を更に含む第（２２）項の方法
。
層を形成すること；及び トランジスタゲート用に使われる物質を前記ゲート酸化
物層上に付着すること；を更に含む第（２２）項の方法
。
（２９）能動領域が第（１）項に記載の方法によって形
成された分離領域で分離された半導体デバイス。
成された分離領域で分離された半導体デバイス。
（３０）第（６）項に記載の方法によって形成された分
離領域で分離された領域を存する半導体デバイス。
離領域で分離された領域を存する半導体デバイス。
（３１）第（１５）項に記載の方法によって形成された
分離領域で分離された領域を有する半導体デバイス。
分離領域で分離された領域を有する半導体デバイス。
（３２）第（２２）項に記載の方法によって形成された
分離領域で分離された領域を有する半導体デバイス。
分離領域で分離された領域を有する半導体デバイス。
第１図は本発明の第１段階の断面を示し、下側に第１パ
ッド酸化物層を含む第１窒化物層がフォトレジストによ
ってパターン化され、窒化物、酸化物及びシリコンの露
出部分が凹状エツチングされている；第２図は本発明の
第２段階の断面を示し、第２熱酸化物層が成長され、フ
ォトレジスト層が除去されている；第３図は本発明の処
理の第３段階の断面を示し、第２窒化物層と厚い側壁酸
化物層を付着した後である；第４図は本発明の処理の第
４段階の断面を示し、側壁酸化物がエツチングされてい
る；第５図は本発明の処理の第５段階の断面を示し、残
りの側壁酸化物が湿式エツチング工程によって除去され
、その後シリコンの露出されたギャップ内にＬＯＧＯＳ
（ロコス）フィールド酸化物が成長されている；第６
図は本発明の処理の第６段階の断面を示し、第１及び第
２窒化シリコン層が除去され且つ厚いプレーナ化フィー
ルド酸化物層が付着された後である；第７図は本発明の
処理の第７段階の断面を示し、ブレーナ化フィールド酸
化物にプレーナ化プラズマエツチングが施され且つパッ
ド酸化物が除去されている；第８図は本発明のＣＭＯＳ
実施例の断面を示し、ゲート酸化物が構造の能動領域状
に成長されている；第９図は第１図に対応した本発明の
別の実施例を示し、バット酸化物層と第１窒化シリコン
層の間にポリシリコン層が設けられている；及び第１０
図は第２熱酸化物層の成長後における第９図の構造を示
す。
ッド酸化物層を含む第１窒化物層がフォトレジストによ
ってパターン化され、窒化物、酸化物及びシリコンの露
出部分が凹状エツチングされている；第２図は本発明の
第２段階の断面を示し、第２熱酸化物層が成長され、フ
ォトレジスト層が除去されている；第３図は本発明の処
理の第３段階の断面を示し、第２窒化物層と厚い側壁酸
化物層を付着した後である；第４図は本発明の処理の第
４段階の断面を示し、側壁酸化物がエツチングされてい
る；第５図は本発明の処理の第５段階の断面を示し、残
りの側壁酸化物が湿式エツチング工程によって除去され
、その後シリコンの露出されたギャップ内にＬＯＧＯＳ
（ロコス）フィールド酸化物が成長されている；第６
図は本発明の処理の第６段階の断面を示し、第１及び第
２窒化シリコン層が除去され且つ厚いプレーナ化フィー
ルド酸化物層が付着された後である；第７図は本発明の
処理の第７段階の断面を示し、ブレーナ化フィールド酸
化物にプレーナ化プラズマエツチングが施され且つパッ
ド酸化物が除去されている；第８図は本発明のＣＭＯＳ
実施例の断面を示し、ゲート酸化物が構造の能動領域状
に成長されている；第９図は第１図に対応した本発明の
別の実施例を示し、バット酸化物層と第１窒化シリコン
層の間にポリシリコン層が設けられている；及び第１０
図は第２熱酸化物層の成長後における第９図の構造を示
す。
Claims (1)
- 【特許請求の範囲】 狭巾及び広巾凹部によって分離された半導体基板の各領
域を電気的に分離する方法で： 前記広巾凹部内にだけ第１フィールド酸化物を成長する
こと；及び 前記基板上に第２フィールド酸化物を付着し、狭巾凹部
と広巾凹部の充填されていない残部とを充填すること；
を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/882,732 US4842675A (en) | 1986-07-07 | 1986-07-07 | Integrated circuit isolation process |
| US882732 | 1986-07-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6340337A true JPS6340337A (ja) | 1988-02-20 |
Family
ID=25381230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62168506A Pending JPS6340337A (ja) | 1986-07-07 | 1987-07-06 | 集積回路分離法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4842675A (ja) |
| EP (1) | EP0252450B1 (ja) |
| JP (1) | JPS6340337A (ja) |
| KR (1) | KR960016502B1 (ja) |
| CN (1) | CN1013160B (ja) |
| DE (1) | DE3751920T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153542A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 半導体装置の製造方法 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847672A (en) * | 1988-02-29 | 1989-07-11 | Fairchild Semiconductor Corporation | Integrated circuit die with resistive substrate isolation of multiple circuits |
| US4942449A (en) * | 1988-03-28 | 1990-07-17 | General Electric Company | Fabrication method and structure for field isolation in field effect transistors on integrated circuit chips |
| IT1236994B (it) * | 1989-12-29 | 1993-05-12 | Sgs Thomson Microelectronics | Processo per la fabbricazione di dispositivi semiconduttori mos di potenza e dispositivi con esso ottenuti |
| JP2641781B2 (ja) * | 1990-02-23 | 1997-08-20 | シャープ株式会社 | 半導体素子分離領域の形成方法 |
| US5094972A (en) * | 1990-06-14 | 1992-03-10 | National Semiconductor Corp. | Means of planarizing integrated circuits with fully recessed isolation dielectric |
| US5192706A (en) * | 1990-08-30 | 1993-03-09 | Texas Instruments Incorporated | Method for semiconductor isolation |
| US5130268A (en) * | 1991-04-05 | 1992-07-14 | Sgs-Thomson Microelectronics, Inc. | Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby |
| US5310692A (en) * | 1992-05-29 | 1994-05-10 | Sgs-Thomson Microelectronics, Inc. | Method of forming a MOSFET structure with planar surface |
| US5290718A (en) * | 1992-06-29 | 1994-03-01 | National Semiconductor Corporation | Simplified high reliability gate oxide process |
| US5264387A (en) * | 1992-10-27 | 1993-11-23 | International Business Machines Corporation | Method of forming uniformly thin, isolated silicon mesas on an insulating substrate |
| US6310384B1 (en) * | 1993-07-02 | 2001-10-30 | Hitachi, Ltd. | Low stress semiconductor devices with thermal oxide isolation |
| DE4340226C2 (de) * | 1993-11-25 | 2002-03-14 | Gold Star Electronics | Bauelement mit Isolationsbereichsstruktur und Verfahren zum Herstellen desselben |
| US6034410A (en) * | 1994-01-14 | 2000-03-07 | Stmicroelectronics, Inc. | MOSFET structure with planar surface |
| US5459096A (en) * | 1994-07-05 | 1995-10-17 | Motorola Inc. | Process for fabricating a semiconductor device using dual planarization layers |
| KR0176153B1 (ko) * | 1995-05-30 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리막 및 그 형성방법 |
| US6008526A (en) * | 1995-05-30 | 1999-12-28 | Samsung Electronics Co., Ltd. | Device isolation layer for a semiconductor device |
| KR0186083B1 (ko) * | 1995-08-12 | 1999-04-15 | 문정환 | 반도체 소자의 소자격리방법 |
| KR980006053A (ko) * | 1996-06-26 | 1998-03-30 | 문정환 | 반도체장치의 격리막 형성방법 |
| US5834360A (en) * | 1996-07-31 | 1998-11-10 | Stmicroelectronics, Inc. | Method of forming an improved planar isolation structure in an integrated circuit |
| JP2891205B2 (ja) * | 1996-10-21 | 1999-05-17 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| JPH10144785A (ja) * | 1996-11-06 | 1998-05-29 | Samsung Electron Co Ltd | 半導体装置及びその素子分離方法 |
| KR100226488B1 (ko) * | 1996-12-26 | 1999-10-15 | 김영환 | 반도체 소자 격리구조 및 그 형성방법 |
| JP3547279B2 (ja) * | 1997-02-18 | 2004-07-28 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5728621A (en) * | 1997-04-28 | 1998-03-17 | Chartered Semiconductor Manufacturing Pte Ltd | Method for shallow trench isolation |
| US5783476A (en) * | 1997-06-26 | 1998-07-21 | Siemens Aktiengesellschaft | Integrated circuit devices including shallow trench isolation |
| KR100444315B1 (ko) * | 1997-06-28 | 2004-11-09 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막형성방법 |
| US5834359A (en) * | 1997-08-29 | 1998-11-10 | Vanguard International Semiconductor Corporation | Method of forming an isolation region in a semiconductor substrate |
| US5976950A (en) * | 1997-11-13 | 1999-11-02 | National Semiconductor Corporation | Polysilicon coated swami (sidewall masked isolation) |
| US6118167A (en) * | 1997-11-13 | 2000-09-12 | National Semiconductor Corporation | Polysilicon coated nitride-lined shallow trench |
| US6228746B1 (en) * | 1997-12-18 | 2001-05-08 | Advanced Micro Devices, Inc. | Methodology for achieving dual field oxide thicknesses |
| US5998280A (en) * | 1998-03-20 | 1999-12-07 | National Semiconductor Corporation | Modified recessed locos isolation process for deep sub-micron device processes |
| US6087214A (en) * | 1998-04-29 | 2000-07-11 | Vlsi Technology, Inc. | Arrangement and method for DRAM cell using shallow trench isolation |
| US6127215A (en) * | 1998-10-29 | 2000-10-03 | International Business Machines Corp. | Deep pivot mask for enhanced buried-channel PFET performance and reliability |
| US6060348A (en) * | 1998-11-02 | 2000-05-09 | Vanguard International Semiconducter Corporation | Method to fabricate isolation by combining locos and shallow trench isolation for ULSI technology |
| JP3751469B2 (ja) * | 1999-04-26 | 2006-03-01 | 沖電気工業株式会社 | Ｓｏｉ構造の半導体装置の製造方法 |
| US6300220B1 (en) * | 2000-01-06 | 2001-10-09 | National Semiconductor Corporation | Process for fabricating isolation structure for IC featuring grown and buried field oxide |
| US6727161B2 (en) | 2000-02-16 | 2004-04-27 | Cypress Semiconductor Corp. | Isolation technology for submicron semiconductor devices |
| US20070281403A1 (en) * | 2006-06-01 | 2007-12-06 | Mon-Chin Tsai | Method of enhancing gate lithography performance by polysilicon chemical-mechanical polishing |
| US9354508B2 (en) | 2013-03-12 | 2016-05-31 | Applied Materials, Inc. | Planarized extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor |
| US9632411B2 (en) | 2013-03-14 | 2017-04-25 | Applied Materials, Inc. | Vapor deposition deposited photoresist, and manufacturing and lithography systems therefor |
| US20140272684A1 (en) * | 2013-03-12 | 2014-09-18 | Applied Materials, Inc. | Extreme ultraviolet lithography mask blank manufacturing system and method of operation therefor |
| CN107700106A (zh) * | 2017-11-20 | 2018-02-16 | 广州市番禺区沙湾同心机器厂 | 一种洗染设备及其滚筒结构 |
| US10529812B1 (en) * | 2018-10-10 | 2020-01-07 | Texas Instruments Incorporated | Locos with sidewall spacer for transistors and other devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125638A (ja) * | 1983-01-05 | 1984-07-20 | Nec Corp | 半導体素子分離の製造方法 |
| JPS6175539A (ja) * | 1984-06-15 | 1986-04-17 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4222792A (en) * | 1979-09-10 | 1980-09-16 | International Business Machines Corporation | Planar deep oxide isolation process utilizing resin glass and E-beam exposure |
| US4508757A (en) * | 1982-12-20 | 1985-04-02 | International Business Machines Corporation | Method of manufacturing a minimum bird's beak recessed oxide isolation structure |
| JPS59124141A (ja) * | 1982-12-28 | 1984-07-18 | Toshiba Corp | 半導体装置の製造方法 |
| US4604162A (en) * | 1983-06-13 | 1986-08-05 | Ncr Corporation | Formation and planarization of silicon-on-insulator structures |
| JPS618945A (ja) * | 1984-06-25 | 1986-01-16 | Nec Corp | 半導体集積回路装置 |
| US4571819A (en) * | 1984-11-01 | 1986-02-25 | Ncr Corporation | Method for forming trench isolation structures |
-
1986
- 1986-07-07 US US06/882,732 patent/US4842675A/en not_active Expired - Lifetime
-
1987
- 1987-07-03 EP EP87109601A patent/EP0252450B1/en not_active Expired - Lifetime
- 1987-07-03 DE DE3751920T patent/DE3751920T2/de not_active Expired - Lifetime
- 1987-07-03 CN CN87104640A patent/CN1013160B/zh not_active Expired
- 1987-07-06 JP JP62168506A patent/JPS6340337A/ja active Pending
- 1987-07-07 KR KR1019870007238A patent/KR960016502B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125638A (ja) * | 1983-01-05 | 1984-07-20 | Nec Corp | 半導体素子分離の製造方法 |
| JPS6175539A (ja) * | 1984-06-15 | 1986-04-17 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153542A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4842675A (en) | 1989-06-27 |
| KR880002255A (ko) | 1988-04-30 |
| EP0252450B1 (en) | 1996-10-09 |
| EP0252450A2 (en) | 1988-01-13 |
| DE3751920T2 (de) | 1997-02-13 |
| CN87104640A (zh) | 1988-01-27 |
| EP0252450A3 (en) | 1989-10-25 |
| DE3751920D1 (de) | 1996-11-14 |
| CN1013160B (zh) | 1991-07-10 |
| KR960016502B1 (ko) | 1996-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6340337A (ja) | 集積回路分離法 | |
| US4892614A (en) | Integrated circuit isolation process | |
| US6326282B1 (en) | Method of forming trench isolation in a semiconductor device and structure formed thereby | |
| US6174785B1 (en) | Method of forming trench isolation region for semiconductor device | |
| US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
| US6406977B2 (en) | Isolation region forming methods | |
| US4580330A (en) | Integrated circuit isolation | |
| US4561172A (en) | Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions | |
| JPH04268747A (ja) | 半導体基板のアクティブ領域間にフィールド酸化物を形成する方法 | |
| JPH0473295B2 (ja) | ||
| US6033969A (en) | Method of forming a shallow trench isolation that has rounded and protected corners | |
| US4538343A (en) | Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking | |
| JPH0216574B2 (ja) | ||
| US5371036A (en) | Locos technology with narrow silicon trench | |
| US6355539B1 (en) | Method for forming shallow trench isolation | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| US6380610B1 (en) | Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect | |
| JPH1041291A (ja) | 半導体素子の素子分離膜形成方法 | |
| US6828213B2 (en) | Method to improve STI nano gap fill and moat nitride pull back | |
| US6180492B1 (en) | Method of forming a liner for shallow trench isolation | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| KR20080011619A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 |