DE3751920T2 - Isolationsverfahren für integrierte Schaltungen - Google Patents

Isolationsverfahren für integrierte Schaltungen

Info

Publication number
DE3751920T2
DE3751920T2 DE3751920T DE3751920T DE3751920T2 DE 3751920 T2 DE3751920 T2 DE 3751920T2 DE 3751920 T DE3751920 T DE 3751920T DE 3751920 T DE3751920 T DE 3751920T DE 3751920 T2 DE3751920 T2 DE 3751920T2
Authority
DE
Germany
Prior art keywords
oxide layer
layer
substrate
oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3751920T
Other languages
English (en)
Other versions
DE3751920D1 (de
Inventor
Richard A Chapman
Clarence Wan-Hsn Teng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE3751920D1 publication Critical patent/DE3751920D1/de
Publication of DE3751920T2 publication Critical patent/DE3751920T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

    TECHNISCHES GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft im allgemeinen integrierte Schaltungen und bezieht sich genauer gesagt auf ein Verfahren zur Isolation aktiver Bereiche in einem Siliciumsubstrat; das Verfahren ist dazu geeignet, für höchstintegrierte Schaltungen mit Abmessungen im Submikrometerbereich verwendet zu werden.
    • HINTERGRUND DER ERFINDUNG
  • In der Technologie integrierter Schaltungen ist es erforderlich, die aktiven Bereiche aktiver Bauelemente (die "Grabenbereiche") voneinander zu trennen. Bei hoch- und höchstintegrierten Schaltungen, bei denen die MOS-Technologie verwendet wird, wird die Isolation der aktiven Bereiche gewöhnlich durch das LOCOS-Verfahren (lokale Oxidation von Silicium) erreicht. Um das LOCOS-Verfahren durchzuführen, wird ein strukturiertes Nitrid oberhalb eines dünnen Oxidstapels verwendet, um die Gebiete eines Siliciumsubstrats zu bedecken, die als die Grabenbereiche vorgesehen sind. Indem die unbedeckten Bereiche des Siliciumsubstrats einer auf hoher Temperatur gehaltenen oxidierenden Umgebung ausgesetzt werden, wird ein relativ dickes Feldoxid in den ausgesetzten Bereichen aufgewachsen.
  • Durch die LOCOS-Technik wird das Feldoxid jedoch nicht nur senkrecht in den ausgesetzten Siliciumbereichen aufgewachsen, sondern auch seitlich unterhalb der Ränder der Nitridmaske. Diese Bereiche eines seitlichen Einwachsens des Oxids unter das Nitrid, die als "Vogelschnäbel" bekannt sind, können bis zu einer Dicke anwachsen, die etwa der Hälfte der Dicke des Feldoxids entspricht; bei dieser Isolationstechnik wird daher eine beträchtliche Nutzfläche verschwendet. Beim Standard-LOCOS-Verfahren muß die Dicke des Feldoxids in geeigneter Weise vermindert werden, um die Vogelschnäbel zu verringern, und andernfalls sind die übrigbleibenden Grabenbereiche für die spätere Herstellung aktiver Bauelemente ungeeignet. Die Verringerung der Dicke des Feldoxids verschlechtert jedoch wegen der erhöhten Leitungskapazität die Leistungsfähigkeit der Schaltung. Weiterhin erhöht sich der Leckstrom unter dem Feldoxid und zwischen benachbarten Grabenbereichen bei einer gegebenen an einen über das Feldoxid laufenden Leiter angelegten Spannung rasch mit abnehmender Oxiddicke, was zu einer schlechten Isolation zwischen benachbarten Gräben führt.
  • Verschiedene Isolationstechniken wurden zur Verringerung des Oxid-Einwachsens beim Standard-LOCOS-Verfahren entwickelt. Bei einer als SWAMI (Seitenwandmaskierungs- Isolation) bekannten Isolationstechnik werden ein Siliciumätzen und eine Seitenwand-Nitridschicht (eine an den Seiten des Silicium-Vertiefungsbereichs gebildete Siliciumnitridschicht) verwendet, um das seitliche Eindringen des Feldoxids zu unterdrücken. Der wesentliche Gesichtspunkt für das nahe bei Null liegende Einwachsen ist das Vorhandensein des Seitenwandnitrids, das während des Wachsens des Feldoxids angehoben wird. Wenngleich das SWAMI-Verfahren das Eindringen des Feldoxids unterdrückt, weist es ebenfalls Einschränkungen auf. Eine Einschränkung liegt in der Neigung der Oxidmaske (nach der Seitenwand-Nitridschicht aufgebracht), am übergang zwischen der ersten Nitridschicht und der Seitenwand- Nitridschicht zu versagen. Dieses Versagen tritt hauptsächlich infolge des normalen Überätzens während des Seitenwandverfahrens auf und zeigt sich im örtlich begrenzten Einwachsen des Feldoxids insbesondere an den Ecken der Strukturen. Eine weitere Einschränkung des herkömmlichen SWAMI-Verfahrens liegt in seiner erhöhten Empfindlichkeit hinsichtlich einer Fehlererzeugung im Siliciumsubstrat infolge des Vorhandenseins des Seitenwandnitrids. Eine weitere Einschränkung liegt in der Doppelschwelle, die infolge eines an einen Graben angrenzenden Bereichs mit einem relativ dünnen Oxid, das jedoch keine ausreichenden Kanalbegrenzungs-Störstellen aufweist, in der Transistorkennlinie auftritt.
  • Durch eine Abänderung des SWAMI-Verfahrens, einer abgeänderten Vollrahmen-Vollvertiefungs-Isolation (MF³R- Isolation), werden die Einschränkungen des SWAMI-Verfahrens verringert. Nach dem Strukturieren und Ätzen des Nitrids, des Oxids und der mit Vertiefungen versehenen Siliciumschichten wird gemäß dem Verfahren eine "Unterätz- und Ausfüll"-Technik verwendet, bei der die Oxidschicht durch Naßätzen um etwa 20 - 100 nm (200 - 1000 Ångström) seitlich unterätzt wird. Ein zweites Kontaktstellenoxid und ein nachfolgendes entsprechendes Aufbringen eines Seitenwandnitrids füllen den unterätzten Hohlraum aus, wodurch eine vergrößerte Verbindungsfläche zwischen den beiden Nitridschichten gebildet wird. Diese vergrößerte Fläche bewahrt die Unversehrtheit der Nitrid- Nitrid-Verbindung während des Oxid-/Nitrid-/Oxid-Seitenwandätzens und der nachfolgenden Feldoxidation. Eine wesentliche Einschränkung des MF³R-Verfahrens liegt darin, daß das Silicium nur bis zu einer Tiefe von etwa 200 nm (2000 Ångström) durch Ätzen mit Vertiefungen versehen werden kann. Dies kann zu einer unzureichenden Isolation zwischen den aktiven Bereichen führen.
  • Ein weiterer Ansatz zur Isolation von Bauelementen liegt im BOX-Verfahren, bei dem ein vergrabenes Oxid verwendet wird. Beim BOX-Verfahren wird eine Oxidschicht zur Verringerung von Spannungen aufgewachsen, woraufhin ein Aufbringen von Siliciumnitrid durch ein chemisches Abscheiden aus der Gasphase (CVD) stattfindet. Der Nitrid-/Oxidstapel wird dann unter Verwendung von Standard-Lithographietechniken wie beim SWAMI-Verfahren strukturiert und geätzt. Dem Ätzen folgt ein Aufbringen einer dickeren Oxidschicht. Wenngleich die CVD-Oxidschicht die durch Ätzen mit Vertiefungen versehenen Siliciumbereiche ausfüllt, ist die Schicht nicht planarisiert, da das Oxid in die durch Ätzen mit breiten Vertiefungen versehenen Bereiche einsinkt, wodurch Einsenkungen in der CVD-Oxidschicht erzeugt werden. Um eine planarisierte Oberfläche zu bilden, wird eine zweite Photoresiststruktur ver wendet, um die Einsenkungen mit Photoresistmaterial auszufüllen, und es wird ein drittes Photoresist verwendet, um die gesamte Oberfläche zu beschichten, was zu einer weitgehend planarisierten Oberfläche führt. Ein Photoresist-/Oxidätzen wird verwendet, um den Photoresist und das Oxid mit gleicher Geschwindigkeit herunterzuätzen, wodurch nach dem Abheben jeglichen verbleibenden Photoresists eine im wesentlichen planarisierte Oxidoberfläche zurückbleibt.
  • Das BOX-Verfahren ist mit zwei wesentlichen Problemen behaftet. Das erste Problem liegt darin, daß bei dem Verfahren zwei lithographische Maskierungsschritte erforderlich sind, wodurch die Komplexität des Verfahrens erhöht wird. Zweitens wird beim BOX-Verfahren ein kritischer Vorgang des Herunterätzens des Resists verwendet. In der Praxis hängt die Dicke des aufgeschleuderten Resists von der Dichte der Struktur ab; die Photoresistschicht ist in dichtgepackten Bereichen dünner. Als Folge davon ist die geätzte Oberfläche nach dem Herunterätzen des Resists ungleichmäßig, und die Oberfläche mancher aktiver Bereiche kann in beträchtlichem Maße durch das Ätzmittel angegriffen werden.
  • In JP-A-59 125 638 aus PATENT ABSTRACTS OF JAPAN, Band 8, Nr. 250 (E-279) [1687], 16. November 1984, ist ein Verfahren zur Isolation aktiver Bereiche in einem Siliciumsubstrat offenbart, die durch schmale und breite Vertiefungen voneinander getrennt sind. Bei diesem Verfahren wird eine Siliciumnitridschicht durch Photolithographie strukturiert.
  • Aus dem vorausgehend Erwähnten ist ersichtlich, daß ein Bedarf an einer Isolationstechnik aufgetreten ist, die im wesentlichen ebene Oberflächen bei hohen Produktionsmengen gewährleisten kann, ohne daß wesentliche Grabeneinwachsungen oder durch Spannungen ausgelöste Fehler in der Nähe der aktiven Bereiche auftreten. Weiterhin ist ein Bedarf an einer Isolationstechnik aufgetreten, die eine im wesentlichen ebene Oberfläche bieten kann, während lediglich eine Maske zu Strukturierungszwecken verwendet wird. Eine solche verbesserte Isolationstechnik sollte in der Lage sein, planarisierte Oberflächen für schmale und breite Vertiefungen zwischen Gräben zu gewährleisten.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung wird ein Isolationsverfahren geschaffen, durch das die mit früheren Isolationsverfahren verbundenen Nachteile und Probleme im wesentlichen ausgeschaltet oder vermieden werden.
  • Gemäß der in Anspruch 1 festgelegten Erfindung wird ein Verfahren zur Isolation aktiver Bereiche in einem Siliciumsubstrat geschaffen, die durch schmale und breite Vertiefungen voneinander getrennt sind. Ein erstes Feldoxid wird in den breiten Vertiefungen aufgewachsen. Ein zweites Feldoxid wird dann auf das Substrat aufgebracht, um die schmalen Vertiefungen und jegliche restlichen unausgefüllten Bereiche der breiten Vertiefungen auszufüllen.
  • Gemäß einer anderen Erscheinungsform der Erfindung ist das Verfahren zur Herstellung von Isolationsbereichen für integrierte Schaltungen in einem Siliciumsubstrat vorgesehen. Vorgegebene Abschnitte des Substrats werden mit einer Kontaktstellen-Oxidschicht und einer ersten Siliciumnitridschicht bedeckt. Breite und schmale Vertiefungen werden durch das Kontaktstellenoxid und die erste Nitridschicht bis zum Substrat geätzt, so daß an die Vertiefungen angrenzende Gräben gebildet werden. Eine zweite Siliciumnitridschicht wird auf das Substrat aufgebracht. Die breiten Vertiefungen werden geätzt, um einen Spalt durch die zweite Siliciumnitrid-Substratschicht am Boden der breiten Vertiefungen freizulegen. Ein erstes Feldoxid wird in der breiten Vertiefung im Gebiet des Substrats aufgewachsen, das durch die Spalte freigelegt ist. Eine zweite Feldoxidschicht wird aufgebracht, um die schmale Vertiefung und den Rest der breiten Vertiefung auszufüllen. Das zweite Feldoxid wird dann bis etwa zum oberen Rand der Vertiefung planarisiert, so daß Isolationsbereiche zwischen den aktiven Bereichen gebildet werden.
    • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die vorliegende Erfindung wird bezüglich der begleitenden Zeichnung beschrieben, die zusammen mit der folgenden Beschreibung gelesen werden sollte, in der
  • in FIGUR 1 ein Querschnitt einer ersten Stufe der Erfindung dargestellt ist, wobei eine erste Nitridschicht, unter der sich eine erste Kontaktstellen-Oxidschicht befindet, mit Photoresist strukturiert wurde und wobei die belichteten Bereiche des Nitrids, des Oxids und des Siliciums durch Ätzen mit Vertiefungen versehen wurden;
  • in FIGUR 2 ein Querschnitt einer zweiten Stufe der Erfindung dargestellt ist, wobei eine zweite thermische Oxidschicht aufgewachsen wurde und die Photoresistschicht entfernt wurde;
  • in FIGUR 3 ein Querschnitt einer dritten Stufe des erfindungsgemäßen Verfahrens dargestellt ist, nachdem eine zweite Nitridschicht und eine dicke Seitenwand-Oxidschicht aufgebracht wurden;
  • in FIGUR 4 ein Querschnitt einer vierten Stufe des erfindungsgemäßen Verfahrens dargestellt ist, bei der das Seitenwandoxid geätzt wurde;
  • in FIGUR 5 ein Querschnitt einer fünften Stufe des erfindungsgemäßen Verfahrens dargestellt ist, wobei die restliche Seitenwand-Oxidschicht durch einen Naßätzvorgang entfernt wurde, woraufhin ein LOCOS-Feldoxid in den Spalten aufgewachsen wurde, in denen das Silicium freigelegt wurde;
  • in FIGUR 6 ein Querschnitt einer sechsten Stufe des erfindungsgemäßen Verfahrens dargestellt ist, nachdem die erste und zweite Siliciumnitridschicht entfernt wurden und eine dicke Planarisierungs-Feldoxidschicht aufgebracht wurde;
  • in FIGUR 7 ein Querschnitt einer siebten Stufe des erfindungsgemäßen Verfahrens dargestellt ist, wobei ein Planarisierungs-Plasmaätzen im Planarisierungs-Feldoxid ausgeführt wurde und das Kontaktstellenoxid entfernt wurde;
  • in FIGUR 8 ein Querschnitt einer CMOS-Ausführungsform gemäß der Erfindung dargestellt ist, wobei ein Gate-Oxid auf den aktiven Bereichen der Anordnung aufgewachsen wurde;
  • in FIGUR 9 eine weitere, FIGUR 1 entsprechende Ausführungsform der Erfindung dargestellt ist, wobei eine Polysiliciumschicht zwischen der Kontaktstellen-Oxidschicht und der ersten Siliciumnitridschicht aufgebracht wurde; und
  • in FIGUR 10 die Anordnung aus FIGUR 9 nach dem Aufwachsen der zweiten thermischen Oxidschicht dargestellt ist.
    • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die Anwendung der bevorzugten Ausführungsform der vorliegenden Erfindung wird am besten bei Bezugnahme auf die FIGUREN 1 - 8 der Zeichnung verstanden, in der gleiche Bezugszahlen für gleiche oder entsprechende Teile der Zeichnung verwendet werden.
  • In FIGUR 1 ist ein einkristallines Siliciumsubstrat 10 dargestellt, das einer Bearbeitung in einem Behälter unterzogen worden ist. Im Behälter sollten hohe Konzentrationen verwendet werden, um bei den aktiven Transistoren einen Kurzkanal-Durchgriff zu verhindern. Eine erste thermische Oxidschicht, das Kontaktstellenoxid 12, wird unter Verwendung eines thermischen Verfahrens, bei dem Siliciumdioxid auf der Oberfläche des Siliciumsubstrats 10 gebildet wird, auf dem Substrat 10 aufgewachsen. Die Dicke des Oxids kann 20 bis 50 nm (200 bis 500 Ångström) betragen, wobei eine bevorzugte Dicke bei etwa 35 nm (350 Ångström) liegt. Nachdem das Kontaktstellenoxid 12 aufgewachsen ist, wird eine erste Siliciumnitridschicht 14 unter Verwendung eines chemischen Niederdruckdampfphasen-Abscheidungsverfahrens (LPCVD) auf das Kontaktstellenoxid 12 aufgebracht. Die Dicke der ersten Siliciumnitridschicht 14 liegt typischerweise im Bereich
    • -8-
  • zwischen 100 und 200 nm (1000 und 2000 klgström), wobei eine bevorzugte Dicke bei etwa 180 nm (1800 Ångström) liegt.
  • Nach dem Aufbringen der ersten Siliciumnitridschicht 14 wird eine Photoresiststruktur 16 verwendet, um die Orte der aktiven Bereiche oder Grabenbereiche 18 festzulegen und um die Vertiefungsbereiche 20a-b und 21a-b freizulegen, in denen das Feldoxid in einem späteren Schritt aufgewachsen wird. Es sei bemerkt, daß die Vertiefungsbereiche 20a-b relativ schmal sind, während die Vertiefungsbereiche 21a-b relativ breit sind, wodurch es schwierig ist, mit Isolationsverfahren aus dem Stand der Technik eine eingeebnete Oxidfläche zu schaffen. Nachdem der Photoresist 16 in der herkömmlichen Weise aufgebracht und strukturiert wurde, werden die erste Siliciumnitridschicht 14 und die Kontaktstellen- Oxidschicht 12 entsprechend der Photoresiststruktur geätzt. Die vorzugsweise benutzten Ätzchemikalien sind CHF&sub3; - C&sub2;F&sub6;, die eine vorteilhaft langsame Ätzrate bieten, so daß eine gute Steuerung durch den Bediener erreicht werden kann. Natürlich könnten auch andere Ätzmittel verwendet werden, um ein ähnliches Ergebnis zu erreichen.
  • Nach dem Ätzen der freigelegten Bereiche der ersten Nitridschicht 14 und der Kontaktstellen-Oxidschicht 12 kann das Siliciumsubstrat 10 mit Vertiefungen versehen/geätzt werden, so daß die Grabenbereiche 18 gebildet werden, die als aktive Bereiche des schließlichen Bauelements vorgesehen sind. In der gegenwärtig bevorzugten Ausführungsform wird das Silicium bis zu einer Tiefe von 300 bis 750 nm (3000 bis 7500 Ångström) geätzt, wobei eine bevorzugte Tiefe bei etwa 500 nm (5000 Ångström) liegt. In der gegenwärtig bevorzugten Ausführungsform werden als Chemikalien zum Ätzen von Silicium Freone 11, Argon und Stickstoff verwendet. Wie Fachleuten bekannt ist, könnten jedoch zahlreiche Silicium-Ätzmittel verwendet werden. Nach dem Ätzen der Vertiefungen wird der Photoresist 16 entfernt, wobei wohlbekannte Photolithographietechniken verwendet werden.
  • In FIGUR 2 ist ein Querschnitt des Halbleiterbauelements dargestellt, nachdem eine zweite thermische Oxidschicht 22 auf den Gebieten des Siliciumsubstrats 10 aufgewachsen wurde, die durch das Ätzen der Vertiefungen freigelegt wurden, sowie an den Seiten des Kontaktstellenoxids 12, wodurch ein zusammenhängendes Oxid gebildet wird, das das Siliciumsubstrat 10 bedeckt. Die zweite thermische Oxidschicht 22 dient verschiedenen Zwecken, deren einer ein leichtes Abrunden der Ecken 24 der Vertiefungsbereiche ist, um die Spannungsbelastung an der Ecke 24 zu verringern. Die Dicke der zweiten thermischen Oxidschicht 22 kann typischerweise von 25 bis 100 nm (250 bis 1000 Ångström) reichen und liegt vorzugsweise bei etwa 80 nm (800 Ångström). Da die zweite thermische Oxidschicht 22 relativ dünn ist, ergibt sich nur ein geringer Verlust an Bor aus der p-Wanne zum aufwachsenden thermischen Oxid.
  • Es sei bemerkt, daß das Aufwachsen der zweiten thermischen Oxidschicht 22 auf dem Siliciumsubstrat 10 Silicium verbraucht, während Siliciumdioxid gebildet wird. Der Verbrauch des Siliciurns vermindert die Breite der aktiven Grabenbereiche 18. Die Menge des beim Aufwachsen des Siliciumoxids verbrauchten Siliciums beträgt jedoch lediglich 45 Prozent der Dicke des aufgewachsenen Oxids. Wenn also eine zweite thermische Oxidschicht 22 mit einer Breite von 80 nm (800 Ångström) aufgewachsen wird, gehen lediglich 36 nm (360 Ångström) der aktiven Breite von jeder Seite des Grabenbereichs 18 verloren.
  • In FIGUR 3 ist ein Querschnitt des Halbleiterbauelements nach dem Aufbringen einer zweiten Siliciumnitridschicht 26 und dem Aufbringen der Seitenwand-Oxidschicht 28 unter Verwendung eines chemischen Abscheidens aus der Gasphase (CVD) dargestellt. Die zweite Siliciumnitridschicht 26 weist eine Dicke auf, die in einem Bereich von vorzugsweise 50 bis 100 nm (500 bis 1000 Ångström) liegt und typischerweise etwa 80 nm (800 Ångström) beträgt. Die Seitenwand- Oxidschicht 28 weist eine Dicke auf, die in einem bevorzugten Bereich von 400 bis 800 nm (4000 bis 8000 Ångström) liegt und typischerweise 500 nm (5000 Ångström) beträgt. Es sei bemerkt, daß die Seitenwand-Oxidschicht 28 eine erheblich größere Dicke aufweist als die vorausgehenden Oxidschichten. Die Dicke der Seitenwand-Oxidschicht 28 ist so gewählt, daß sie die schmalen Vertiefungsbereiche 20a und 20b ausfüllt, während sie die breiten Vertiefungsbereiche 21a und 21b nicht ausfüllt. Kleine Einsenkungen 30 werden über den schmalen Vertiefungsbereichen 20a und 20b gebildet, in denen das Seitenwandoxid 28 die Bereiche ausfüllt. In den breiten Vertiefungsbereichen 21a und 21b, an denen sich das Seitenwandoxid an gegenüberliegenden Seitenwänden nicht trifft, bleiben tiefe Einsenkungen 32 unausgefüllt. Der Abstand zwischen dem Boden einer tiefen Einsenkung 32 und dem Boden des entsprechenden breiten Vertiefungsbereichs 21a oder b sollte etwa gleich der Dicke der Seitenwand-Oxidschicht 28 sein.
  • In FIGUR 4 ist ein Querschnitt des Halbleiterbauelements dargestellt, nachdem ein anisotropes Oxid- Initridätzen verwendet worden ist, um die Seitenwand- Oxidschicht 28, die zweite Siliciumnitridschicht 26 sowie die zweite thermische Oxidschicht 22 senkrecht zu ätzen. In den breiten Vertiefungsbereichen 21a und 21b werden alle drei Schichten unterhalb der tiefen Einsenkungen 32 durch das Ätzen entfernt, wodurch das Siliciumsubstrat 10 durch Spalte 34 und 35 freigelegt wird. Wenngleich es nicht erforderlich ist, die zweite thermische Oxidschicht 22, wie in Figur 4 dargestellt, zu entfernen, wird sie in der Praxis gewöhnlich entfernt, da das Seitenwandätzen nicht genau genug gesteuert werden kann, um lediglich die zweite Siliciumnitridschicht 26 zu entfernen. Infolge des anisotropen Charakters dieses Ätzens wird eine Seitenwand-Oxidschicht 28 an den Seitenwänden der breiten Vertiefungsbereiche 21a - 21b übriggelassen, deren Breite etwa 80 bis 100 Prozent der zusammengenommenen Breiten der geätzten Schichten 28, 26 und 22 beträgt. Die gleichen Ätzgase, wie sie für die erste Nitridschicht 14 und die Kontaktstellen-Oxidschicht 12 verwendet wurden, können verwendet werden, um das Seitenwandätzen auszuführen, nämlich eine Mischung aus CHF&sub3; und C&sub2;F&sub6;. Wiederum können andere Fachleuten bekannte anisotrope Ätzmittel verwendet werden, um das vorgeschlagene Ätzmittel gleichwertig zu ersetzen.
  • Durch das anisotrope Ätzen wird auch ein Teil der obersten Fläche der ersten Siliciumnitridschicht 14 entfernt, um sicherzustellen, daß das gesamte Nitrid aus dem Spalt 34 entfernt wurde. Die erste Siliciumnitridschicht 14 sollte demnach dick genug sein, um etwa 100 nm (1000 Ångström) des Nitrids nach dem Seitenwandätzen übrigzulassen Es ist wichtig, zu verhindern, daß das Ätzen das Nitrid an den oberen Ecken 36 der Seitenwand der Vertiefungsbereiche 20a - b und 21a - b entfernt. Die gleichen in MF³R verwendeten Techniken zum Verhindern des Entfernens des Nitrids können auch in der vorliegenden Erfindung verwendet werden.
  • Beim Ausführen des Seitenwandätzens wird weder die zweite Siliciumnitridschicht 26 aus den schmalen Vertiefungsbereichen 20a und b entfernt noch entfernt das Ätzen die um die Spalte 34 und 35 angeordneten äußeren Nitridschichten 38. Die Dicke der Seitenwand-Oxidschicht 28 ist so gewählt, daß die schmalen Vertiefungsbereiche 20a und b nach dem Seitenwandätzen vollständig mit der Seitenwand-Oxidschicht 28 bedeckt sind.
  • In FIGUR 5 ist ein Querschnitt des Halbleiterbauelements dargestellt, nachdem die übriggebliebene Seitenwand- Oxidschicht 28 durch Naßätzen von der zweiten Siliciumnitridschicht 26 entfernt wurde und ein dickes, einen breiten Bereich einnehmendes thermisches Feldoxid 40 auf dem Boden der breiten Vertiefungsbereiche 21a - 21b aufgewachsen ist. Als bevorzugte Ätzchemikalie wird eine verdünnte HF-Lösung verwendet, wobei eine 10%ige HF-Lösung bevorzugt wird. Das Naßätzen beeinflußt die Siliciumnitridschichten 14 und 26 oder das durch die Spalte 34 und 35 freigelegte Silicium nicht. Nach dem Naßätzen wird das dicke, einen breiten Bereich einnehmende thermische Feldoxid 40 unter Verwendung eines LOCOS-Verfahrens (Verfahren einer lokalen Oxidation von Silicium) in den Spalten 34 und 35 aufgewachsen. Das thermische Oxid wächst nicht auf den Siliciumnitridschichten 14 und 26 auf, wodurch das dicke, einen breiten Bereich einnehmende thermische Feldoxid 40 auf die Spalte 34 und 35 beschränkt wird. Die Breite des dicken, einen breiten Bereich einnehmenden thermischen Feldoxids 40 ist so gewählt, daß die oberste Fläche des breiten Bereichs des thermischen Feldoxids 40 in etwa in einer Ebene mit der ursprünglichen obersten Fläche des Siliciumsubstrats 10 liegt. Die Dicke kann im Bereich von 600 bis 1500 nm (6000 bis 15000 Ångström) liegen und beträgt typischerweise etwa 1000 nm (10000 Ångström).
  • Es sei weiterhin bemerkt, daß der breite Vertiefungsbereich 21a unter manchen Umständen eine mittlere Breite aufweist, so daß lediglich ein kleiner Spalt 34 während des Seitenwandätzens geöffnet wird. In diesem Fall ist, wie in FIGUR 5 dargestellt, die Dicke des einen breiten Bereich einnehmenden thermischen Feldoxids 40 geringer als die in den breiten Vertiefungsbereichen 21b mit größeren Breiten erreichte Dicke.
  • Wie aus FIGUR 5 ersichtlich ist, wächst das einen breiten Bereich einnehmende thermische Feldoxid 40 unter den Rand der äußeren Nitridschicht 38, was zu "Vogelschnäbeln" 42 führt. Die Dicke der Seitenwand-Oxidschicht 28 sollte im Vergleich zur Dicke des einen breiten Bereich einnehmenden auf zuwachsenden thermischen Feldoxids 40 so gewählt sein, daß der Vogelkopf 42 nicht bis zum oberen Rand der Grabenbereiche 18 wächst, wo er deren aktive Breite verringern wurde.
  • In FIGUR 6 ist ein Querschnitt des Halbleiterbauelements dargestellt, nachdem die Nitridschichten 14 und 26 entfernt wurden und eine Planarisierungs-Feldoxidschicht 44 auf die Oberfläche aufgebracht wurde. Die Nitridschichten 14 und 26 können unter Verwendung einer heißen Phosphorsäure (H&sub3;PO&sub4; bei 160 Grad Celsius) oder einer anderen geeigneten chemischen Lösung von der Oberfläche entfernt werden. Die Planarisierungs-Feldoxidschicht 44 wird durch ein chemisches Abscheiden aus der Gasphase (CVD) aufgebracht, wobei die Oxiddicke an den senkrechten Wänden mit der gleichen Geschwindigkeit anwächst wie auf den horizontalen Flächen. Die Oxiddicke beträgt typischerweise 1000 nm (10000 Ångström), kann jedoch von 800 bis 1500 nm (8000 - 15000 Ångström) reichen. Die Dicke der Planarisierungs-Feldoxidschicht 44 ist so gewählt, daß sie groß genug ist, daß das Oxid an den Seitenwänden der Vertiefungsbereiche 20a-b und 21a-b zusammenwächst und die Vertiefungsbereiche 20a-b und 21a-b ausgefüllt werden.
  • Kleine Einsenkungen 46 können in der obersten Fläche der Planarisierungs-Feldoxidschicht 44 zurückbleiben. Falls gewünscht, kann eine Photoresistschicht (nicht dargestellt) zum obersten Teil der Planarisierungs-Feldoxidschicht 44 hinzugefügt werden, um die Oberfläche weiter zu planarisieren.
  • In FIGUR 7 ist ein Querschnitt des Halbleiters dargestellt, nachdem ein Plasmaätzen verwendet wurde, um die Planarisierungs-Feldoxidschicht 44 und das thermische Kontaktstellenoxid 12 bis zum obersten Teil der Grabenbereiche 18 herunterzuätzen. Wiederum kann eine Mischung aus CHF&sub3; und C&sub2;F&sub6; verwendet werden, oder es können andere geeignete Ätzmittel austauschend verwendet werden. Um sicherzustellen, daß die gesamte Kontaktstellen-Oxidschicht 12 entfernt wurde, kann ein sehr kurzes Naß- oder Trockenätzen am Ende dieses Schritts hinzugefügt werden. Die Anordnung ist damit für die Ausbildung der aktiven Bauelemente unter Verwendung im Stand der Technik bekannter Technologien vorbereitet. Als ein Beispiel ist nachfolgend die Ausbildung einer CMOS-Gate-Zone veranschaulicht, wenngleich für andere Technologien, wie beispielsweise der bipolaren, andere Schritte im Zusammenhang mit der vorliegenden Erfindung verwendet werden würden.
  • In FIGUR 8 ist der Querschitt des Halbleiters dargestellt, nachdem ein Gate-Oxid 48 über den Grabenbereichen 18 aufgewachsen wurde, um CMOS-Gate-Zonen zu bilden. Die Dicke des Gate-Oxids 48 kann von 5 bis 25 nm (50 - 250 Ångström) reichen, wobei eine typische Dicke 25 nm (250 Ångström) beträgt. Nach dem Aufwachsen des Gate-Oxids 48 wird die Verarbeitung damit fortgesetzt, daß das zum Ausbilden der Gate-Zonen von Transistoren zu verwendende Material (im allgemein Polysilicium) aufgebracht wird. In einer anderen Ausführungsform der Erfindung könnte ein Vor-Gate-Oxid (nicht dargestellt) mit einer Dicke im Bereich von 10 bis 50 nm (100 - 500 Ångström) aufgewachsen und daraufhin vor dem Aufwachsen des Gate-Oxids 48 abgehoben werden, um den Kooi-Effekt zu vermeiden.
  • An diesem Punkt ist es wichtig zu bemerken, daß die oberste Fläche der Planarisierungs-Gate-Oxidschicht 44 in den Vertiefungsbereichen 20a-b und 21a-b relativ flach und planarisiert ist. Durch die Planarisierung wird gewährleistet, daß das in einem nachfolgenden Schritt aufgebrachte Gate-Material nicht an Stufen in der Oberfläche bricht. Weiterhin wird durch die ebene Oberfläche das Auftreten kurzschließender Fäden dadurch verhindert, daß das möglicherweise nach einem stark anisotropen Ätzen zurückgebliebene Gate-Material zum Festlegen der Gate-Zonen verwendet wird.
  • Ein weiteres wichtiges Merkmal der vorliegenden Erfindung ist die Minimierung der Bildung spannungsbezogener Silicium-Gitterfehler an den Seiten der Vertiefungsbereiche 20a-b oder 21a-b. Nach der Aufbringung der Planarisierungs- Feldoxidschicht 44 sind die einzigen Hochtemperatur- Hitzebehandlungen das Aufwachsen des Gate-Oxids 48 und ein nachfolgendes Ausheilen der Source-/Drain-Implantationen (nicht dargestellt). Viele Fehler wären erzeugt worden, falls die Vertiefungsbereiche 20a-b oder 21a-b vollständig durch thermische Oxidation ausgefüllt worden wären.
  • Es sei bemerkt, daß das Hinzufügen einer Feldisolator-Kanalbegrenzung zu den Seitenwänden der Vertiefungsbereiche 20a-b oder 21a-b wegen der beim Bearbeiten im Behälter verwendeten hohen Konzentrationen unnötig ist. Die hohen Konzentrationen für n-Wannen und p-Wannen liefern angemessene Konzentrationen an den Seitenwänden der Vertiefungsbereiche 20a-b oder 21a-b und verhindern weiterhin unerwünschte Leckverluste parallel zum aktiven Transistor-Kanal. Wie weiterhin im Zusammenhang mit FIGUR 2 erwähnt wurde, ist der Verlust an Bor aus der p-Wanne zur wachsenden zweiten thermischen Oxidschicht 22 infolge der geringen Dicke der zweiten thermischen Oxidschicht 22 gering. Nach dem Ätzen der Vertiefung kann jedoch am Boden und entlang der Seitenwände der Vertiefungsbereiche 20a-b und 21a-b eine Bor-Kanalbegrenzungs- Implantation vorgenommen werden, falls dies zur Anhebung der Dickfeld-Schwellenspannung erforderlich ist.
  • In FIGUR 9 ist eine andere Ausführungsform der Erfindung dargestellt, in der eine wahlweise vorgesehene Polysiliciumschicht 50 zwischen der Kontaktstellen-Oxidschicht 12 und der ersten Siliciumnitridschicht 14 aufgebracht wurde, um das Siliciumsubstrat 10 während des planarisierenden Ätzens zu schützen. Bei Verwendung eines hinsichtlich Polysilicium selektiven Ätzmittels, also einem Ätzmittel mit einer für Polysilicium sehr geringen Ätzrate, endet das planarisierende Ätzen an der wahlweise vorgesehenen Polysiliciumschicht 50 und dringt nicht in das Siliciumsubstrat 10 ein.
  • Die zusätzliche Polysiliciumschicht 50 kann erforderlich sein, falls das planarisierende Ätzen nicht mit angemessener Genauigkeit gesteuert werden kann. Es sei bemerkt, daß das Aufwachsen der zweiten thermischen Oxidschicht 22, das bezüglich FIGUR 2 beschrieben wurde, bei Benutzung einer Polysiliciumschicht 50, wie in FIGUR 10 dargestellt, die Seite der Polysiliciumschicht 50 sowie die Seitenwand der Vertiefungsbereiche 20a-b und 21a-b verbraucht. Da die Polysiliciumschicht 50 undotiert ist und das Siliciumsubstrat 10 relativ stark dotiert ist, können die Oxidationsbedingungen so gewählt werden, daß die Polysiliciumschicht 50 mit einer geringeren Geschwindigkeit geätzt wird als das Siliciumsubstrat 10. Hierdurch wird ein ausgedehntes Polysiliciumdach 52 über dem Rand des obersten Bereichs der Silicium- Grabenbereiche 18 erzeugt, und sie wird hierdurch gegenüber dem planarisierenden Ätzen geschützt. Da das Aufwachsen der zweiten thermischen Oxidschicht 22 auch einen Teil des ausgedehnten Teils des ausgedehnten Polysiliciumdachs 52 verbraucht, sollte die Dicke der wahlweise vorgesehenen Polysiliciumschicht 50 so gewählt werden, daß nach dem Aufwachsen der zweiten thermischen Oxidschicht 22 am Rand dieser Schicht genügend Polysilicium übriggelassen wird, um ein Brechen der Polysiliciumschicht 50 an den Rändern des ausgedehnten Polysiliciumdachs 52 zu verhindern.

Claims (6)

1. Verfahren zur Isolation aktiver Bereiche in einem Siliciumsubstrat (10), die durch schmale und breite Vertiefungen getrennt sind, enthaltend:
Aufbringen einer ersten Oxidschicht (28) auf eine Siliciumnitridschicht (26), die auf dem Substrat und auch in den schmalen Vertiefungen (20a-b) im Substrat gebildet wird, wobei die schmalen Vertiefungen eine Breite aufweisen, die kleiner oder gleich dem Zweifachen der Dicke der ersten Oxidschicht ist, sowie in breiten Vertiefungen (21a-b) im Substrat, die eine Breite aufweisen, die mehr als zweimal so groß ist wie die Dicke der ersten Oxidschicht;
Ausführen eines vertikalen anisotropen Ätzens der ersten Oxidschicht (28) und der Siliciumnitridschicht (26), um ausschließlich die horizontalen Gebiete des Substrats (34, 35) auf dem Boden der breiten Vertiefungen (21a-b) freizulegen;
Entfernen aller restlichen Teile der ersten Oxidschicht (28), wobei jedoch die restlichen Teile der Siliciumnitridschicht (26) übriggelassen werden;
Bilden eines ersten Feldoxids (40) auf den freigelegten Bereichen durch thermische Oxidation;
Aufbringen einer zweiten Feldoxidschicht (44) auf das restliche Substrat, um die schmalen Vertiefungen (20a-b) und jegliche restlichen unausgefüllten Bereiche (32) der breiten Vertiefungen (21a-b) auszufüllen.
2. Verfahren nach Anspruch 1, bei welchem die aktiven Bereiche des Substrats (10) mit einer Kontaktstellen- Oxidschicht (12) und einer weiteren Siliciumnitridschicht (14) bedeckt werden.
3. Verfahren nach Anspruch 2, bei welchem eine Polysiliciumschicht (50) zwischen der ersten Kontaktstellen- Oxidschicht (12) und der weiteren Siliciumnitridschicht (14) gebildet wird.
4. Verfahren nach Anspruch 1, bei welchem die zweite Feldoxidschicht (44) so geätzt wird, daß eine ebene Oberfläche gebildet wird.
5. Verfahren nach Anspruch 2, weiter enthaltend:
Entfernen der Siliciumnitridschichten (14, 26) vor dem Aufbringen der zweiten Feldoxidschicht (44);
Entfernen eines Teils des zweiten Feldoxids (44), wodurch Teile der Kontaktstellen-Oxidschicht (12) freigelegt werden; und
Entfernen der freigelegten Teile der Kontaktstellen- Oxidschicht (12), wodurch Teile des Siliciumsubstrats freigelegt werden.
6. Verfahren nach Anspruch 5, weiter enthaltend:
Bilden einer Gate-Oxidschicht (48) auf den freigelegten Teilen des Substrats, die den aktiven Bereichen (18) des Siliciumsubstrats (10) entsprechen; und
Aufbringen von Material auf die Gate-Oxidschicht (48) zur Verwendung für Transistor-Gate-Elektroden.
DE3751920T 1986-07-07 1987-07-03 Isolationsverfahren für integrierte Schaltungen Expired - Lifetime DE3751920T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/882,732 US4842675A (en) 1986-07-07 1986-07-07 Integrated circuit isolation process

Publications (2)

Publication Number Publication Date
DE3751920D1 DE3751920D1 (de) 1996-11-14
DE3751920T2 true DE3751920T2 (de) 1997-02-13

Family

ID=25381230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3751920T Expired - Lifetime DE3751920T2 (de) 1986-07-07 1987-07-03 Isolationsverfahren für integrierte Schaltungen

Country Status (6)

Country Link
US (1) US4842675A (de)
EP (1) EP0252450B1 (de)
JP (1) JPS6340337A (de)
KR (1) KR960016502B1 (de)
CN (1) CN1013160B (de)
DE (1) DE3751920T2 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847672A (en) * 1988-02-29 1989-07-11 Fairchild Semiconductor Corporation Integrated circuit die with resistive substrate isolation of multiple circuits
US4942449A (en) * 1988-03-28 1990-07-17 General Electric Company Fabrication method and structure for field isolation in field effect transistors on integrated circuit chips
IT1236994B (it) * 1989-12-29 1993-05-12 Sgs Thomson Microelectronics Processo per la fabbricazione di dispositivi semiconduttori mos di potenza e dispositivi con esso ottenuti
JP2641781B2 (ja) * 1990-02-23 1997-08-20 シャープ株式会社 半導体素子分離領域の形成方法
US5094972A (en) * 1990-06-14 1992-03-10 National Semiconductor Corp. Means of planarizing integrated circuits with fully recessed isolation dielectric
US5192706A (en) * 1990-08-30 1993-03-09 Texas Instruments Incorporated Method for semiconductor isolation
US5130268A (en) * 1991-04-05 1992-07-14 Sgs-Thomson Microelectronics, Inc. Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby
US5310692A (en) * 1992-05-29 1994-05-10 Sgs-Thomson Microelectronics, Inc. Method of forming a MOSFET structure with planar surface
US5290718A (en) * 1992-06-29 1994-03-01 National Semiconductor Corporation Simplified high reliability gate oxide process
US5264387A (en) * 1992-10-27 1993-11-23 International Business Machines Corporation Method of forming uniformly thin, isolated silicon mesas on an insulating substrate
US6310384B1 (en) 1993-07-02 2001-10-30 Hitachi, Ltd. Low stress semiconductor devices with thermal oxide isolation
DE4340226C2 (de) * 1993-11-25 2002-03-14 Gold Star Electronics Bauelement mit Isolationsbereichsstruktur und Verfahren zum Herstellen desselben
US6034410A (en) * 1994-01-14 2000-03-07 Stmicroelectronics, Inc. MOSFET structure with planar surface
US5459096A (en) * 1994-07-05 1995-10-17 Motorola Inc. Process for fabricating a semiconductor device using dual planarization layers
KR0176153B1 (ko) * 1995-05-30 1999-04-15 김광호 반도체 장치의 소자분리막 및 그 형성방법
US6008526A (en) * 1995-05-30 1999-12-28 Samsung Electronics Co., Ltd. Device isolation layer for a semiconductor device
KR0186083B1 (ko) * 1995-08-12 1999-04-15 문정환 반도체 소자의 소자격리방법
JP2762973B2 (ja) * 1995-11-30 1998-06-11 日本電気株式会社 半導体装置の製造方法
KR980006053A (ko) * 1996-06-26 1998-03-30 문정환 반도체장치의 격리막 형성방법
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
JP2891205B2 (ja) * 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
JPH10144785A (ja) * 1996-11-06 1998-05-29 Samsung Electron Co Ltd 半導体装置及びその素子分離方法
KR100226488B1 (ko) * 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
JP3547279B2 (ja) * 1997-02-18 2004-07-28 株式会社ルネサステクノロジ 半導体装置の製造方法
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US5783476A (en) * 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation
KR100444315B1 (ko) * 1997-06-28 2004-11-09 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
US5834359A (en) * 1997-08-29 1998-11-10 Vanguard International Semiconductor Corporation Method of forming an isolation region in a semiconductor substrate
US5976950A (en) * 1997-11-13 1999-11-02 National Semiconductor Corporation Polysilicon coated swami (sidewall masked isolation)
US6118167A (en) * 1997-11-13 2000-09-12 National Semiconductor Corporation Polysilicon coated nitride-lined shallow trench
US6228746B1 (en) * 1997-12-18 2001-05-08 Advanced Micro Devices, Inc. Methodology for achieving dual field oxide thicknesses
US5998280A (en) * 1998-03-20 1999-12-07 National Semiconductor Corporation Modified recessed locos isolation process for deep sub-micron device processes
US6087214A (en) * 1998-04-29 2000-07-11 Vlsi Technology, Inc. Arrangement and method for DRAM cell using shallow trench isolation
US6127215A (en) * 1998-10-29 2000-10-03 International Business Machines Corp. Deep pivot mask for enhanced buried-channel PFET performance and reliability
US6060348A (en) * 1998-11-02 2000-05-09 Vanguard International Semiconducter Corporation Method to fabricate isolation by combining locos and shallow trench isolation for ULSI technology
JP3751469B2 (ja) * 1999-04-26 2006-03-01 沖電気工業株式会社 Ｓｏｉ構造の半導体装置の製造方法
US6300220B1 (en) * 2000-01-06 2001-10-09 National Semiconductor Corporation Process for fabricating isolation structure for IC featuring grown and buried field oxide
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
US20070281403A1 (en) * 2006-06-01 2007-12-06 Mon-Chin Tsai Method of enhancing gate lithography performance by polysilicon chemical-mechanical polishing
US9632411B2 (en) 2013-03-14 2017-04-25 Applied Materials, Inc. Vapor deposition deposited photoresist, and manufacturing and lithography systems therefor
US20140272684A1 (en) 2013-03-12 2014-09-18 Applied Materials, Inc. Extreme ultraviolet lithography mask blank manufacturing system and method of operation therefor
US9354508B2 (en) 2013-03-12 2016-05-31 Applied Materials, Inc. Planarized extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor
CN107700106A (zh) * 2017-11-20 2018-02-16 广州市番禺区沙湾同心机器厂 一种洗染设备及其滚筒结构
US10529812B1 (en) * 2018-10-10 2020-01-07 Texas Instruments Incorporated Locos with sidewall spacer for transistors and other devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
US4508757A (en) * 1982-12-20 1985-04-02 International Business Machines Corporation Method of manufacturing a minimum bird's beak recessed oxide isolation structure
JPS59124141A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体装置の製造方法
JPS59125638A (ja) * 1983-01-05 1984-07-20 Nec Corp 半導体素子分離の製造方法
US4604162A (en) * 1983-06-13 1986-08-05 Ncr Corporation Formation and planarization of silicon-on-insulator structures
US4580330A (en) * 1984-06-15 1986-04-08 Texas Instruments Incorporated Integrated circuit isolation
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures

Also Published As

Publication number Publication date
US4842675A (en) 1989-06-27
EP0252450A2 (de) 1988-01-13
CN1013160B (zh) 1991-07-10
KR960016502B1 (ko) 1996-12-12
JPS6340337A (ja) 1988-02-20
CN87104640A (zh) 1988-01-27
EP0252450B1 (de) 1996-10-09
EP0252450A3 (de) 1989-10-25
KR880002255A (ko) 1988-04-30
DE3751920D1 (de) 1996-11-14

Similar Documents

Publication Publication Date Title
DE3751920T2 (de) Isolationsverfahren für integrierte Schaltungen
DE69510866T2 (de) Lokaloxidierung von Silizium mit Isolierungsverfahren durch maskierte Seitenflächen
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE69033595T2 (de) Verfahren zur Herstellung einer Isolationsstruktur für eine vollständige dielektrische Isolation für halbleiterintegrierte Schaltung
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE3850843T2 (de) Verfahren zur Herstellung von epitaxial abgelagertem fehlerfreien Silizium.
DE69516769T2 (de) Planarisierter isolationsgraben und feldoxid-isolationsstruktur
DE68927852T2 (de) Verfahren zur Herstellung von Gräben mit abgerundeter Unterseite in einem Siliziumsubstrat zur Herstellung von Isolationen für Grabenstrukturen
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE3334624C2 (de)
DE69120488T2 (de) Verfahren zur Herstellung eines Isolierungsbereiches von Halbleiterbauelementen
DE69132359T2 (de) Methode zur Herstellung eines Feldoxyds für Halbleiter
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
EP0030640B1 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
WO2009016134A9 (de) Herstellung von isolationsgraeben mit unterschiedlichen seitenwanddotierungen
DE69904690T2 (de) Tiefe Ausnehmung in einer Flachgraben-Isolation für einen PFET mit einem vergrabenen Kanal
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE19829862C2 (de) Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung
DE2409910B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE19717880C2 (de) Verfahren zur Bildung eines Isolationsbereichs einer Halbleitereinrichtung
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
EP1709677B1 (de) Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition