DE19716687B4 - Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung - Google Patents

Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung Download PDF

Info

Publication number
DE19716687B4
DE19716687B4 DE19716687A DE19716687A DE19716687B4 DE 19716687 B4 DE19716687 B4 DE 19716687B4 DE 19716687 A DE19716687 A DE 19716687A DE 19716687 A DE19716687 A DE 19716687A DE 19716687 B4 DE19716687 B4 DE 19716687B4
Authority
DE
Germany
Prior art keywords
nitride film
film
oxide
hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19716687A
Other languages
English (en)
Other versions
DE19716687A1 (de
Inventor
Se Aug Jang
Tae Sik Song
Young Bog Kim
Byung Jin Cho
Jong Choul Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19716687A1 publication Critical patent/DE19716687A1/de
Application granted granted Critical
Publication of DE19716687B4 publication Critical patent/DE19716687B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

Verfahren zum Bilden eines Elementisolierfilms einer Halbleitervorrichtung mit folgenden Schritten:
Bereitstellung eines Halbleitersubstrats (41);
sequentielles Formen eines Polsteroxidfilms (43), eines ersten Nitridfilms (45) und eines Oxid-Nitrid-Filmes (47) über dem Halbleitersubstrat (41);
Überätzen des Oxid-Nitrid-Filmes (47), des ersten Nitridfilmes (45) und des Polsteroxidfilmes (43) durch eine Elementisolationsmaske (49) zur Bildung des Oxid-Nitrid-Filmemusters, des ersten Nitridfilmmusters, des Polsteroxidfilmmusters und eines ersten Loches (29) in dem Halbleitersubstrat (41);
Reinigen der gesamten oberen Fläche der sich ergebenden Struktur durch eine Ätzlösung;
Bilden von Abstandshaltern (67) aus einem zweiten Nitridfilm an den Seitenwänden des selektiv geätzten Oxid-Nitrid-Filmmusters, des ersten Nitridfilmmusters, des Polsteroxidfilmmusters und des ersten Loches (29);
thermisches Oxidieren der Oberfläche des ersten Loches (29) zur Bildung eines ersten thermischen Oxidfilmes (69);
Entfernen des ersten thermischen Oxidfilmes (69) zur Bildung eines zweiten Loches (71) in dem Halbleitersubstrat (41);
thermisches Oxidieren der Oberfläche des zweiten Loches (71) zur...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen, und insbesondere ein Verfahren zur Bildung eines Elementisolierfilms, der zur Herstellung hochintegrierter Halbleitervorrichtungen geeignet ist.
  • Typischerweise ist eine Halbleitervorrichtung mit aktiven Bereichen definiert, auf denen individuelle Elemente gebildet werden, und mit Elementisolierbereichen, die jeweils zur Isolierung benachbarter aktiver Bereiche voneinander dienen.
  • Elementisolierbereiche solch einer Halbleitervorrichtung isolieren elektrisch und strukturell individuelle Elemente, welche die Halbleitervorrichtung bilden, voneinander, so daß diese Elemente vorgegebene Funktionen ausführen können, ohne durch dazu benachbarte Elemente beeinflußt zu werden.
  • Um eine hochintegrierte Halbleitervorrichtung zu erhalten, ist es notwendig, nicht nur die Größe der Elemente, welche die Halbleitervorrichtung bilden, zu reduzieren, sondern ebenfalls die Breite und die Fläche der Elementisolierbereiche zu reduzieren, nämlich die Breite und die Fläche eines Elementisolier-Isolationsfilms.
  • In dieser Hinsicht sind Elementisoliertechniken Techniken, welche die Speicherzellengröße bestimmen.
  • Elementisoliertechniken in einer frühen Entwicklungsstufe sind diejenigen, welche ein Übergangsisolierverfahren für die Herstellung bipolarer integrierter Vorrichtungen verwenden.
  • Derzeit sind Elementisoliertechniken diejenigen, welche ein Verfahren mit lokaler Oxidation von Silizium (LOCOS) verwenden, das ein Isolator-Isolierverfahren ist, sowie diejenigen, die ein Grabenverfahren benutzen, welches ein Isolator-Ein senkverfahren ist, und zwar zur Herstellung von MOS ICs, nämlich LSIs und VLSIs.
  • Das LOCOS-Verfahren dient zur Isolierung benachbarter Elemente durch Ausbilden eines dicken, Element-isolierenden Isolationsfilms zwischen den benachbarten aktiven Bereichen, welche auf einem Halbleitersubstrat definiert sind, und zwar unter Benutzung eines Isolationsfilms, wie z.B. eines Siliziumnitridfilms, als Maske.
  • Ein übliches Verfahren zum Bilden eines Elementisolierfilms einer Halbleitervorrichtung in Übereinstimmung mit dem LOCOS-Verfahren wird in Zusammenhang mit den 1 bis 4 beschrieben.
  • Die 1 bis 4 sind Querschnittsansichten und illustrieren jeweils sequentielle Schritte des Verfahrens zum Bilden eines Elementisolierfilms in Übereinstimmung mit dem LOCOS-Verfahren.
  • In Übereinstimmung mit diesem Verfahren werden zunächst ein Polsteroxidfilm 3 und ein Nitridfilm 5 mit erwünschten Dicken über einem Halbleitersubstrat 1 auf sequentielle Art und Weise gebildet, wie in 1 gezeigt.
  • Ein Photolackfilmmuster 7 wird dann auf dem Nitridfilm 5 gebildet, um einen Elementisolierbereich zu definieren.
  • Daraufhin werden der Nitridfilm 5 und der Polsteroxidfilm 3 unter Benutzung des Photolackfilmmusters 7 als Maske geätzt, wie in 2 gezeigt. Das Photolackfilmmuster 7 wird dann entfernt, um so ein Kontaktloch 9 zum Freilegen eines Abschnitts des Halbleitersubstrats 1 entsprechend einem Feldbereich zu bilden, auf dem ein Elementisolier-Isolationsfilm gebildet wird.
  • Die resultierende Struktur wird dann einem thermischen Oxidationsprozeß unterworfen, nämlich einem Feldoxidationsprozeß.
  • D.h., ein thermischer Oxidfilm 11 wird auf dem Abschnitt des Halbleitersubstrats 1, der durch das Kontaktloch 9 freigelegt ist, gebildet, wie in 3 gezeigt.
  • Dabei wird der Nitridfilm 5 teilweise an seinen Rändern aufgrund des Wachstums des thermischen Oxidfilms 11 angehoben.
  • Darauffolgend werden der Nitridfilm 5 und der Polsteroxidfilm 3 vollständig entfernt. Somit wird ein Elementisolier-Isolationsfilm 13 gebildet, wie in 4 gezeigt.
  • Mit Bezug auf 4 kann man sehen, daß der Elementisolier-Isolationsfilm 13 längliche Vogelschnäbel A an seinen Rändern aufweist.
  • Jedoch weist das obenerwähnte Bildungsverfahren für einen Elementisolierfilm folgende Probleme auf.
  • In Übereinstimmung mit dem oben erwähnten üblichen Verfahren weist der Abschnitt des Elementisolier-Isolationsfilms, der in dem Halbleitersubstrat versenkt ist, ein Volumenverhältnis (Dickenverhältnis) von nur etwa 50% auf. Dies resultiert in einer geringen Punch-through- bzw. Durchgriffsspannung und einer verschlechterten Ebenheit. Daraus resultierend gibt es Schwierigkeiten bei der Durchführung folgender Prozesse.
  • In Übereinstimmung mit dem üblichen Verfahren tritt ein Vogelschnabel-Phänomen beim thermischen Oxidationsprozeß auf. D.h., der Randabschnitt des Elementisolier-Isolationsfilms dringt in aktive Bereiche ein. Dies resultiert in einer Reduzierung der Fläche der aktiven Bereiche. Daraus resultierend ist es schwierig, eine hohe Integration der Halbleitervorrichtung zu erzielen.
  • Wenn ein Kanalstopper durch Injizieren von Ionen zwischen benachbarten Elementisolier-Isolationsfilmen gebildet wird, um eine Reduzierung der Punch-through-Spannung zwischen benachbarten aktiven Bereichen zu verhindern, tritt ein Anstieg des Übergangsleckstroms auf. Dies resultiert in einer Reduzierung der Kanalbreite. Demzufolge gibt es eine Verschlechterung der elektrischen Eigenschaften und der Zuverlässigkeit der Halbleitervorrichtung.
  • In Übereinstimmung mit dem üblichen Verfahren steht der Elementisolier-Isolationsfilm vom Halbleitersubstrat vor und bildet dadurch Stufen. Daraus resultierend tritt eine unregelmäßige Reflexion von Licht bei einem folgenden Lithographieprozess auf, um so ein Kerbenphänomen zu erzeugen. D.h., ein schlechtes Muster wird gebildet, da das Muster teilweise verloren geht. Dies resultiert in einer Verschlechterung der Operationscharakteristik und der Zuverlässigkeit der Halbleitervorrichtung. Demzufolge ist die Prozessausbeute reduziert.
  • Die U.S.-Patentschrift 4,981,813 offenbart ein Verfahren zur Bildung von Oxidregionen zwischen aktiven Regionen eines Siliziumsubstrates mit den folgenden Schritten: Bilden einer ersten Siliziumoxidschicht auf einer ersten Oberfläche des Siliziumsubstrats; Bilden einer ersten Siliziumnitridschicht über der ersten Siliziumoxidschicht; Bilden einer zweiten Siliziumoxidschicht über der ersten Siliziumnitridschicht; Bilden von ersten Ausnehmungen durch die zweite Siliziumoxidschicht, die erste Siliziumnitridschicht, und die erste Siliziumoxidschicht, wobei die ersten Ausnehmungen bis unter die erste Oberfläche des Siliziumsubstrat reichen und im wesentlichen vertikale Seitenwände aufweisen; Bilden von Abstandshaltern aus Siliziumnitrid auf den Seitenwänden der Ausnehmungen; Ätzen von zweiten Ausnehmungen in den ersten Ausnehmungen; und Oxidieren des Siliziumsubstrats in den zweiten Ausnehmungen.
    •
  • Aufgabe der vorliegenden Erfindung ist die Beseitigung der oben erwähnten Probleme beim Stand der Technik und in der Bereitstellung eines Verfahrens zum Bilden eines Elementisolierfilms einer Halbleitervorrichtung, welche in der Lage ist, eine Reduzierung der Topologie und eine Reduzierung des Auftre tens des Vogelschnabel-Phänomens zu erzielen, so dass folgende Prozesse zur Herstellung hochintegrierter Halbleitervorrichtungen leicht ausgeführt werden können.
  • Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Anspruchs 1 gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Die Erfindung schafft ein Verfahren zum Bilden eines Elementisolierfilms einer Halbleitervorrichtung, welches in der Lage ist, eine vollständige Isolierung von Elementen der Halbleitervorrichtung zu erzielen und so die elektrische Charakteristik, die Betriebscharakteristik, die Zuverlässigkeit und die Ausbeute der Halbleitervorrichtung zu verbessern.
    •
  • Weitere Aufgaben und Aspekte der vorliegenden Erfindung werden aus der folgenden Beschreibung der Ausführungsformen mit Bezug auf die begleitenden Zeichnungen klar erscheinen.
  • Es zeigen:
  • 1 bis 4 Querschnittsansichten jeweils zum Illustrieren sequentieller Schritte eines üblichen Verfahrens zum Bilden eines Elementisolierfilms einer Halbleitervorrichtung;
  • 5 bis 10 Querschnittsansichten jeweils zum Illustrieren sequentieller Schritte eines Verfahrens zum Bilden eines Elementisolier-Isolationsfilms einer Halbleitervorrichtung in Übereinstimmung mit einem ersten Vergleichsbeispiel der vorliegenden Erfindung;
  • 11 eine Querschnittsansicht zum Illustrieren eines Verfahrens zum Bilden eines Elementisolier-Isolationsfilms einer Halbleitervorrichtung in Übereinstimmung mit einem zweiten Vergleichsbeispiel der vorliegenden Erfindung;
  • 12 und 13 Querschnittsansichten jeweils zum Illustrieren eines Verfahrens zum Bilden eines Elementisolier-Isolationsfilms einer Halbleitervorrichtung in Übereinstimmung mit einem dritten Vergleichsbeispiel der vorliegenden Erfindung;
  • 14 eine vergrößerte Querschnittsansicht des Abschnitts "B" von 7, wobei kein Reinigungsschritt für die Struktur von 6 ausgeführt wird;
  • 15 eine vergrößerte Querschnittsansicht des Abschnitts "B" von 7, wobei ein Reinigungsschritt für die Struktur von 6 in Übereinstimmung mit der vorliegenden Erfindung ausgeführt wird;
  • 16 eine ebene Ansicht zum Illustrieren eines Elementisolier-Isolationsfilms, welcher Defekte an seinen Abschnitten aufweist, die jeweils den Rändern aktiver Bereiche entsprechen, und zwar aufgrund der Benutzung des Prozesses von 16;
  • 17 eine Querschnittsansicht, aufgenommen entlang der Linie I-I von 17; und
  • 18 eine vergrößerte Querschnittsansicht des Abschnitts "C" von 8.
  • 5 bis 10 illustrieren sequentielle Schritte eines Verfah rens zum Bilden eines Elementisolier-Isolationsfilms einer Halbleitervorrichtung in Übereinstimmung mit einem ersten Vergleichsbeispiel der vorliegenden Erfindung.
  • In Übereinstimmung mit diesem Verfahren werden ein Polsteroxidfilm 23 und ein erster Nitridfilm 25 zuerst über einem Halbleitersubstrat 21 auf sequentielle Art und Weise gebildet, wie in 5 gezeigt ist. Ein Photolackfilmmuster 27 wird dann auf dem ersten Nitridfilm 25 gebildet. Der Polsteroxidfilm 23 weist eine Dicke von etwa 3 nm bis 15 nm auf. Der erste Nitridfilm 25 weist eine Dicke von etwa 150 nm bis 600 nm auf, wenn man berücksichtigt, dass er in einem folgenden anisotropen Ätzprozess zum Bilden von Isolationsfilm-Abstandshaltern überätzt wird.
  • Darauf werden der erste Nitridfilm 25 und der Polsteroxidfilm 23 unter Benutzung des Photolackfilmmusters 27 als Maske sequentiell überätzt, wie in 6 gezeigt. Daraus resultierend werden ein erstes Nitridfilmmuster 25a und ein Polsteroxidfilmmuster 23a gebildet.
  • Beim Überätzprozess wird das Halbleitersubstrat 21 ebenfalls auf eine Dicke von etwa 5 nm bis 15 nm. geätzt, um so ein erstes Loch 29 im Halbleitersubstrat 11 zu bilden. Das Photolackfilmmuster 27 wird dann entfernt. Dabei wird ein Ätzrückstand (nicht gezeigt) im ersten Loch 29 zurückgelassen.
  • Unter Benutzung von auf Flusssäure basierender Ätzlösung wird die freigelegte Oberfläche des Halbleitersubstrat 21 dann etwa 10 bis 100 Sekunden lang gereinigt, um so Abstandshalter 31 aus dem zweiten Nitridfilm auf den Seitenwänden des ersten Nitridfilmmusters 25a und Polsteroxidfilmmusters 23a und ersten Lochs 29, wie in 7 gezeigt, zu bilden.
  • Die Bildung der Abstandshalter 31 aus dem zweiten Nitridfilm wird durch Abscheiden eines zweiten Nitridfilms (nicht ge zeigt) mit einer Dicke von etwa 10 nm bis 80 nm über der nach dem Entfernen des Photofilmmusters 27 erhaltenen Struktur und anisotropes Ätzen des zweiten Nitridfilms ohne Benutzung einer Maske derart, dass das erste Nitridfilmmuster 25a eine Dicke von etwa 150 nm beibehält, erzeugt.
  • Die Abstandshalter 31 aus dem zweiten Nitridfilm kompensieren Abschnitte der aktiven Bereiche, in die Vogelschnäbel eindringen können, um so einen Verlust von aktiven Bereichen zu verhindern.
  • Unter Benutzung des ersten Nitridfilmmusters 25a und der Abstandshalter 31 aus dem zweiten Nitridfilm als Maske wird dann der freigelegte Abschnitt des Halbleitersubstrats 21 auf eine Dicke von etwa 20 nm bis 50 nm geätzt, um so ein zweites Loch 33, wie in 8 gezeigt, zu bilden.
  • Wenn das zweite Loch 33 übermäßig tief ist, steigt die Länge der Vogelschnäbel unerwünschtermaßen an. Ein Elementisolier-Isolationsfilm, der in einem folgenden Prozessschritt gebildet wird, kann ebenfalls einen Pegel aufweisen, der niedriger als das Halbleitersubstrat 21 ist. In diesem Fall ist es unmöglich, aktive Bereiche vollständig voneinander zu isolieren. Dies resultiert in einem Anstieg im Leckstrom.
  • Obwohl nicht gezeigt, wird ein Ätzrückstand basierend auf den Nitridfilmen im zweiten Loch 33 nach Vervollständigung des anisotropen Ätzprozesses zurückgelassen. Dementsprechend wird die Entfernung des Ätzrückstands dann in einem Trockenentfernungsverfahren ausgeführt.
  • Das Trockenentfernungsverfahren wird durch eine Ätzvorrichtung unter Benutzung eines Mischgasplasmas aus CF4, CHF3 und Ar durchgeführt. In diesem Mischgasplasma liegt das Verhältnis von CF4:CHF3 im Bereich von 75:65 bis 25:35.
  • Darauf wird ein thermisches Oxidationsverfahren (Feldoxidationsprozess) für den freigelegten Abschnitt des Halbleitersubstrats 21 ausgeführt, um so einen thermischen Oxidfilm 35 als Feldoxidfilm zu bilden, wie in 9 gezeigt. Der thermische Oxidfilm 35 weist eine Dicke von etwa 250 nm bis 350 nm auf.
  • Wenn der Feldoxidationsprozess ohne Entfernung des Ätzrückstandes im vorhergehenden Verarbeitungsschritt ausgeführt wird, wird kein thermischer Oxidfilm im Bereich, wo der Ätzrückstand zurückgelassen ist, aufgewachsen, und es ist unmöglich, einen thermischen Oxidfilm mit einer erwünschten Dicke zu bilden. In diesem Fall gibt es eine Verschlechterung der elektrischen Eigenschaften einer letztlich erhaltenen Halbleitervorrichtung.
  • Das erste Nitridfilmmuster 25a, die Abstandshalter 31 aus dem zweiten Nitridfilm und das Polsteroxidfilmmuster 23a werden dann entfernt. Somit wird ein Elementisolier-Isolationsfilm 37 gebildet, wie in 10 gezeigt.
  • Der Verarbeitungsschritt von 7, der in einer Nitridfilm-Ätzvorrichtung zur Bildung der Abstandshalter 31 aus dem zweiten Nitridfilm ausgeführt wird, und der Verarbeitungsschritt von 8, der in einer Siliziumätzvorrichtung zur Bildung des zweiten Lochs 33 ausgeführt wird, können in einem einzelnen Ätzdurchlauf ausgeführt werden.
  • Solch ein einzelner Ätzdurchlaufschritt kann in einer einzelnen Ätzvorrichtung ausgeführt werden, während Ätzrezeptfaktoren, einschließlich Arten, Verhältnis und Drucke der Ätzgase und Leistung in Abhängigkeit von der Ätzzeit, variiert werden.
  • 11 ist eine Querschnittsansicht zum Illustrieren eines Verfahrens zum Bilden eines Elementisolier-Isolationsfilms einer Halbleitervorrichtung in Übereinstimmung mit einem zweiten Vergleichsbeispiel der vorliegenden Erfindung.
  • In Übereinstimmung mit diesem Verfahren werden ein Polsteroxidfilm 43 und ein erster Nitridfilm 45 zunächst über einem Halbleitersubstrat 41 auf sequentielle Art und Weise gebildet, wie in 11 gezeigt. Ein Oxid-Nitrid-Film 47 wird dann über dem ersten Nitridfilm 45 gebildet. Der Polsteroxidfilm 43 weist eine Dicke von etwa 3 nm bis 15 nm auf. Der erste Nitridfilm 45 weist eine Dicke von etwa 150 nm bis 600 nm auf, wenn man berücksichtigt, dass er in einem folgenden anisotropen Ätzprozess zum Bilden der Isolationsfilm-Abstandshalter überätzt wird. Der Oxid-Nitrid-Film 47 weist eine Dicke von etwa 10 nm bis 50 nm auf.
  • Danach wird ein Photolackfilmmuster 49 auf dem Oxid-Nitrid-Film 47 gebildet. Durch das Photolackfilmmuster 49 ist ein Abschnitt des Halbleitersubstrats 41 entsprechend einem Elementisolierbereich freigelegt.
  • Darauffolgend werden dieselben Verarbeitungsschritte wie die von 6 bis 10 gemäß des ersten Vergleichsbeispiels, um so einen Elementisolier-Isolationsfilm (nicht gezeigt) mit einer eingeebneten oberen Oberflächenstruktur und gleichzeitiger Ausbildung mit kleinen Vogelschnäbeln gebildet.
  • Im Prozess mit den obigen Verarbeitungsschritten verzögert der Oxid-Nitrid-Film 47 einen Verlust des ersten Nitridfilmmusters (nicht gezeigt), der im anisotropen Ätzschritt zur Bildung der Abstandshalter aus dem zweiten Nitridfilm (nicht gezeigt) auftritt, und dadurch steigt entsprechend die Dicke des ersten Nitridfilmmusters (nicht gezeigt), das in den aktiven Bereichen zurückgelassen wird. D.h., der Oxid-Nitrid-Film 47 dient zur Unterdrückung der Bildung von Vogelschnäbeln.
  • Der Oxid-Nitrid-Film 47 dient ebenfalls als Antireflexionsfilm im Schritt der Bildung des Photolackfilms 49.
  • 12 und 13 sind Querschnittsansichten jeweils zum Illustrieren eines Verfahrens zum Bilden eines Elementisolier-Isolationsfilms einer Halbleitervorrichtung in Übereinstimmung mit einem dritten Vergleichsbeispiel.
  • In Übereinstimmung mit diesem Verfahren werden dieselben Verarbeitungsschritte wie diejenigen von 5 bis 7 gemäß dem ersten Vergleichsbeispiel ausgeführt, um so eine Struktur zu bilden, wie sie in 12 gezeigt ist.
  • Darauf wird ein thermischer Oxidationsprozess für den freigelegten Abschnitt des Halbleitersubstrats 61 bei einer Temperatur von etwa 800 bis 1100°C ausgeführt, um so einen ersten thermischen Oxidfilm 69 mit einer Dicke von etwa 20 nm bis 100 nm, wie in 12 gezeigt, zu bilden.
  • Der erste thermische Oxidfilm 69 wird dann unter Benutzung einer auf Flusssäure basierenden Ätzlösung entfernt. Somit wird ein zweites Loch 71 mit einer Dicke von etwa 10 nm bis 50 nm, etwa entsprechend der Hälfte der Dicke des ersten thermischen Oxidfilms 69, im freigelegten Abschnitt des Halbleitersubstrats 61 gebildet, wie in 13 gezeigt.
  • Darauffolgend werden die gleichen Schritte wie die Schritte von 9 und 10 ausgeführt, um so einen Elementisolier-Isolationsfilm (nicht gezeigt) in dem Kontaktloch 71 zu bilden.
  • In Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung kann die Bildung eines Elementisolier-Isolationsfilms durch Bilden eines Oxid-Nitrid-Films zwischen dem ersten Nitridfilm und dem Photolackfilmmuster wie bei dem zweiten Vergleichsbeispiel und Ausführen der folgenden Prozessschritte wie bei dem dritten Vergleichsbeispiel erzielt werden.
  • 14 ist eine vergrößerte Querschnittsansicht des Abschnitts "B" von 7, wenn kein Reinigungsschritt für die Struktur von 6 ausgeführt wird.
  • In diesem Fall wird ein natürlicher Oxidfilm 30 auf dem freigelegten Oberflächenabschnitt des Halbleitersubstrats 21 gebildet, da der Reinigungsschritt unter Benutzung der auf Flusssäure basierenden Ätzlösung nicht ausgeführt wird. Unter dieser Bedingung wird die Bildung der Abstandshalter 31 aus dem zweiten Nitridfilm auf den Seitenwänden des Polsteroxidfilmmusters 23a, ersten Nitridfilmmusters 25a und ersten Lochs 29 ausgeführt.
  • In diesem Fall dient der natürliche Oxidfilm 30 zur Unterstützung des Wachstums der Vogelschnäbel aufgrund des folgenden thermischen Oxidationsprozesses, um so die aktiven Bereiche zu reduzieren. Daraus resultierend ist es schwierig, eine hochintegrierte Halbleitervorrichtung herzustellen.
  • 15 ist eine vergrößerte Querschnittsansicht des Abschnittes "B" von 7, wenn ein Reinigungsschritt für die Struktur von 6 in Übereinstimmung mit der vorliegenden Erfindung ausgeführt wird.
  • Unter Benutzung einer auf Flusssäure basierenden Ätzlösung wird ein lateraler Ätzprozess während zumindest 100 Sekunden für das Polsteroxidfilmmuster 23a sowie den natürlichen Oxidfilm 30 von 14 ausgeführt, um Unterätzungen 32 zu bilden. Daraufhin werden die Abstandshalter 31 aus dem zweiten Nitridfilm auf dem Polsteroxidfilm 23a, ersten Nitridfilmmuster 25a und ersten Loch 29 gebildet.
  • Während der Bildung der Abstandshalter 31 aus dem zweiten Nitridfilm versenkt der zweite Nitridfilm die Unterätzungen 32. Wenn die Bildung des Elementisolier-Isolationsfilms unter dieser Bedingung ausgeführt wird, drücken die Abstandshalter 31 aus dem zweiten Nitridfilm, die die Unterätzungen 32 versenken, auf das Halbleitersubstrat 21. Daraus resultierend werden Defekte (nicht gezeigt) gebildet.
  • 16 ist eine ebene Ansicht zum Illustrieren eines Elementisolier-Isolationsfilms 37, welcher Defekte 34 an seinen Abschnitten aufweist, die jeweils den Rändern der aktiven Bereiche entsprechen, und zwar aufgrund der Benutzung des Prozesses nach 15.
  • In 16 bezeichnet das Bezugszeichen "100" aktive Bereiche, die auf dem Halbleitersubstrat 21 definiert sind, wohingegen das Bezugszeichen "200" einen Elementisolierbereich bezeichnet, das auf dem Halbleitersubstrat 21 definiert ist. Das Bezugszeichen "34" bezeichnet Defekte, die an den Rändern der aktiven Bereiche 100 gebildet sind.
  • 17 ist eine Querschnittsansicht, aufgenommen entlang der Linie I-I von 17. Mit Bezug auf 17 sind die Defekte 34 an den Abschnitten der aktiven Bereiche 100 gebildet, die neben dem Elementisolier-Isolationsfilm 37 angeordnet sind.
  • Im Gegensatz dazu ist 18 eine vergrößerte Querschnittsansicht des Abschnitts "C" von 8. 18 erklärt das Prinzip der Unterdrückung der Bildung der Vogelschnäbel, wenn die Bildung des thermischen Oxidfilms 35 von 9 unter Durchführung des Überätzprozesses von 7 ausgeführt wird.
  • Wie in 18 gezeigt, ist das erste Loch 29 so gebildet, dass es eine Tiefe D aufweist. Dementsprechend steigt die Migrationslänge durch einen Anstieg der Dicke der Abstandshalter 31 aus dem zweiten Nitridfilm, um so das Wachstum von Vogelschnäbeln, die beim thermischen Oxidationsprozess auftreten, weiter zu unterdrücken.
  • Wie aus der obigen Beschreibung klar erscheint, bietet das Verfahren nach der vorliegenden Erfindung verschiedene Effekte.
  • D.h., das Verfahren nach der vorliegenden Erfindung verhindert effektiv die Bildung von Vogelschnäbeln im Vergleich zu üblichen LOCOS-Techniken. Dementsprechend ist es möglich, breite aktive Bereiche zu erhalten.
  • Das Verfahren nach der vorliegenden Erfindung bietet ebenfalls eine bessere Einebnung entsprechend einem Volumenverhältnis von 90% oder mehr. Dementsprechend ist es möglich, eine unregelmäßige Reflexion des Lichts von dem Elementisolier-Isolationsfilm zu vermeiden, um so ein Kerbphänomen zu verhindern.
  • In Übereinstimmung mit der vorliegenden Erfindung wird ebenfalls ein Anstieg des Volumenverhältnisses erzielt. Solch ein Anstieg im Volumenverhältnis resultiert in einem Anstieg der Punch-through-Spannung. Dementsprechend ist es möglich, die elektrischen Eigenschaften, Betriebseigenschaften, Zuverlässigkeit und Ausbeute der Halbleitervorrichtungen zu verbessern.
  • Demzufolge ist das Verfahren zum Bilden eines Elementisolier-Isolationsfilms einer Halbleitervorrichtung in Übereinstimmung mit der vorliegenden Erfindung für die Herstellung hochintegrierter Halbleitervorrichtungen geeignet.

Claims (5)

  1. Verfahren zum Bilden eines Elementisolierfilms einer Halbleitervorrichtung mit folgenden Schritten: Bereitstellung eines Halbleitersubstrats (41); sequentielles Formen eines Polsteroxidfilms (43), eines ersten Nitridfilms (45) und eines Oxid-Nitrid-Filmes (47) über dem Halbleitersubstrat (41); Überätzen des Oxid-Nitrid-Filmes (47), des ersten Nitridfilmes (45) und des Polsteroxidfilmes (43) durch eine Elementisolationsmaske (49) zur Bildung des Oxid-Nitrid-Filmemusters, des ersten Nitridfilmmusters, des Polsteroxidfilmmusters und eines ersten Loches (29) in dem Halbleitersubstrat (41); Reinigen der gesamten oberen Fläche der sich ergebenden Struktur durch eine Ätzlösung; Bilden von Abstandshaltern (67) aus einem zweiten Nitridfilm an den Seitenwänden des selektiv geätzten Oxid-Nitrid-Filmmusters, des ersten Nitridfilmmusters, des Polsteroxidfilmmusters und des ersten Loches (29); thermisches Oxidieren der Oberfläche des ersten Loches (29) zur Bildung eines ersten thermischen Oxidfilmes (69); Entfernen des ersten thermischen Oxidfilmes (69) zur Bildung eines zweiten Loches (71) in dem Halbleitersubstrat (41); thermisches Oxidieren der Oberfläche des zweiten Loches (71) zur Bildung eines zweiten thermischen Oxidfilmes; und Entfernen des ersten Nitridfilmmusters, Oxid-Nitrid-Filmmusters, der Abstandshalter (67) aus dem zweiten Nitridfilm und des Polsteroxidfilms, um so einen Elementisolierfilm zu bilden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Oxid-Nitrid-Film (47) eine Dicke von etwa 10 nm bis 50 nm, der erste Nitridfilm (45) eine Dicke von etwa 150 nm bis 600 nm, der erste thermische Oxidfilm (69) eine Dicke von etwa 20 nm bis 100 nm, das erste Loch (29) eine Tiefe von etwa 5 nm bis 15 nm und das zweite Loch (71) eine Tiefe von etwa 10 nm bis 50 nm aufweist.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Reinigungsschritt unter Benutzung einer auf Flusssäure basierenden Ätzlösung während etwa 10 bis 100 Sekunden ausgeführt wird.
  4. Verfahren nach Anspruch 1, gekennzeichnet durch folgenden Schritt: Entfernen eines im zweiten Loch (71) nach Bildung des zweiten Lochs (71) zurückgelassenen Ätzrückstands.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der thermische Oxidationsschritt zum Bilden des ersten thermischen Oxidfilms (69) bei einer Temperatur von etwa 800 bis 1100°C ausgeführt wird.
DE19716687A 1996-04-22 1997-04-21 Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung Expired - Fee Related DE19716687B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960012197A KR100209367B1 (ko) 1996-04-22 1996-04-22 반도체 소자의 소자분리 절연막 형성방법
KR96-12197 1996-04-22

Publications (2)

Publication Number Publication Date
DE19716687A1 DE19716687A1 (de) 1997-10-30
DE19716687B4 true DE19716687B4 (de) 2006-06-01

Family

ID=19456309

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19716687A Expired - Fee Related DE19716687B4 (de) 1996-04-22 1997-04-21 Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung

Country Status (7)

Country Link
US (2) US5940719A (de)
JP (1) JP3076772B2 (de)
KR (1) KR100209367B1 (de)
CN (1) CN1062679C (de)
DE (1) DE19716687B4 (de)
GB (1) GB2312552B (de)
TW (1) TW418482B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358046B1 (ko) * 1999-12-29 2002-10-25 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
DE10000465C2 (de) * 2000-01-07 2003-06-18 Forschungszentrum Juelich Gmbh Mechanisch miteinander verbundene Brennstoffzellen sowie Verfahren zu deren Herstellung
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
JP2002134604A (ja) * 2000-10-27 2002-05-10 Oki Electric Ind Co Ltd 半導体装置における素子分離領域の形成方法
US6864041B2 (en) * 2001-05-02 2005-03-08 International Business Machines Corporation Gate linewidth tailoring and critical dimension control for sub-100 nm devices using plasma etching
US6495430B1 (en) * 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
US6917093B2 (en) * 2003-09-19 2005-07-12 Texas Instruments Incorporated Method to form shallow trench isolation with rounded upper corner for advanced semiconductor circuits
DE102004042459B3 (de) * 2004-08-31 2006-02-09 Infineon Technologies Ag Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis
CN101359615B (zh) * 2007-07-30 2010-08-11 中芯国际集成电路制造(上海)有限公司 半导体器件隔离结构及半导体器件的制作方法
US9159576B2 (en) 2013-03-05 2015-10-13 Qualcomm Incorporated Method of forming finFET having fins of different height
CN109216257B (zh) 2017-07-03 2020-12-15 无锡华润上华科技有限公司 Ldmos的隔离结构的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981813A (en) * 1987-02-24 1991-01-01 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation process

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5021595A (de) * 1973-06-29 1975-03-07
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
US4583281A (en) * 1985-03-13 1986-04-22 General Electric Company Method of making an integrated circuit
JPS6387742A (ja) * 1986-09-30 1988-04-19 Nec Corp 半導体装置の製造方法
EP0284456B1 (de) * 1987-02-24 1991-09-25 STMicroelectronics, Inc. Isolationsverfahren mit einer durch eine Schutzschicht aus Oxid geschützten Zwischenschicht
JP2589839B2 (ja) * 1990-02-02 1997-03-12 シャープ株式会社 半導体装置の製造方法
JPH0521595A (ja) * 1991-07-10 1993-01-29 Sharp Corp 半導体基板の洗浄方法
JPH05198570A (ja) * 1991-10-01 1993-08-06 Hitachi Ltd 半導体集積回路装置及びその製造方法
US5246537A (en) * 1992-04-30 1993-09-21 Motorola, Inc. Method of forming recessed oxide isolation
KR940003070A (ko) * 1992-07-10 1994-02-19 문정환 반도체소자의 단위소자간 격리방법
JPH06283522A (ja) * 1993-03-30 1994-10-07 Sony Corp 半導体装置の素子間分離方法
JPH0831811A (ja) * 1994-07-15 1996-02-02 Sony Corp 半導体装置の素子分離領域の形成方法
TW256945B (en) * 1994-10-08 1995-09-11 United Microelectronics Corp Process of device isolation
KR100197651B1 (ko) * 1995-11-03 1999-06-15 김영환 반도체 소자의 소자 분리막 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981813A (en) * 1987-02-24 1991-01-01 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation process

Also Published As

Publication number Publication date
CN1062679C (zh) 2001-02-28
JP3076772B2 (ja) 2000-08-14
TW418482B (en) 2001-01-11
GB9708028D0 (en) 1997-06-11
KR970072298A (ko) 1997-11-07
JPH1041291A (ja) 1998-02-13
KR100209367B1 (ko) 1999-07-15
US6027985A (en) 2000-02-22
US5940719A (en) 1999-08-17
CN1165402A (zh) 1997-11-19
DE19716687A1 (de) 1997-10-30
GB2312552A (en) 1997-10-29
GB2312552B (en) 2001-05-09

Similar Documents

Publication Publication Date Title
DE3751920T2 (de) Isolationsverfahren für integrierte Schaltungen
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE102013221228B4 (de) Verfahren zum Entfernen einer dielektrischen Schicht von einem Boden eines Grabens
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE19626039A1 (de) Verfahren zum Herstellen einer Metalleitung
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE69934384T2 (de) Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen
DE102004063148B4 (de) Isolierverfahren für Halbleiter-Bauelemente
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE69025888T2 (de) Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut
DE69625007T2 (de) Halbleiterelement-Herstellungsverfahren
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE10207297A1 (de) Verfahren zum Herstellen einer Halbleiter-auf-Isolator-Struktur
DE112008000100T5 (de) Verfahren zur Bildung von Transistorkontakten und Durchkontaktierungen
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
DE4447148C2 (de) Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131101