JPS6387742A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6387742A JPS6387742A JP23361186A JP23361186A JPS6387742A JP S6387742 A JPS6387742 A JP S6387742A JP 23361186 A JP23361186 A JP 23361186A JP 23361186 A JP23361186 A JP 23361186A JP S6387742 A JPS6387742 A JP S6387742A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- substrate
- oxide film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 16
- 230000001590 oxidative effect Effects 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims description 50
- 239000010410 layer Substances 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims 1
- 238000005121 nitriding Methods 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体基板
に対する選択酸化の方法を改善した半導体装置の製造方
法に関する。
に対する選択酸化の方法を改善した半導体装置の製造方
法に関する。
〔従来の技術」
従来の半導体集積回路装置９例えば多層配線層を有する
装置の製造において、素子間の絶縁領域を形成する際に
選択酸化法を用いている。
装置の製造において、素子間の絶縁領域を形成する際に
選択酸化法を用いている。
第２図（ａ）〜（’ｄ）は従来の半導体装置の翠遣方法
の一例を説明するための工程順に示した半導体チップの
断面図である。
の一例を説明するための工程順に示した半導体チップの
断面図である。
第２図（ａ）に示すように、シリコン基板（以下基板と
称す）２１の表面にパッド酸化膜として厚さ５００人〜
１５００人程度のシリコン酸化膜（以下酸化膜と称す）
２２を形成し、この酸化膜２２の上に厚さが１０００人
〜３０００人程度の熱窒化膜２３を形成する。
称す）２１の表面にパッド酸化膜として厚さ５００人〜
１５００人程度のシリコン酸化膜（以下酸化膜と称す）
２２を形成し、この酸化膜２２の上に厚さが１０００人
〜３０００人程度の熱窒化膜２３を形成する。
次に、第２図（ｂ）に示すように、ホトエツチング法に
より基板２１の素子形成領域上の熱窒化Ｗ！Ａ２３にホ
トレジスト膜を塗布しマスクパターンを形成するととも
に、このホトレジスト膜をマスクにして弗素化合物系の
ガス（例えば、ＣＦ４十０２）中で素子形成領域以外の
熱窒化膜２３をドライエツチングにより選択的に除去す
る。前記マスクとして使用されたホトレジスト膜を剥離
した後、選択的に残された熱窒化膜２３を選択酸化のマ
スクとして用いる。
より基板２１の素子形成領域上の熱窒化Ｗ！Ａ２３にホ
トレジスト膜を塗布しマスクパターンを形成するととも
に、このホトレジスト膜をマスクにして弗素化合物系の
ガス（例えば、ＣＦ４十０２）中で素子形成領域以外の
熱窒化膜２３をドライエツチングにより選択的に除去す
る。前記マスクとして使用されたホトレジスト膜を剥離
した後、選択的に残された熱窒化膜２３を選択酸化のマ
スクとして用いる。
次に、第２図（ｃ）に示すように、基板２１を高温の酸
化性雰囲気中において選択的に酸化し。
化性雰囲気中において選択的に酸化し。
素子形成領域以外の領域の基板２１内部に深く選択酸化
膜２４を形成する。この選択酸化の際、雰囲気中の酸素
分子０２が基板２１のシリコン原子Ｓｌと結合して酸化
シリコンＳ、０２を形成するので、周知のとおり選択酸
化膜２４の約４５％（Ａ部）が基板表面以下にでき、残
りの約５５％（Ｂ部）が基板表面の上にできる。更に、
熱窒化膜２３を１６０°Ｃ程度の燐酸液により、ついで
酸化膜２２を常温の弗酸液により順次エツチング除去す
る。
膜２４を形成する。この選択酸化の際、雰囲気中の酸素
分子０２が基板２１のシリコン原子Ｓｌと結合して酸化
シリコンＳ、０２を形成するので、周知のとおり選択酸
化膜２４の約４５％（Ａ部）が基板表面以下にでき、残
りの約５５％（Ｂ部）が基板表面の上にできる。更に、
熱窒化膜２３を１６０°Ｃ程度の燐酸液により、ついで
酸化膜２２を常温の弗酸液により順次エツチング除去す
る。
次に、第２図（ｄ）に示すように、選択酸化膜２４の上
にアルミニウム等の第一の配線層２つを被着し、つぎに
第一の配線層２９の上に眉間絶縁・層３０を、ついで第
二の配線層３１を順次積層して多層配線層を形成する。
にアルミニウム等の第一の配線層２つを被着し、つぎに
第一の配線層２９の上に眉間絶縁・層３０を、ついで第
二の配線層３１を順次積層して多層配線層を形成する。
上述した従来の半導体装置の製造方法は、基板表面より
盛上った選択酸化膜２４の上に配線層と層間絶縁層とを
順次積層していくため基板表面の形状に起伏、あるいは
段差が生ずる。
盛上った選択酸化膜２４の上に配線層と層間絶縁層とを
順次積層していくため基板表面の形状に起伏、あるいは
段差が生ずる。
この基板表面の起伏や段差は、配線の断線、配線が薄く
なることによる抵抗値の増大、またホトレジスト膜の露
光の際に段差部からの光の反射によるパターン精度の著
しい低下、更にはそのパターン精度の低下による配線の
細りゃパリの発生などの問題を生ずる。更には、半導体
素子の高耐圧（ヒを阻んでいる。これらの問題は半導体
装置の信頼性を低下させ、集積度の向上を阻む原因とな
っている。
なることによる抵抗値の増大、またホトレジスト膜の露
光の際に段差部からの光の反射によるパターン精度の著
しい低下、更にはそのパターン精度の低下による配線の
細りゃパリの発生などの問題を生ずる。更には、半導体
素子の高耐圧（ヒを阻んでいる。これらの問題は半導体
装置の信頼性を低下させ、集積度の向上を阻む原因とな
っている。
本発明の目的は、半導体基板表面上の起伏や段差を平坦
化し、信頼性の高い且つ集積度の向上した半導体装置の
製造方法を提供することにある。
化し、信頼性の高い且つ集積度の向上した半導体装置の
製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板の一主面
にシリコン酸化膜を形成する工程と、前記酸化膜上に第
一の窒化膜を堆積する工程と、素子形成領域以外の前記
第一の窒化膜を除去する工程と、前記半導体基板を酸化
性雰囲気中で前記第一の窒化膜を除去した領域の前記半
導体基板の内部を侵食し且つ上部に積上げるように第一
の選択酸化膜を形成する工程と、前記選択酸化膜をエツ
チング除去する工程と、前記半導体基板上の全面に前記
第一の窒化膜よりエツチング速度の大きな第二の窒化膜
を堆積する工程と、前記素子形成領域の半導体基板およ
び前記シリコン酸化膜の双方の側面部めみに前記第二の
窒化膜を残し他をエツチング除去する工程と、前記半導
体基板を酸化性雰囲気中で、前記残された第一の窒化膜
と前記残された第二の窒化膜とを除く前記侵食領域のほ
ぼ半導体基板表面に達するまで第二の選択酸化膜を形成
する工程と、前記第一の窒化膜および第二の窒化膜を燐
酸液でエツチング除去する工程と、前記素子形成領域に
残された前記シリコン酸化膜を弗酸溶液でエツチング除
去する工程と、前記侵食領域の第二の選択酸化膜上に配
線層と層間絶縁層とを交互に積層し多層配線層を形成す
る工程とを含み構成される。
にシリコン酸化膜を形成する工程と、前記酸化膜上に第
一の窒化膜を堆積する工程と、素子形成領域以外の前記
第一の窒化膜を除去する工程と、前記半導体基板を酸化
性雰囲気中で前記第一の窒化膜を除去した領域の前記半
導体基板の内部を侵食し且つ上部に積上げるように第一
の選択酸化膜を形成する工程と、前記選択酸化膜をエツ
チング除去する工程と、前記半導体基板上の全面に前記
第一の窒化膜よりエツチング速度の大きな第二の窒化膜
を堆積する工程と、前記素子形成領域の半導体基板およ
び前記シリコン酸化膜の双方の側面部めみに前記第二の
窒化膜を残し他をエツチング除去する工程と、前記半導
体基板を酸化性雰囲気中で、前記残された第一の窒化膜
と前記残された第二の窒化膜とを除く前記侵食領域のほ
ぼ半導体基板表面に達するまで第二の選択酸化膜を形成
する工程と、前記第一の窒化膜および第二の窒化膜を燐
酸液でエツチング除去する工程と、前記素子形成領域に
残された前記シリコン酸化膜を弗酸溶液でエツチング除
去する工程と、前記侵食領域の第二の選択酸化膜上に配
線層と層間絶縁層とを交互に積層し多層配線層を形成す
る工程とを含み構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｈ）は本発明の一実施例を説明するだ
めの工程順に□示した半導体チップの断面図である。
めの工程順に□示した半導体チップの断面図である。
第１図（ａ＞に示すように、シリコン基板（以下基板と
称す）１の表面にパッド酸化膜として厚さ５００人〜１
５００人程度のシリコン酸化膜（以下酸化膜と称ず）２
を形成し、この酸化膜２の上に厚さが１０００人〜３０
００人程度の熱窒化膜３を形成する。
称す）１の表面にパッド酸化膜として厚さ５００人〜１
５００人程度のシリコン酸化膜（以下酸化膜と称ず）２
を形成し、この酸化膜２の上に厚さが１０００人〜３０
００人程度の熱窒化膜３を形成する。
次に、第１図（ｂ）に示すように、ホトエツチング法に
より基板１の素子形成領域上の熱窒化膜３にホトレジス
ト膜を塗布しマスクパターンを形成するとともに、この
ホトレジスト膜をマスクにして弗素化合物系のガス（例
えば、ＣＦ Ｊ ＋０２ ）中で素子形成領域以外の熱
窒化Ｗｉ、３をドライエツチングにより選択的に除去す
る。前記マスクとして使用されたホトレジスト膜を剥離
した後、選択的に残された熱窒化膜３を選択酸化のマス
クとして用いる。
より基板１の素子形成領域上の熱窒化膜３にホトレジス
ト膜を塗布しマスクパターンを形成するとともに、この
ホトレジスト膜をマスクにして弗素化合物系のガス（例
えば、ＣＦ Ｊ ＋０２ ）中で素子形成領域以外の熱
窒化Ｗｉ、３をドライエツチングにより選択的に除去す
る。前記マスクとして使用されたホトレジスト膜を剥離
した後、選択的に残された熱窒化膜３を選択酸化のマス
クとして用いる。
次に、第１図（ｃ）に示すように、基板１を高温の酸化
性雰囲気中において選択的に酸化し、素子形成領域以外
の領域の基板１内部に深く選択酸化膜４を形成する。こ
の選択酸化の際、雰囲気中の酸素分子０２が基板１のシ
リコン原子Ｓｌと結きして酸化シリコン５Ｉ０２を形成
するので、周知のとおり選択酸化膜４の約４５％が基板
表面以下にでき、残りの約５５％が基板表面の上にでき
る。更に、熱窒化膜３を１６０°Ｃ程度の燐酸液により
、ついで酸化膜２を常温の弗酸液により順次エツチング
除去する。
性雰囲気中において選択的に酸化し、素子形成領域以外
の領域の基板１内部に深く選択酸化膜４を形成する。こ
の選択酸化の際、雰囲気中の酸素分子０２が基板１のシ
リコン原子Ｓｌと結きして酸化シリコン５Ｉ０２を形成
するので、周知のとおり選択酸化膜４の約４５％が基板
表面以下にでき、残りの約５５％が基板表面の上にでき
る。更に、熱窒化膜３を１６０°Ｃ程度の燐酸液により
、ついで酸化膜２を常温の弗酸液により順次エツチング
除去する。
なお、上述の第１図（ａ）〜（ｃ）に示すように、素子
形成領域以外の基板内深く第一の選択酸化膜４を形成す
る工程までは従来と同様である。”次に、第１図（ｄ）
に示すように、前記厚い第一の選択酸化膜４をすべて弗
酸液でエツチング除去し、選択酸化された基板１の内部
を露出させる。
形成領域以外の基板内深く第一の選択酸化膜４を形成す
る工程までは従来と同様である。”次に、第１図（ｄ）
に示すように、前記厚い第一の選択酸化膜４をすべて弗
酸液でエツチング除去し、選択酸化された基板１の内部
を露出させる。
次に、第１図（ｅ）に示すように、第一の選択酸化膜４
の端部Ｃまで基板１の全面に第二の窒化膜であるＣＶＤ
窒化膜５分堆積させる。
の端部Ｃまで基板１の全面に第二の窒化膜であるＣＶＤ
窒化膜５分堆積させる。
次に、第１図（ｆ）に示すように、基板１をＣＦ４十０
２系のガス中に置き、平行平板のプラズマエッチ〉′グ
装置により基板１の内部表面上と素子形成領域上とのＣ
ＶＤ窒化膜５をジャストエツチングする。尚、このＣＶ
Ｄ窒化膜５の除去にあたり、異方性プラズマエツチング
されても素子形成領域の基板１の四面６および酸化膜２
の側面７を被覆していなければならないので、オーバー
エツチングされないように注意する必要がある。
２系のガス中に置き、平行平板のプラズマエッチ〉′グ
装置により基板１の内部表面上と素子形成領域上とのＣ
ＶＤ窒化膜５をジャストエツチングする。尚、このＣＶ
Ｄ窒化膜５の除去にあたり、異方性プラズマエツチング
されても素子形成領域の基板１の四面６および酸化膜２
の側面７を被覆していなければならないので、オーバー
エツチングされないように注意する必要がある。
また、エツチング速度についてみると、ＣＶＤ窒化膜５
は熱窒化膜３よりも大きく、ＣＶＤ窒化膜５のエツチン
グの際にも素子形成領域上の熱窒化膜３は残る。
は熱窒化膜３よりも大きく、ＣＶＤ窒化膜５のエツチン
グの際にも素子形成領域上の熱窒化膜３は残る。
次に、第１図（ｇ＞に示すように、エツチング速度の違
いにより残存している熱窒化膜３および第１図（ｆ＞に
て側面部に残されたＣＶＤ窒化膜５とを選択酸化のマス
クとして用い、素子形成領域以外の基板内部に再び厚い
第二の選択酸化膜８を形成する。この選択酸化膜８は基
板表面付近まで酸化することによって平坦な素子分離が
実現できる。
いにより残存している熱窒化膜３および第１図（ｆ＞に
て側面部に残されたＣＶＤ窒化膜５とを選択酸化のマス
クとして用い、素子形成領域以外の基板内部に再び厚い
第二の選択酸化膜８を形成する。この選択酸化膜８は基
板表面付近まで酸化することによって平坦な素子分離が
実現できる。
次に、第１図（ｈ）に示すように、上述の素子分離を行
って多層配線を形成する場合、選択酸化膜８上に第一の
配線層９を被着し、ついで層間絶縁層１０を積層し、さ
らに第二の配線層１１を被着する。このように、順次積
み重ねて形成しても表面形状の起伏あるいは段差が従来
のものと比較して緩和され、配線の断線や配線が薄くな
ることによる抵抗値の増大を防止することができる。
って多層配線を形成する場合、選択酸化膜８上に第一の
配線層９を被着し、ついで層間絶縁層１０を積層し、さ
らに第二の配線層１１を被着する。このように、順次積
み重ねて形成しても表面形状の起伏あるいは段差が従来
のものと比較して緩和され、配線の断線や配線が薄くな
ることによる抵抗値の増大を防止することができる。
上述の実施例においては、熱窒化膜およびＣ■Ｄ窒化膜
に替えてそれぞれプラズマシリコン窒化膜および光ＣＶ
Ｄ窒化膜を用いることもできる。
に替えてそれぞれプラズマシリコン窒化膜および光ＣＶ
Ｄ窒化膜を用いることもできる。
また、上述の実施例においては、多層配線層を二層の例
で説明したが、三層以上にしても本発明を同様に実施す
ることができる。
で説明したが、三層以上にしても本発明を同様に実施す
ることができる。
以上説明したように、本発明は半導体基板上に第一の窒
化膜とエツチング速度のより大きな第二の窒化膜とを形
成し前記基板内に選択酸化膜を二度にわたり深く形成す
ることにより、基板表面上の起伏や段差をなくして表面
を平坦化することができる。これにより、多層配線層を
形成する場合、上層配線の段切れや厚さの不均一の解消
と。
化膜とエツチング速度のより大きな第二の窒化膜とを形
成し前記基板内に選択酸化膜を二度にわたり深く形成す
ることにより、基板表面上の起伏や段差をなくして表面
を平坦化することができる。これにより、多層配線層を
形成する場合、上層配線の段切れや厚さの不均一の解消
と。
配線膜厚や配線間隔や配線幅の減少とを実現でき、更に
は、選択酸化膜を基板に深く形成するので耐圧の高い素
子分離をも実現でき、信頼性の高い且つ集積度の向上し
た半導体装置の製造方法を得られる効果がある。
は、選択酸化膜を基板に深く形成するので耐圧の高い素
子分離をも実現でき、信頼性の高い且つ集積度の向上し
た半導体装置の製造方法を得られる効果がある。
第１図（ａ）〜（ｈ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｄ）は、従来の一例を説明するための工程順に示
した半導体チップの断面図である。 １・・・半導体基板、２・・・シリコン酸化膜、３・・
・熱窒化膜（第一の窒化膜）、４・・・第一の選択酸化
膜、５・・・ＣＶＤ窒化膜（第二の窒化膜）、６・・・
半導体基板側面、７・・・酸化膜側面、８・・・第二の
選択酸化膜、９・・・第一の配線層、１０・・・層間絶
縁層、１１・・・第二の配線層。
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｄ）は、従来の一例を説明するための工程順に示
した半導体チップの断面図である。 １・・・半導体基板、２・・・シリコン酸化膜、３・・
・熱窒化膜（第一の窒化膜）、４・・・第一の選択酸化
膜、５・・・ＣＶＤ窒化膜（第二の窒化膜）、６・・・
半導体基板側面、７・・・酸化膜側面、８・・・第二の
選択酸化膜、９・・・第一の配線層、１０・・・層間絶
縁層、１１・・・第二の配線層。
Claims (1)
- 【特許請求の範囲】 １、半導体基板の一主面にシリコン酸化膜を形成する工
程と、前記酸化膜上に第一の窒化膜を堆積する工程と、
素子形成領域以外の前記第一の窒化膜を除去する工程と
、前記半導体基板を酸化性雰囲気中で前記第一の窒化膜
を除去した領域の前記半導体基板の内部を侵食し且つ上
部に積上げるように第一の選択酸化膜を形成する工程と
、前記選択酸化膜をエッチング除去する工程と、前記半
導体基板上の全面に前記第一の窒化膜よりエッチング速
度の大きな第二の窒化膜を堆積する工程と、前記素子形
成領域の半導体基板および前記シリコン酸化膜の双方の
側面部のみに前記第二の窒化膜を残し他をエッチング除
去する工程と、前記半導体基板を酸化性雰囲気中で、前
記残された第一の窒化膜と前記残された第二の窒化膜と
を除く前記侵食領域のほぼ半導体基板表面に達するまで
第二の選択酸化膜を形成する工程と、前記第一の窒化膜
および第二の窒化膜を燐酸液でエッチング除去する工程
と、前記素子形成領域に残された前記シリコン酸化膜を
弗酸溶液でエッチング除去する工程と、前記侵食領域の
第二の選択酸化膜上に配線層と層間絶縁層とを交互に積
層し多層配線層を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。 ２、第一の窒化膜に熱窒化膜を、第二の窒化膜にＣＶＤ
窒化膜を用いた特許請求の範囲第１項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23361186A JPS6387742A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23361186A JPS6387742A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6387742A true JPS6387742A (ja) | 1988-04-19 |
Family
ID=16957759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23361186A Pending JPS6387742A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6387742A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04105346A (ja) * | 1990-08-23 | 1992-04-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5940719A (en) * | 1996-04-22 | 1999-08-17 | Hyundai Electronics Industries Co., Ltd. | Method for forming element isolating film of semiconductor device |
-
1986
- 1986-09-30 JP JP23361186A patent/JPS6387742A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04105346A (ja) * | 1990-08-23 | 1992-04-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5940719A (en) * | 1996-04-22 | 1999-08-17 | Hyundai Electronics Industries Co., Ltd. | Method for forming element isolating film of semiconductor device |
| US6027985A (en) * | 1996-04-22 | 2000-02-22 | Hyundai Electronics Industries Co., Inc. | Method for forming element isolating film of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0574803A (ja) | 半導体装置の製造方法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 | |
| JPH10214816A (ja) | 半導体装置の製造方法及び半導体装置の容量素子の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JPH0620138B2 (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPH07326668A (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPH0799745B2 (ja) | 半導体装置の製造方法 | |
| JPS63131547A (ja) | 半導体装置の製造方法 | |
| JPH0438876A (ja) | 半導体装置の製造方法 | |
| JPS62112342A (ja) | 素子分離領域の形成方法 | |
| JPS5910226A (ja) | 半導体装置の製造方法 | |
| JPH03179770A (ja) | 半導体集積回路及びその製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPS6181665A (ja) | 半導体領域の形成方法 | |
| JPS6297354A (ja) | 半導体装置の製造方法 | |
| JPS6145859B2 (ja) | ||
| JPH04286351A (ja) | 半導体装置の製造方法 |