JPS63182839A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63182839A JPS63182839A JP1486787A JP1486787A JPS63182839A JP S63182839 A JPS63182839 A JP S63182839A JP 1486787 A JP1486787 A JP 1486787A JP 1486787 A JP1486787 A JP 1486787A JP S63182839 A JPS63182839 A JP S63182839A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- wiring
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract 1
- 230000008961 swelling Effects 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 235000019441 ethanol Nutrition 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に多層電極配線構造にお
ける層間絶縁膜の構成に関する。
ける層間絶縁膜の構成に関する。
半導体装置の多層電極配線構造は、その信頼度向上のた
め種々の改善がなされている。特に、スルーホール部に
おいて、上層配線膜形成時に、配線の断線不良がおきな
いように上層配線の被覆度を高める工夫をしている。そ
の−例を、第2図に示す。第2図(a)において、半導
体基板■上にアルきニウム膜を被着、パターニングして
第1層アルミニウム配線22ヲ形成する。次いで第1シ
リコン窒化膜23t−被着し、さらにアルコールを溶媒
とし酸化シリコン(Stow ) ’fr:含むシリコ
ン酸化膜用塗布液を塗布した後ベークし、塗布シリコン
酸化m24t−形成し、その後第2シリコン窒化膜25
f、被着する。次に第2図(b)において、所望のスル
ーホールパターンを有するホトレジストパターン濁を形
成した後、等方性エツチング装置で、塗布シリコン酸化
膜冴に達するまでスルーホール部のエツチングを行ない
、さらに異方性エツチング装置で第1層アルミニラム配
線22に達するまでエツチングを行ない、スルーホール
部4の開孔を行なう。次いでホトレジストパターン謳を
除去した後、第2図(C)においてアルミニウム膜を被
着し、第2層アルミニウム配線28t−形成し、プラズ
マ窒化膜等よシなる表面保護lA29を被着する。
め種々の改善がなされている。特に、スルーホール部に
おいて、上層配線膜形成時に、配線の断線不良がおきな
いように上層配線の被覆度を高める工夫をしている。そ
の−例を、第2図に示す。第2図(a)において、半導
体基板■上にアルきニウム膜を被着、パターニングして
第1層アルミニウム配線22ヲ形成する。次いで第1シ
リコン窒化膜23t−被着し、さらにアルコールを溶媒
とし酸化シリコン(Stow ) ’fr:含むシリコ
ン酸化膜用塗布液を塗布した後ベークし、塗布シリコン
酸化m24t−形成し、その後第2シリコン窒化膜25
f、被着する。次に第2図(b)において、所望のスル
ーホールパターンを有するホトレジストパターン濁を形
成した後、等方性エツチング装置で、塗布シリコン酸化
膜冴に達するまでスルーホール部のエツチングを行ない
、さらに異方性エツチング装置で第1層アルミニラム配
線22に達するまでエツチングを行ない、スルーホール
部4の開孔を行なう。次いでホトレジストパターン謳を
除去した後、第2図(C)においてアルミニウム膜を被
着し、第2層アルミニウム配線28t−形成し、プラズ
マ窒化膜等よシなる表面保護lA29を被着する。
上記構造においては、等方性エッチングにより、スルー
ホール部分の第2層アルミニウム配l1I2sの核種面
積をひろげているが、6膜のエツチング速度差およびそ
のサイドエッチ幅制御の関係から塗布シリコン酸化J1
124が少しエツチングした状態で、開孔が行なわれる
ととくなる。
ホール部分の第2層アルミニウム配l1I2sの核種面
積をひろげているが、6膜のエツチング速度差およびそ
のサイドエッチ幅制御の関係から塗布シリコン酸化J1
124が少しエツチングした状態で、開孔が行なわれる
ととくなる。
この状態において、表面保護1!1429f:被着し1
特性安定化の為の熱処理を行なうと、第3図に示すよう
に、第2層アルミニウム配線路はスルーホール部分くフ
クレが見られ、その内部に空洞Iが発生し、程度の激し
い場合は、配線の断線を引き起こすという問題が生じる
。この原因を調査した結果、等方性エツチングで塗布シ
リコン酸化膜あの表面が若干エツチングされることkよ
シ、アルコールに起因するガスが発生しやすい状態とな
シ、それが熱処理によシ出てくることが判明し九。この
塗布シリコン酸化!a24が全くエツチングされずに、
等方性エツチングを終えることは、装置制御上非常に困
難である。
特性安定化の為の熱処理を行なうと、第3図に示すよう
に、第2層アルミニウム配線路はスルーホール部分くフ
クレが見られ、その内部に空洞Iが発生し、程度の激し
い場合は、配線の断線を引き起こすという問題が生じる
。この原因を調査した結果、等方性エツチングで塗布シ
リコン酸化膜あの表面が若干エツチングされることkよ
シ、アルコールに起因するガスが発生しやすい状態とな
シ、それが熱処理によシ出てくることが判明し九。この
塗布シリコン酸化!a24が全くエツチングされずに、
等方性エツチングを終えることは、装置制御上非常に困
難である。
上記の問題点を解決するため、本発明はな嘔れたもので
、半導体基板上に形成場れた第1層電極配線をおおう層
間絶縁膜は、順次被着し九第1シリコン窒化膜、塗布シ
リコン酸化膜、ス□ トツパ用シリコン酸化膜、および
第、2シリコン窒化膜の4層構造とする。本発明の装置
は、前記層間絶縁膜に、表面から前記ストッパ用シリコ
ン酸化膜に達するまでと、それ以降とに分けて、それぞ
れ等方性エツチング、異方性エツチングにより形成され
たスルーホール開孔部と。
、半導体基板上に形成場れた第1層電極配線をおおう層
間絶縁膜は、順次被着し九第1シリコン窒化膜、塗布シ
リコン酸化膜、ス□ トツパ用シリコン酸化膜、および
第、2シリコン窒化膜の4層構造とする。本発明の装置
は、前記層間絶縁膜に、表面から前記ストッパ用シリコ
ン酸化膜に達するまでと、それ以降とに分けて、それぞ
れ等方性エツチング、異方性エツチングにより形成され
たスルーホール開孔部と。
該スルーホール開孔部を含み層間絶縁膜上に形成された
第2層電極配線と、該第2層電極配線および層間絶縁膜
の全面をおおい被着された表面保Saとを設けえもので
ある。
第2層電極配線と、該第2層電極配線および層間絶縁膜
の全面をおおい被着された表面保Saとを設けえもので
ある。
スルーホールを形成するため、二段のエツチングを行な
うが、最初の等方性エツチングで第2シリコン窒化展を
横方向にもエツチングし、第2層電極配線の被験性を良
くしている。このとき、第2シリコン窒化膜の下に配置
したストツバ用シリコン酸化膜がストッパーの役目をな
し、塗布シリコン酸化膜のエツチングを完全に防ぎ、熱
処理時の7クトガスによるフクレをなくすことができる
。
うが、最初の等方性エツチングで第2シリコン窒化展を
横方向にもエツチングし、第2層電極配線の被験性を良
くしている。このとき、第2シリコン窒化膜の下に配置
したストツバ用シリコン酸化膜がストッパーの役目をな
し、塗布シリコン酸化膜のエツチングを完全に防ぎ、熱
処理時の7クトガスによるフクレをなくすことができる
。
以下、図面を参照して、本発明の一岑施例につき説明す
る。第1図は実施例の製作工Sを示す断面図である。第
1図(a)において、先ず所望のPN接合、絶縁膜、コ
ンタクト開孔等の形成された半導体基板11に、スパッ
タ法によシアルミニウム展を厚さLOμm被着し、パタ
ーニングして第1層アルミニウム配線12を形成する。
る。第1図は実施例の製作工Sを示す断面図である。第
1図(a)において、先ず所望のPN接合、絶縁膜、コ
ンタクト開孔等の形成された半導体基板11に、スパッ
タ法によシアルミニウム展を厚さLOμm被着し、パタ
ーニングして第1層アルミニウム配線12を形成する。
次いでプラズマCVD法で第1シリコン窒化膜13を厚
go、a〜α7μm全面に被着、嘔らにエチルアルコー
ルを溶媒とし、酸化シリコン(81(h)を約5%含む
シリコン酸化膜用塗布液′t−塗布する。続いて300
Cにて1時間ベーキングし、塗布シリコン酸化lI41
4を形成する。この時平坦部での膜厚が600〜120
0大前後となるように形成するのが望ましい。次にCV
D法によシストツバ用シリコン酸化j1115を厚さ約
1000A被着する。
go、a〜α7μm全面に被着、嘔らにエチルアルコー
ルを溶媒とし、酸化シリコン(81(h)を約5%含む
シリコン酸化膜用塗布液′t−塗布する。続いて300
Cにて1時間ベーキングし、塗布シリコン酸化lI41
4を形成する。この時平坦部での膜厚が600〜120
0大前後となるように形成するのが望ましい。次にCV
D法によシストツバ用シリコン酸化j1115を厚さ約
1000A被着する。
通常この工程は、400C前後で行なわれるが、この場
合には、320〜360Cに温度を下げ第1層アルミニ
ウム配線12への熱的影響が少なくなるようにして成長
を行なうことが望ましい。さらにプラズマCVD法によ
)第2シリコン窒化膜16t−厚さα3〜α7μm被着
し、これらを多層配線の層間絶縁膜とする。
合には、320〜360Cに温度を下げ第1層アルミニ
ウム配線12への熱的影響が少なくなるようにして成長
を行なうことが望ましい。さらにプラズマCVD法によ
)第2シリコン窒化膜16t−厚さα3〜α7μm被着
し、これらを多層配線の層間絶縁膜とする。
次に第2図(kl)において、所望のスルーホールパタ
ーンを有するホトレジストパターン17t−形成し、等
方性プラズマエツチング装置で、ストツバ−シリコン[
化Jll 15に達するまでスルーホール部のエツチン
グを行なう。この時フロン・酸素混合ガスを用いるが、
シリコン窒化M/シリコン酸化膜のエツチング選択比は
15〜20と高く、第2シリコン窒化膜16がオーバー
エツチングされてもストッパ用シリコン酸化膜15があ
るため、塗布シリコン酸化膜14は全くエツチングされ
ない。
ーンを有するホトレジストパターン17t−形成し、等
方性プラズマエツチング装置で、ストツバ−シリコン[
化Jll 15に達するまでスルーホール部のエツチン
グを行なう。この時フロン・酸素混合ガスを用いるが、
シリコン窒化M/シリコン酸化膜のエツチング選択比は
15〜20と高く、第2シリコン窒化膜16がオーバー
エツチングされてもストッパ用シリコン酸化膜15があ
るため、塗布シリコン酸化膜14は全くエツチングされ
ない。
次に第1図(clにおいて同じくホトレジストパターン
17をマスクとして、異方性エツチング装置にて、第1
層アルミニウム配線しに達するまでエツチングを行ない
、スルーホール部18の開孔t−行なう。この時、ホト
レジストパターン17通りに開孔が形成でれる為塗布シ
リコン酸化膜14はその側面を除いて露呈しない。
17をマスクとして、異方性エツチング装置にて、第1
層アルミニウム配線しに達するまでエツチングを行ない
、スルーホール部18の開孔t−行なう。この時、ホト
レジストパターン17通りに開孔が形成でれる為塗布シ
リコン酸化膜14はその側面を除いて露呈しない。
その後、第1図(d)において、ホトレジストパターン
17を除去し、アルミニウム1!llIヲスバツタ法に
て厚さL5μm被着し、第2層アルミニウム配線19を
形成する。さらにプラズマ窒化膜の表面保護膜20を被
着する。しかる後400t:’にて30分間最終熱処理
を行なう。この結果従来見られたスルーホール部のフク
レによる配線断線現象は見られず、本発明の効果が確認
された。また最終熱処理t−500t:’に上げても、
塗布シリコン酸化膜14からのアウトガスはストッパ用
シリコン散化膜巧によって押さえられ発生せず、配線の
異常は見られない。
17を除去し、アルミニウム1!llIヲスバツタ法に
て厚さL5μm被着し、第2層アルミニウム配線19を
形成する。さらにプラズマ窒化膜の表面保護膜20を被
着する。しかる後400t:’にて30分間最終熱処理
を行なう。この結果従来見られたスルーホール部のフク
レによる配線断線現象は見られず、本発明の効果が確認
された。また最終熱処理t−500t:’に上げても、
塗布シリコン酸化膜14からのアウトガスはストッパ用
シリコン散化膜巧によって押さえられ発生せず、配線の
異常は見られない。
なお実施例では、ストッパ用シリコン酸化膜の形成t−
CVD法で行なっているが、スパッター法によっても効
果は変らない。
CVD法で行なっているが、スパッター法によっても効
果は変らない。
以上、説明したように、本発明ではスルーホール部の塗
布シリコン酸化膜からのアウトガスを、ストッパ用シリ
コン酸化膜で押えるため、熱処理を行なってもスルーホ
ール部のフクレに起因する配線断線を防ぐことができ、
歩留が向上する。
布シリコン酸化膜からのアウトガスを、ストッパ用シリ
コン酸化膜で押えるため、熱処理を行なってもスルーホ
ール部のフクレに起因する配線断線を防ぐことができ、
歩留が向上する。
第1図は本発明の一実施例の製作工程を示す断面図、第
2図は従来例の製作工程を示す断面図、第3図は従来例
の°不良発生状況を示す図である。 11・・・半導体基板、 12・・・第1層アルミニウム配線、 13・・・第1シリコン窒化膜、 14・・・塗布シリコン酸化膜、 15・・・ストッパ用シリコン酸化膜、16・・・第2
シリコン窒化膜、 19・・・第2層アルミニウム配線、 加・・・表面保護膜。
2図は従来例の製作工程を示す断面図、第3図は従来例
の°不良発生状況を示す図である。 11・・・半導体基板、 12・・・第1層アルミニウム配線、 13・・・第1シリコン窒化膜、 14・・・塗布シリコン酸化膜、 15・・・ストッパ用シリコン酸化膜、16・・・第2
シリコン窒化膜、 19・・・第2層アルミニウム配線、 加・・・表面保護膜。
Claims (1)
- 半導体基板上に形成された第1層電極配線と、該電極配
線をおおい順次被着された第1シリコン窒化膜、塗布シ
リコン酸化膜、ストッパ用シリコン酸化膜および第2シ
リコン窒化膜の4層よりなる層間絶縁膜と、該層間絶縁
膜に、表面から前記ストッパ用シリコン酸化膜に達する
までと、それ以降とに分けて、それぞれ等方性エッチン
グ、異方性エッチングにより形成されたスルーホール開
孔部と、該スルーホール開孔部を含み層間絶縁膜上に形
成された第2層電極配線と、該第2層電極配線および層
間絶縁膜の全面をおおい被着された表面保護膜とを有す
ることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1486787A JPS63182839A (ja) | 1987-01-23 | 1987-01-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1486787A JPS63182839A (ja) | 1987-01-23 | 1987-01-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63182839A true JPS63182839A (ja) | 1988-07-28 |
Family
ID=11872972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1486787A Pending JPS63182839A (ja) | 1987-01-23 | 1987-01-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63182839A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
US5374591A (en) * | 1991-03-22 | 1994-12-20 | Sony Corporation | Method of making a metal plug |
US6740584B2 (en) | 1997-03-27 | 2004-05-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating the same |
-
1987
- 1987-01-23 JP JP1486787A patent/JPS63182839A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5374591A (en) * | 1991-03-22 | 1994-12-20 | Sony Corporation | Method of making a metal plug |
US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
US6740584B2 (en) | 1997-03-27 | 2004-05-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating the same |
US7084508B2 (en) | 1997-03-27 | 2006-08-01 | Renesas Technology Corp. | Semiconductor device with multiple layer insulating film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6004729A (en) | Methods of improving photoresist adhesion for integrated circuit fabrication | |
JPS63182839A (ja) | 半導体装置 | |
JPS5840338B2 (ja) | 半導体装置の製造法 | |
JPS59148350A (ja) | 半導体装置の製造方法 | |
JPS62137853A (ja) | 多層配線の形成方法 | |
JP2702010B2 (ja) | 半導体装置の製造方法 | |
JPH06244286A (ja) | 半導体装置の製造方法 | |
JPS5928358A (ja) | 半導体装置の製造方法 | |
JP2991388B2 (ja) | 半導体装置の製造方法 | |
JPS61196555A (ja) | 多層配線の形成方法 | |
JP2783898B2 (ja) | 半導体装置の製造方法 | |
JP3168629B2 (ja) | 半導体装置の製造方法 | |
JP2950059B2 (ja) | 半導体装置の製造方法 | |
JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
JP2000156367A (ja) | ドライエッチング方法 | |
JPH0214525A (ja) | 半導体集積回路の製造方法 | |
JPH02151052A (ja) | 半導体装置の製造方法 | |
JPH03203325A (ja) | 半導体装置の製造方法 | |
JPS5826659B2 (ja) | 半導体装置の電極形成法 | |
JPS6387742A (ja) | 半導体装置の製造方法 | |
JPH05234932A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH05160126A (ja) | 多層配線形成法 | |
JPH04109620A (ja) | 半導体装置の製造方法 | |
JPH0680739B2 (ja) | 半導体装置の製造方法 | |
JPS61216344A (ja) | 半導体装置の製造方法 |