JPH0214525A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH0214525A JPH0214525A JP16244488A JP16244488A JPH0214525A JP H0214525 A JPH0214525 A JP H0214525A JP 16244488 A JP16244488 A JP 16244488A JP 16244488 A JP16244488 A JP 16244488A JP H0214525 A JPH0214525 A JP H0214525A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor integrated
- integrated circuit
- hillock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 13
- 239000011261 inert gas Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- IUVCFHHAEHNCFT-INIZCTEOSA-N 2-[(1s)-1-[4-amino-3-(3-fluoro-4-propan-2-yloxyphenyl)pyrazolo[3,4-d]pyrimidin-1-yl]ethyl]-6-fluoro-3-(3-fluorophenyl)chromen-4-one Chemical compound C1=C(F)C(OC(C)C)=CC=C1C(C1=C(N)N=CN=C11)=NN1[C@@H](C)C1=C(C=2C=C(F)C=CC=2)C(=O)C2=CC(F)=CC=C2O1 IUVCFHHAEHNCFT-INIZCTEOSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003610 charcoal Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、半導体集積回路の製造方法に関するものであ
る。
る。
(従来の技術)
従来、この種の分野の技術としては、例えば、特開昭6
0−28245号公報に記載されるものがあった。
0−28245号公報に記載されるものがあった。
以下、その構成を図を用いて説明する。
第2図は係る従来の半導体集積回路の製造工程断面図で
ある。
ある。
まず、第2図(a)に示すように、半導体基板l上に形
成されたSiO□膜2上に蒸着法又はスパッタ去などで
例えば約6000人のAlご己4余膜3を被若させ、次
いで、プラズマcvn法などにより低温で約1000〜
2000人の窒化膜4を全面に形成する。
成されたSiO□膜2上に蒸着法又はスパッタ去などで
例えば約6000人のAlご己4余膜3を被若させ、次
いで、プラズマcvn法などにより低温で約1000〜
2000人の窒化膜4を全面に形成する。
次に、第2図(b)に示すように、通常のフォトリソ技
術でレジストパターン5を窒化膜4上に形成後、レジス
ト5をマスクとして窒化膜4をドライエツチングで除去
し、続いて、Ae配線膜3をリン酸系のエッチャントで
エツチングし、第1層の11配線パターンを形成する。
術でレジストパターン5を窒化膜4上に形成後、レジス
ト5をマスクとして窒化膜4をドライエツチングで除去
し、続いて、Ae配線膜3をリン酸系のエッチャントで
エツチングし、第1層の11配線パターンを形成する。
レジストパターン5を除去後、AI配線のオーミンク性
を確保するためのシンクリングを行うため、400〜5
00℃の温度の不活性ガス中で熱処理を行い、次に、第
2図(c)に示すように、cvn法などで層間絶縁膜と
して4000〜6000人の5i02膜6を全面に形成
し、フォトリソ技術でスルーホール用のレジストパター
ン7をこの5iO1膜6上に形成後、弗酸系のウェット
エツチングにより5iOz膜6をエツチングし、スルー
ホール81を形成する。続いて、CFa系の反応ガスを
用いたドライエ、チャによりスルーホール部の窒化膜4
をエツチングし、レジスト7を除去することにより、第
2図(d)に示すように、窒化膜4にスルーホール82
を形成し、全体のスルーホール8を完成させる。
を確保するためのシンクリングを行うため、400〜5
00℃の温度の不活性ガス中で熱処理を行い、次に、第
2図(c)に示すように、cvn法などで層間絶縁膜と
して4000〜6000人の5i02膜6を全面に形成
し、フォトリソ技術でスルーホール用のレジストパター
ン7をこの5iO1膜6上に形成後、弗酸系のウェット
エツチングにより5iOz膜6をエツチングし、スルー
ホール81を形成する。続いて、CFa系の反応ガスを
用いたドライエ、チャによりスルーホール部の窒化膜4
をエツチングし、レジスト7を除去することにより、第
2図(d)に示すように、窒化膜4にスルーホール82
を形成し、全体のスルーホール8を完成させる。
この後、第2図(d)に示すように、金属、例えばA1
膜を1μm程度被着させ、フォトリソ技術テハターンを
形成することにより、第2NのAf配線膜9を形成し、
400〜500℃の温度の不活性ガス中で熱処理を行う
。
膜を1μm程度被着させ、フォトリソ技術テハターンを
形成することにより、第2NのAf配線膜9を形成し、
400〜500℃の温度の不活性ガス中で熱処理を行う
。
(発明が解決しようとする課題)
しかしながら、以上述べた半導体集積回路の製造方法で
は、第2図に示すように、All!’配VAITI3を
形成後、レジスト5を除去し、400〜500℃の温度
の不活性ガス中で熱処理を行うと、第3図に示すように
AAの突起物であるヒロック1oが発生する。該ヒロッ
ク10の発生によって近接したAA配線膜3.3どうし
が短絡してしまうという問題点があった。
は、第2図に示すように、All!’配VAITI3を
形成後、レジスト5を除去し、400〜500℃の温度
の不活性ガス中で熱処理を行うと、第3図に示すように
AAの突起物であるヒロック1oが発生する。該ヒロッ
ク10の発生によって近接したAA配線膜3.3どうし
が短絡してしまうという問題点があった。
この点について詳細に説明する。
一般にAβ配線間のショートは隣接する配線間で発生す
る。
る。
そこで、まず現在のAl配線のL/S (ライン&スペ
ース)について調査した結果、現在のところ、L/S−
2/1が最小の寸法である。即ち、へg配線間隔は1μ
mが最小の寸法である。
ース)について調査した結果、現在のところ、L/S−
2/1が最小の寸法である。即ち、へg配線間隔は1μ
mが最小の寸法である。
従って、AI!配線の間隔が1μmに対し、ショートモ
ードを発生させるヒロックの高さは5000Å以上の場
合となる。
ードを発生させるヒロックの高さは5000Å以上の場
合となる。
そこで、第4図にヒロックの高さに対するその発生密度
を示す。この図をみると分かるように、ヒロックの高さ
5000人の時、約300ケ/ +n ”の発生がみら
れ、これがAJ配線間ショートを発生させることになる
。なお、第4図においては、シンクは500℃のN2ガ
スで5分間実施したものである。
を示す。この図をみると分かるように、ヒロックの高さ
5000人の時、約300ケ/ +n ”の発生がみら
れ、これがAJ配線間ショートを発生させることになる
。なお、第4図においては、シンクは500℃のN2ガ
スで5分間実施したものである。
本発明は、上記したシンクリング処理により発生するA
l配線のヒロックを除去し、隣合うへρ配線間の短絡を
防止し得る偉績性の高い半導体集積回路の製造方法を提
供することを目的とする。
l配線のヒロックを除去し、隣合うへρ配線間の短絡を
防止し得る偉績性の高い半導体集積回路の製造方法を提
供することを目的とする。
(課題を解決するための手段)
本発明は、上記問題点を解決するために、隣合うアルミ
ニューム配線を層間絶縁膜で絶縁分離する半導体集積回
路の製造方法において、前記アルミニューム配線のオー
ミック性を確保するための熱処理後に、アルミニューム
配線の側面に突出するヒロックを除去する工程を施すよ
うにしたものである。
ニューム配線を層間絶縁膜で絶縁分離する半導体集積回
路の製造方法において、前記アルミニューム配線のオー
ミック性を確保するための熱処理後に、アルミニューム
配線の側面に突出するヒロックを除去する工程を施すよ
うにしたものである。
(作用)
本発明によれば、半導体集積回路の製造方法において、
配線パターン形成の完了した第1層目のAl配線及びそ
の上面にある窒化膜を400〜500℃の温度の不活性
ガス中で熱処理後、第1N目のへl配線の横方向に発生
するヒロックを異方性のAβドライエツチングにて除去
した後、第2層目との絶縁性をとるためのCVD法など
によるSiO□膜を形成し、既知のホトリソエツチング
技術にて、第2層目のAl配線との導通をとるため、ス
ルーホールを形成した後、第2層目のAl配線を形成す
るようにしたものである。
配線パターン形成の完了した第1層目のAl配線及びそ
の上面にある窒化膜を400〜500℃の温度の不活性
ガス中で熱処理後、第1N目のへl配線の横方向に発生
するヒロックを異方性のAβドライエツチングにて除去
した後、第2層目との絶縁性をとるためのCVD法など
によるSiO□膜を形成し、既知のホトリソエツチング
技術にて、第2層目のAl配線との導通をとるため、ス
ルーホールを形成した後、第2層目のAl配線を形成す
るようにしたものである。
(実施例)
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第1図は本発明の実施例を示す半導体集積回路の製造工
程断面図である。
程断面図である。
まず、第1図(a)に示すように、半導体基板1上に形
成されたSiO□膜2上に痕着法若しくはスパッタ法な
どで、例えば約6000人のA1配J II!J 3を
被着させ、次に、プラズマCvD法などにより低温で杓
1000〜2000人の窒化膜4を全面に形成する。
成されたSiO□膜2上に痕着法若しくはスパッタ法な
どで、例えば約6000人のA1配J II!J 3を
被着させ、次に、プラズマCvD法などにより低温で杓
1000〜2000人の窒化膜4を全面に形成する。
次に、既知のホトリソ技術によりレジストパターン5を
窒化膜4上に形成する。その後、レジスドパターン5を
マスクとして窒化膜4をドライエ7チングにて除去し、
次いで、へβ配線膜3を既知のエツチング技術を用いて
エツチングし、第1図(b)に示すように、Al配線膜
3のパターンを形成する。そして、レジストパターン5
を除去後、All!配腺膜3のオーミック性を確保する
(シンタリングを行う)ために、400〜500℃の温
度の不活性ガス中で熱処理を行う。
窒化膜4上に形成する。その後、レジスドパターン5を
マスクとして窒化膜4をドライエ7チングにて除去し、
次いで、へβ配線膜3を既知のエツチング技術を用いて
エツチングし、第1図(b)に示すように、Al配線膜
3のパターンを形成する。そして、レジストパターン5
を除去後、All!配腺膜3のオーミック性を確保する
(シンタリングを行う)ために、400〜500℃の温
度の不活性ガス中で熱処理を行う。
その熱処理により、前記したように、A1配線膜3の側
面(横力間)からヒロック10が発生する。
面(横力間)からヒロック10が発生する。
特に、MA’配線膜3の上層に窒化膜4が形成されてい
る場合には、Af配線膜3の側面からのヒロック10の
発生が顕著である。
る場合には、Af配線膜3の側面からのヒロック10の
発生が顕著である。
次いで、第1図(c)に示すように、熱処理によってA
1配線膜3の横方向に発生したヒロック10を、例えば
反応性イオンエツチング(RIE )等の異方性ドライ
エツチングを用いて、第1図(d)に示すように、除去
する。
1配線膜3の横方向に発生したヒロック10を、例えば
反応性イオンエツチング(RIE )等の異方性ドライ
エツチングを用いて、第1図(d)に示すように、除去
する。
続いて、第1図(e)に示すように、CVD法などによ
り、層間絶縁膜として4000〜6000人のStO□
膜6を全面に形成し、既知のホトリソ技術でスルーホー
ル用のレジストパターン7を5iOz膜6上に形成後、
例えば弗酸系のウェノトエフチャントによりSiO2膜
6をエツチングし、スルーホール81を形成する。続い
て、CF、系の反応ガスを用いたドライエラチャにより
スルーホール部の窒化lI!4をエツチング除去し、レ
ジスト7を除去することにより、第1図(f)に示すよ
うに、窒化膜4にスルーホール82を形成し、全体のス
ルーホール8を完成させる。
り、層間絶縁膜として4000〜6000人のStO□
膜6を全面に形成し、既知のホトリソ技術でスルーホー
ル用のレジストパターン7を5iOz膜6上に形成後、
例えば弗酸系のウェノトエフチャントによりSiO2膜
6をエツチングし、スルーホール81を形成する。続い
て、CF、系の反応ガスを用いたドライエラチャにより
スルーホール部の窒化lI!4をエツチング除去し、レ
ジスト7を除去することにより、第1図(f)に示すよ
うに、窒化膜4にスルーホール82を形成し、全体のス
ルーホール8を完成させる。
この後、第1図(f)に示すように、金属、例えばAl
膜を1μm程度被著させ、既知のホトリソ技術にてパタ
ーンを形成することにより、第2層のAl配線膜9を形
成し、このAl配線膜9のシンタリングを行うために、
400〜500℃の温度の不活性ガス中で熱処理を行う
。
膜を1μm程度被著させ、既知のホトリソ技術にてパタ
ーンを形成することにより、第2層のAl配線膜9を形
成し、このAl配線膜9のシンタリングを行うために、
400〜500℃の温度の不活性ガス中で熱処理を行う
。
そして、このシンタリングによって発生するヒロックも
上記と同様に、例えば反応性イオンエツチング(RIE
”)等の異方性ドライエツチングを用いて除去する。
上記と同様に、例えば反応性イオンエツチング(RIE
”)等の異方性ドライエツチングを用いて除去する。
第5図は本発明の他の実施例を示す半導体集積回路の製
造工程断面図ある。
造工程断面図ある。
まず、第5図(a)に示すように隣合う第1層のAI2
配線膜3のシンタリングを行うと、そのへ2配線膜の側
面からヒロック10が生じるので、例えばC1系のガス
(B(J!3.Cβ2等)による異方性ドライエツチン
グを用いて、そのヒロック10を除去する。
配線膜3のシンタリングを行うと、そのへ2配線膜の側
面からヒロック10が生じるので、例えばC1系のガス
(B(J!3.Cβ2等)による異方性ドライエツチン
グを用いて、そのヒロック10を除去する。
次に、第5図(b)に示すように、プラズマCVD法な
どにより低温で約tooo〜2000人の窒化膜11を
全面に形成し、PIEなどの異方性エツチングによりS
iO□膜2が露出するまで全面をエツチングする。
どにより低温で約tooo〜2000人の窒化膜11を
全面に形成し、PIEなどの異方性エツチングによりS
iO□膜2が露出するまで全面をエツチングする。
すると、この時、第5図(c)に示すように、A1配線
膜3の側面に絶縁性のサイドウオールである窒化膜11
′が残される。
膜3の側面に絶縁性のサイドウオールである窒化膜11
′が残される。
綺いて、第5図(d)に示すように、cvo 法などに
より層間絶縁膜として4000〜6000人のSiO□
膜12全12に形成する。
より層間絶縁膜として4000〜6000人のSiO□
膜12全12に形成する。
この後は、前記した第1図(e)〜第1図(r)の処理
を行い、半導体集積回路を得る。
を行い、半導体集積回路を得る。
このように、Al配線膜3の側面に絶縁性のサイドウオ
ール(窒化膜)を形成すると、その工程以後の熱処理に
よるA1配線のヒロックの発生を確実に防止することが
でき、横方向に隣合う八り配線の層間ショートだけでな
く、縦方向に隣合うA6配線の層間ショートをも有効に
防止することができる。
ール(窒化膜)を形成すると、その工程以後の熱処理に
よるA1配線のヒロックの発生を確実に防止することが
でき、横方向に隣合う八り配線の層間ショートだけでな
く、縦方向に隣合うA6配線の層間ショートをも有効に
防止することができる。
なお、本発明は、バイポーラ及びMOS形の多層配線半
導体装置など各種の半導体集積回路の形成に応用するこ
とができ、3層以上の多層構造にも適用できるものであ
る。
導体装置など各種の半導体集積回路の形成に応用するこ
とができ、3層以上の多層構造にも適用できるものであ
る。
また、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果)
以上、詳細に説明したように、本発明によれば、隣合う
AI2配線の側面に生しるヒロックがなくなり、An配
線間ショートを防止することができるので、半導体集積
回路の歩留まり及び信頼性の同上を図ることができる。
AI2配線の側面に生しるヒロックがなくなり、An配
線間ショートを防止することができるので、半導体集積
回路の歩留まり及び信頼性の同上を図ることができる。
また、Aβ配線の側面にサイドウオールを形成する場合
には、その工程以後の熱処理によるA2配線のヒロック
の発生を確実に防止することができるので、信頼性の高
い半導体集積回路を得ることができる。
には、その工程以後の熱処理によるA2配線のヒロック
の発生を確実に防止することができるので、信頼性の高
い半導体集積回路を得ることができる。
更に、Al配線間隔を従来よりも狭くすることが可能と
なり、半導体集積回路の高集積化を図ることができる。
なり、半導体集積回路の高集積化を図ることができる。
第1図は本発明の実施例を示す半導体集積回路の製造工
程断面図、第2図は従来の半導体集積回路の製造工程断
面図、第3図はヒロックによる配線短絡説明図、第4図
はヒロックの高さとその発生密度との相関特性図、第5
図は本発明の他の実施例を示す半導体集積回路の製造工
程断面図である。 1・・・半導体基板、2,6.12・・・SiO□膜、
3・・・第1層の^l配線膜、4.11・・・窒化膜、
5・・・レジストパターン、8.81.82・・・スル
ーホール、9・・・第2層の へz配8Ml!、10・・・ヒロック。
程断面図、第2図は従来の半導体集積回路の製造工程断
面図、第3図はヒロックによる配線短絡説明図、第4図
はヒロックの高さとその発生密度との相関特性図、第5
図は本発明の他の実施例を示す半導体集積回路の製造工
程断面図である。 1・・・半導体基板、2,6.12・・・SiO□膜、
3・・・第1層の^l配線膜、4.11・・・窒化膜、
5・・・レジストパターン、8.81.82・・・スル
ーホール、9・・・第2層の へz配8Ml!、10・・・ヒロック。
Claims (3)
- (1)隣合うアルミニューム配線を層間絶縁膜で絶縁分
離する半導体集積回路の製造方法において、前記アルミ
ニューム配線のオーミック性を確保するための熱処理後
に、アルミニューム配線の側面に突出するヒロックを除
去する工程を有することを特徴とする半導体集積回路の
製造方法。 - (2)前記アルミニューム配線の上面に窒化膜を具備す
るようにした請求項1記載の半導体集積回路の製造方法
。 - (3)前記ヒロックを除去したアルミニューム配線の側
面に絶縁性のサイドウォールを形成する請求項1又は2
記載の半導体集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16244488A JPH0214525A (ja) | 1988-07-01 | 1988-07-01 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16244488A JPH0214525A (ja) | 1988-07-01 | 1988-07-01 | 半導体集積回路の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0214525A true JPH0214525A (ja) | 1990-01-18 |
Family
ID=15754731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16244488A Pending JPH0214525A (ja) | 1988-07-01 | 1988-07-01 | 半導体集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0214525A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0456226A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体装置 |
JPH0555386A (ja) * | 1991-08-23 | 1993-03-05 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-07-01 JP JP16244488A patent/JPH0214525A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0456226A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体装置 |
JPH0555386A (ja) * | 1991-08-23 | 1993-03-05 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0642482B2 (ja) | 半導体装置の製造方法 | |
JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
JPH0563940B2 (ja) | ||
JPH063804B2 (ja) | 半導体装置製造方法 | |
US4749663A (en) | Process of fabricating a semiconductor IC involving simultaneous sputter etching and deposition | |
JP2985326B2 (ja) | 半導体装置の製造方法 | |
JPH0214525A (ja) | 半導体集積回路の製造方法 | |
JPS5893328A (ja) | 絶縁層の平担化方法 | |
JPH02231739A (ja) | 半導体装置の製造方法 | |
JPH0766178A (ja) | 半導体装置の製造方法 | |
KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
JPS62137853A (ja) | 多層配線の形成方法 | |
JPS63182839A (ja) | 半導体装置 | |
JPH02156537A (ja) | 半導体装置の製造方法 | |
JP3413697B2 (ja) | 配線形成方法 | |
JPH0273652A (ja) | 半導体装置の製造方法 | |
JPS61239646A (ja) | 多層配線の形成方法 | |
JPS6039849A (ja) | 半導体装置の製造方法 | |
JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
JPH0778871A (ja) | 半導体素子の製造方法 | |
JPS6149439A (ja) | 半導体装置の製造方法 | |
JPH09115906A (ja) | 半導体装置の製造方法 | |
JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
JPS6132555A (ja) | 多層配線構造の形成方法 | |
JPH06333923A (ja) | 半導体装置およびその製造方法 |