JPS6132555A - 多層配線構造の形成方法 - Google Patents
多層配線構造の形成方法Info
- Publication number
- JPS6132555A JPS6132555A JP15442484A JP15442484A JPS6132555A JP S6132555 A JPS6132555 A JP S6132555A JP 15442484 A JP15442484 A JP 15442484A JP 15442484 A JP15442484 A JP 15442484A JP S6132555 A JPS6132555 A JP S6132555A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- conductor
- layer wiring
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線構造の形成方法、さら（：詳しく云
えばシリコン集積回路等の半導体装置においてアルミニ
クム等のメタルの多層配線構造の形成方法に関する。
えばシリコン集積回路等の半導体装置においてアルミニ
クム等のメタルの多層配線構造の形成方法に関する。
シリコン集積回路等の半導体装置において、アルミニワ
ム等のメタルの多層配線構造を形成する場合上層の配線
用導体の断線を無くすため、種々の方法により層間絶縁
膜を平坦化する場合が多い。
ム等のメタルの多層配線構造を形成する場合上層の配線
用導体の断線を無くすため、種々の方法により層間絶縁
膜を平坦化する場合が多い。
これは、層間絶縁膜の表面が下地の影響を受けて段差部
を生じ、この段差部のために上層配線用導体が断線をお
こすためである。
を生じ、この段差部のために上層配線用導体が断線をお
こすためである。
第２図は従来の方法によって層間絶縁膜を平坦化した場
合の多層配線構造の断面を示すものである。図において
１は半導体例えばシリコンの基板、２は下層配線用導体
、３はＰＳＧ（リンガラス）から形成された層間絶縁膜
、４は上層配線用導体、５は例えば＃ＳＧ （ノンドー
プシリコンガラス）／ＰＥＧ ／ ＮＳＧの５１ｉ構ａ
によるパシベーション膜である。
合の多層配線構造の断面を示すものである。図において
１は半導体例えばシリコンの基板、２は下層配線用導体
、３はＰＳＧ（リンガラス）から形成された層間絶縁膜
、４は上層配線用導体、５は例えば＃ＳＧ （ノンドー
プシリコンガラス）／ＰＥＧ ／ ＮＳＧの５１ｉ構ａ
によるパシベーション膜である。
第２図に示す従来の多層配線構造においては、層間絶縁
膜５は平坦化されているので、層間絶縁膜３の下層配線
用導体２の存在しない部分、すなわち、例えば６の部分
、の層間絶縁膜３の膜厚ｄは、「下層配線用導体２と上
層配線用導体４との間に挾まれる部分の膜厚」と［下層
配線用導体２に相当する膜厚ｊとの和で表わされ、通常
１・０〜２．０μ程度である。
膜５は平坦化されているので、層間絶縁膜３の下層配線
用導体２の存在しない部分、すなわち、例えば６の部分
、の層間絶縁膜３の膜厚ｄは、「下層配線用導体２と上
層配線用導体４との間に挾まれる部分の膜厚」と［下層
配線用導体２に相当する膜厚ｊとの和で表わされ、通常
１・０〜２．０μ程度である。
上記のように、第２図に示すような従来の構造では、上
層配線用導体４の断線をなくすため、層・量線縁膜３を
平坦にしようとすると層間絶縁膜の一部（上記６の部分
）が上記膜厚ｄの通りに厚くなりクラックが発生しやす
くなるという問題があった。
層配線用導体４の断線をなくすため、層・量線縁膜３を
平坦にしようとすると層間絶縁膜の一部（上記６の部分
）が上記膜厚ｄの通りに厚くなりクラックが発生しやす
くなるという問題があった。
本発明は、上層配線用導体の断線確率を減少させるため
の層間絶縁膜平坦化の手法の効果を減することなく、層
間絶縁膜においてクラックが発生しやすくなるという上
記の従来技術の問題点を解決しようとするものである。
の層間絶縁膜平坦化の手法の効果を減することなく、層
間絶縁膜においてクラックが発生しやすくなるという上
記の従来技術の問題点を解決しようとするものである。
本発明の多層配線構造の形成方法は上記の問題点を解決
するために、半導体基板上に下履配線用導体を形成し、
さらにこの上に全面的に層間絶縁膜を形成する工程と、
該層間絶縁膜を公知のエツチング法により表面を平坦に
する工程と、上記平坦とされた層間絶縁膜上に上層配線
用導体パターンを形成する工程と、上記上層配線用導体
直下を除く層間絶縁膜の部分を上層配線用導体をエッチ
せず層間絶縁膜のみエッチする方法により所望の膜厚だ
けエッチする工程と、上記上層配線用導体および層間絶
縁膜の全面にパシベーション膜を形成する工程と、を含
むものである。
するために、半導体基板上に下履配線用導体を形成し、
さらにこの上に全面的に層間絶縁膜を形成する工程と、
該層間絶縁膜を公知のエツチング法により表面を平坦に
する工程と、上記平坦とされた層間絶縁膜上に上層配線
用導体パターンを形成する工程と、上記上層配線用導体
直下を除く層間絶縁膜の部分を上層配線用導体をエッチ
せず層間絶縁膜のみエッチする方法により所望の膜厚だ
けエッチする工程と、上記上層配線用導体および層間絶
縁膜の全面にパシベーション膜を形成する工程と、を含
むものである。
以下、本発明の実施例を図面について説明する。
第１図（α） 、 （ｂ） 、 ＜Ｃ）は本発明の方法
の工程の説明図であり、第１図（Ｃ）は、また、本発明
の方法により構成された多層配線構造の断面をも示すも
のである。
の工程の説明図であり、第１図（Ｃ）は、また、本発明
の方法により構成された多層配線構造の断面をも示すも
のである。
なお、第１図（α） ｊ （Ａ） 、 （Ｃ）において
、１はシリコン等の半導体基板、２は下層配線用導体、
３は層間絶縁膜、４は上層配線用導体、５はパシベーシ
ョン膜である。なお第１図（α） 、 （ｂ） 、 （
Ｃ）は、それぞれ半導体基板部の断面を示すものである
。
、１はシリコン等の半導体基板、２は下層配線用導体、
３は層間絶縁膜、４は上層配線用導体、５はパシベーシ
ョン膜である。なお第１図（α） 、 （ｂ） 、 （
Ｃ）は、それぞれ半導体基板部の断面を示すものである
。
次に本発明の方法の工程を説明する。
まづ、第１図（α）に示すよう（二、トランジスタ形成
済みのシリコン基板１上に下層配線用導体２のパターン
を蒸着およびフォトリソグラフィ技術により形成し、こ
の上全面に亘りＣＶＤ法（ＣｈｅｍｉｃａｌＶａｐｏｔ
ｂｒ Ｄｅｐｏｓｉｔｉｏｎ法）等によりＰＳＧ等より
なる層間絶縁膜６乞付着させ、これをエッチ・パック法
等のエツチング法により平坦化する。そしてさらにこの
上に上層配線用導体４のパターンを前記下層配線用導体
２の場合と同様に形成する。以上の工程を終了すると第
１図（α）に示す構造となる。
済みのシリコン基板１上に下層配線用導体２のパターン
を蒸着およびフォトリソグラフィ技術により形成し、こ
の上全面に亘りＣＶＤ法（ＣｈｅｍｉｃａｌＶａｐｏｔ
ｂｒ Ｄｅｐｏｓｉｔｉｏｎ法）等によりＰＳＧ等より
なる層間絶縁膜６乞付着させ、これをエッチ・パック法
等のエツチング法により平坦化する。そしてさらにこの
上に上層配線用導体４のパターンを前記下層配線用導体
２の場合と同様に形成する。以上の工程を終了すると第
１図（α）に示す構造となる。
なお、この第１図（α）に示される構造は第２図におい
てパシベーション膜５を取去った状態と全く同一である
。
てパシベーション膜５を取去った状態と全く同一である
。
上記の工程に続き、本発明によって導入された工程、す
なわち上層配線用導体４をエッチせず、層間絶縁膜（ｐ
ｓａ等）のみエッチする方法、例えば「ＣＦ４ガスによ
るドライエッチ法」により上層配線用導体４の直下以外
の層間絶縁膜３の部分をエッチする工程、が実行される
。上記の工程におけるエッチ量は、零から層間絶縁膜の
全膜厚までの間の所要量とするが、このエッチによって
薄くなった層間絶縁膜にクラックの発生が起こらない程
度の量とすべきことは言うまでもない。例えば第１図（
ｈｌに示すように下層配線用導体２と上層配線用導体４
との間までエッチを行なうとよい。この工程を終了する
と第１図（ｂｌに示す状態となる。
なわち上層配線用導体４をエッチせず、層間絶縁膜（ｐ
ｓａ等）のみエッチする方法、例えば「ＣＦ４ガスによ
るドライエッチ法」により上層配線用導体４の直下以外
の層間絶縁膜３の部分をエッチする工程、が実行される
。上記の工程におけるエッチ量は、零から層間絶縁膜の
全膜厚までの間の所要量とするが、このエッチによって
薄くなった層間絶縁膜にクラックの発生が起こらない程
度の量とすべきことは言うまでもない。例えば第１図（
ｈｌに示すように下層配線用導体２と上層配線用導体４
との間までエッチを行なうとよい。この工程を終了する
と第１図（ｂｌに示す状態となる。
次に、第１図（ｂ＞に示す状態に対して、層間絶縁膜３
と上層配線導体４との全面に第１図（ｃｌに示すように
、最終的にパシベーション膜５をＣＶＤ法等により付着
させ１本発明方法の工程を終了する。
と上層配線導体４との全面に第１図（ｃｌに示すように
、最終的にパシベーション膜５をＣＶＤ法等により付着
させ１本発明方法の工程を終了する。
ここに第１図（Ｏ）に示すように、本発明の方法によっ
て形成された多層配線構造においては、層間絶縁膜５の
下層配線用導体２の存在しない部分、すなわち、例えば
６の部分、の層間絶縁膜の膜厚ｄは、第２図に示した従
来技術によるものに比して上記の層間絶縁膜３のエツチ
ングにより除去された分だけ薄くなる。
て形成された多層配線構造においては、層間絶縁膜５の
下層配線用導体２の存在しない部分、すなわち、例えば
６の部分、の層間絶縁膜の膜厚ｄは、第２図に示した従
来技術によるものに比して上記の層間絶縁膜３のエツチ
ングにより除去された分だけ薄くなる。
以上本発明の一実施例について説明したが本発明は上記
の実施例に限定されるものではなく、その技術的範囲内
において種々の変形が可能である。
の実施例に限定されるものではなく、その技術的範囲内
において種々の変形が可能である。
本発明は、多層配線構造を有する半導体装置全般に適用
可能である。
可能である。
本発明は、上記のように構成されているので、本発明に
よれば上層配線用導体（４）形成時には、上層配線用導
体を付着すべき層間絶縁膜の面が平坦になっているため
上層配線用導体の断線が発生しにくいという効果を保持
するとともに、上層配線用導体（４）を形成後、層間絶
縁膜の上層配線用導体（４）の直下以外の部分のみ所望
の膜厚だけエッチし、層間絶縁膜の膜厚を減少させるた
めクラックの発生が防止される効果を有する。
よれば上層配線用導体（４）形成時には、上層配線用導
体を付着すべき層間絶縁膜の面が平坦になっているため
上層配線用導体の断線が発生しにくいという効果を保持
するとともに、上層配線用導体（４）を形成後、層間絶
縁膜の上層配線用導体（４）の直下以外の部分のみ所望
の膜厚だけエッチし、層間絶縁膜の膜厚を減少させるた
めクラックの発生が防止される効果を有する。
第１図は本発明の一実施例の工程の説明図、第２図は従
来の技術によって形成された多層配線構造の一例の断面
図である。 １・・・シリコン基板、２・・・下層配線用導体、３・
・・層間絶縁膜、４・・・上層配線用導体、５・・・パ
シベーション膜、６・・・層間絶縁膜の下層配線用導体
の存在しない部分
来の技術によって形成された多層配線構造の一例の断面
図である。 １・・・シリコン基板、２・・・下層配線用導体、３・
・・層間絶縁膜、４・・・上層配線用導体、５・・・パ
シベーション膜、６・・・層間絶縁膜の下層配線用導体
の存在しない部分
Claims (1)
- 半導体基板上に下層配線用導体を形成し、さらにこの
上に全面的に層間絶縁膜を形成する工程と、該層間絶縁
膜を公知のエッチング法により表面を平坦にする工程と
、上記平坦とされた層間絶縁膜上に上層配線用導体パタ
ーンを形成する工程と、上記上層配線用導体直下を除く
層間絶縁膜の部分を上層配線用導体をエッチせず層間絶
縁膜のみエッチする方法により所望の膜厚だけエッチす
る工程と、上記上層配線用導体および層間絶縁膜の全面
にパシベーシヨン膜を形成する工程と、を含むことを特
徴とする多層配線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15442484A JPS6132555A (ja) | 1984-07-25 | 1984-07-25 | 多層配線構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15442484A JPS6132555A (ja) | 1984-07-25 | 1984-07-25 | 多層配線構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6132555A true JPS6132555A (ja) | 1986-02-15 |
Family
ID=15583863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15442484A Pending JPS6132555A (ja) | 1984-07-25 | 1984-07-25 | 多層配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132555A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5969401A (ja) * | 1982-10-14 | 1984-04-19 | Agency Of Ind Science & Technol | 金属水素化物容器 |
-
1984
- 1984-07-25 JP JP15442484A patent/JPS6132555A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5969401A (ja) * | 1982-10-14 | 1984-04-19 | Agency Of Ind Science & Technol | 金属水素化物容器 |
| JPS6132555B2 (ja) * | 1982-10-14 | 1986-07-28 | Kogyo Gijutsuin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPH03268326A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| KR100246808B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR0172542B1 (ko) | 금속배선 형성방법 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06236863A (ja) | 半導体装置の製造方法 | |
| JPH0370136A (ja) | 半導体装置の製造方法 |