JP2674654B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2674654B2 JP2674654B2 JP1313788A JP1313788A JP2674654B2 JP 2674654 B2 JP2674654 B2 JP 2674654B2 JP 1313788 A JP1313788 A JP 1313788A JP 1313788 A JP1313788 A JP 1313788A JP 2674654 B2 JP2674654 B2 JP 2674654B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer wiring
- wiring
- film
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法、特に多層配線の形成方法に関
し、 上層配線形成面を平坦化する多層配線の形成方法を提
供して、該半導体装置の製造歩留り及び信頼性を向上さ
せることを目的とし、 配線多層配線構造を形成するに際して、下層配線が形
成された面上に被着されて表面に該下層配線による段差
部が形成されたシリコン酸化物系の第１の絶縁物膜上
に、電子サイクロトロン共鳴プラズマによる気相成長に
よってシリコン窒化膜の第２の絶縁膜を堆積し、弗酸系
のエッチング液により、該第１の絶縁膜の段差部側面上
の該第２の絶縁層をエッチング除去し、さらに、該エッ
チングにより表出した該第１の絶縁膜の端面から該下層
配線上の該第１の絶縁膜をエッチング除去することによ
り、該下層配線上部の該第２の絶縁膜をリフトオフして
該下層配線を表出せしめた後、該下層配線表出面上に第
３の絶縁膜を形成し、該第３の絶縁膜上に上層の配線を
形成する工程を含むように構成する。
し、 上層配線形成面を平坦化する多層配線の形成方法を提
供して、該半導体装置の製造歩留り及び信頼性を向上さ
せることを目的とし、 配線多層配線構造を形成するに際して、下層配線が形
成された面上に被着されて表面に該下層配線による段差
部が形成されたシリコン酸化物系の第１の絶縁物膜上
に、電子サイクロトロン共鳴プラズマによる気相成長に
よってシリコン窒化膜の第２の絶縁膜を堆積し、弗酸系
のエッチング液により、該第１の絶縁膜の段差部側面上
の該第２の絶縁層をエッチング除去し、さらに、該エッ
チングにより表出した該第１の絶縁膜の端面から該下層
配線上の該第１の絶縁膜をエッチング除去することによ
り、該下層配線上部の該第２の絶縁膜をリフトオフして
該下層配線を表出せしめた後、該下層配線表出面上に第
３の絶縁膜を形成し、該第３の絶縁膜上に上層の配線を
形成する工程を含むように構成する。
本発明は半導体装置の製造方法、特に多層配線の形成
方法に関する。
方法に関する。
高集積度の半導体装置においては、その集積度の向上
を図るために配線幅が極度に縮小されてきている。
を図るために配線幅が極度に縮小されてきている。
そのため、高集積度の半導体装置においては、上層配
線の形成面に下層配線等によって生ずる段差が、該上層
配線を形成する際のステップカバレージ性の悪さによっ
て生ぜしめる変形や断線によって、該半導体装置の歩留
り及び信頼性を低下させるという問題が生ずる。
線の形成面に下層配線等によって生ずる段差が、該上層
配線を形成する際のステップカバレージ性の悪さによっ
て生ぜしめる変形や断線によって、該半導体装置の歩留
り及び信頼性を低下させるという問題が生ずる。
また該高集積度の半導体装置においては層間絶縁膜も
極力薄く形成されるので、上記段差部によってクラック
を生じ、該クラックによる絶縁性の劣化によっても該半
導体装置の信頼性が損なわれるという問題も生ずる。
極力薄く形成されるので、上記段差部によってクラック
を生じ、該クラックによる絶縁性の劣化によっても該半
導体装置の信頼性が損なわれるという問題も生ずる。
そこでこれらの問題を除去するために、上層の配線を
形成する面を平坦化する技術の開発が要望されている。
形成する面を平坦化する技術の開発が要望されている。
従来の多層配線の形成方法においては、第３図（ａ）
に示すように、下層の絶縁膜52が形成された半導体基板
51上に例えばポリシリコン（Si）よりなる例えば厚さ50
00Å程度の下層配線53を形成した後、該下層配線53上に
例えば厚さ6000Å程度の燐珪酸ガラス（PSG）層間絶縁
膜54を通常の化学気相成長（CVD）法により形成する。
この状態においては該層間絶縁膜54の段差部55は極めて
急峻である。そこで該層間絶縁膜54のリフロー処理を行
って第３図（ｂ）に示すように上記段差部をなだらかに
形成した後、該層間絶縁膜54上に通常のスパッタリング
及びリソグラフィ工程を経て例えばアルミニウム（A1）
よりなる上層配線56を形成し、その上に保護絶縁膜57を
形成していた。
に示すように、下層の絶縁膜52が形成された半導体基板
51上に例えばポリシリコン（Si）よりなる例えば厚さ50
00Å程度の下層配線53を形成した後、該下層配線53上に
例えば厚さ6000Å程度の燐珪酸ガラス（PSG）層間絶縁
膜54を通常の化学気相成長（CVD）法により形成する。
この状態においては該層間絶縁膜54の段差部55は極めて
急峻である。そこで該層間絶縁膜54のリフロー処理を行
って第３図（ｂ）に示すように上記段差部をなだらかに
形成した後、該層間絶縁膜54上に通常のスパッタリング
及びリソグラフィ工程を経て例えばアルミニウム（A1）
よりなる上層配線56を形成し、その上に保護絶縁膜57を
形成していた。
しかし上記従来の方法においては、上層配線56が形成
される層間絶縁膜54の表面に下層配線53の高さにはほぼ
匹敵する高い段差部が形成されるために、スパッタリン
グ形成されるA1層のステップカバレージ性が良くないこ
とによって段差側面のA1上層配線56が例えば第３図
（ｂ）に58で示すように極端に薄く形成されて、ストレ
スマイグレーションやエレクトロマイグレーションにる
断線を生じたり、またこのA1上層配線56上に生ずる急峻
な段差によってその上に形成される保護絶縁膜57にクラ
ック59を生じて該保護絶縁膜57の保護効果が減少する等
によって、該半導体装置の製造歩留りや信頼性が低下す
るという問題があった。
される層間絶縁膜54の表面に下層配線53の高さにはほぼ
匹敵する高い段差部が形成されるために、スパッタリン
グ形成されるA1層のステップカバレージ性が良くないこ
とによって段差側面のA1上層配線56が例えば第３図
（ｂ）に58で示すように極端に薄く形成されて、ストレ
スマイグレーションやエレクトロマイグレーションにる
断線を生じたり、またこのA1上層配線56上に生ずる急峻
な段差によってその上に形成される保護絶縁膜57にクラ
ック59を生じて該保護絶縁膜57の保護効果が減少する等
によって、該半導体装置の製造歩留りや信頼性が低下す
るという問題があった。
そこで本発明は、上層配線形成面を平坦化する多層配
線の形成方法を提供して、該半導体装置の製造歩留り及
び信頼性を向上させることを目的とする。
線の形成方法を提供して、該半導体装置の製造歩留り及
び信頼性を向上させることを目的とする。
上記問題点は、配線多層配線構造を形成するに際し
て、下層配線が形成された面上に被着されて表面に該下
層配線による段差部が形成されたシリコン酸化物系の第
１の絶縁物膜上に、電子サイクロトロン共鳴プラズマに
よる気相成長によってシリコン窒化膜の第２の絶縁膜を
堆積し、弗酸系のエッチング液により、該第１の絶縁膜
の段差部側面上の該第２の絶縁層をエッチング除去し、
さらに、該エッチングにより表出した該第１の絶縁膜の
端面から該下層配線上の該第１の絶縁膜をエッチング除
去することにより、該下層配線上部の該第２の絶縁膜を
リフトオフして該下層配線を表出せしめた後、該下層配
線表出面上に第３の絶縁膜を形成し、該第３の絶縁膜上
に上層の配線を形成する工程を含むように構成された半
導体装置の製造方法によって解決される。
て、下層配線が形成された面上に被着されて表面に該下
層配線による段差部が形成されたシリコン酸化物系の第
１の絶縁物膜上に、電子サイクロトロン共鳴プラズマに
よる気相成長によってシリコン窒化膜の第２の絶縁膜を
堆積し、弗酸系のエッチング液により、該第１の絶縁膜
の段差部側面上の該第２の絶縁層をエッチング除去し、
さらに、該エッチングにより表出した該第１の絶縁膜の
端面から該下層配線上の該第１の絶縁膜をエッチング除
去することにより、該下層配線上部の該第２の絶縁膜を
リフトオフして該下層配線を表出せしめた後、該下層配
線表出面上に第３の絶縁膜を形成し、該第３の絶縁膜上
に上層の配線を形成する工程を含むように構成された半
導体装置の製造方法によって解決される。
電子サイクロトロン共鳴（ECR）プラズマによる絶縁
膜の気相成長には、基板面に対して垂直な方向に著しく
優勢な成長の異方性を有し、基板面にほぼ垂直な段差部
側面の成長速度が極めて遅く、且つ該段差側面に成長し
た絶縁膜の膜質が悪くてそのエッチング耐性が大幅に低
下するという性質がある。
膜の気相成長には、基板面に対して垂直な方向に著しく
優勢な成長の異方性を有し、基板面にほぼ垂直な段差部
側面の成長速度が極めて遅く、且つ該段差側面に成長し
た絶縁膜の膜質が悪くてそのエッチング耐性が大幅に低
下するという性質がある。
そこで本発明の方法においては、下層の配線によって
段差部を生じているSiO2若しくはPSG等通常のSi酸化物
系絶縁膜上に上記電子サイクロトロン共鳴（ECR）プラ
ズマによる気相成長により上記第１の絶縁膜とエッチン
グの選択性を有する窒化シリコン（Si3N4）等のSi窒化
物系絶縁膜を形成する。
段差部を生じているSiO2若しくはPSG等通常のSi酸化物
系絶縁膜上に上記電子サイクロトロン共鳴（ECR）プラ
ズマによる気相成長により上記第１の絶縁膜とエッチン
グの選択性を有する窒化シリコン（Si3N4）等のSi窒化
物系絶縁膜を形成する。
この成長で、前記特性により、プラズマ源に向かうSi
酸化物系絶縁膜の上面部には厚く膜質のよいSi窒化物系
絶縁膜が形成されるが、プラズマ源に対してほぼ平行し
た向きになる段差の側面部には極めて薄く且つ膜質が悪
く本来エッチングされにくい弗酸系のSi酸化物系絶縁膜
のエッチャントによっても容易にエッチングされるSi窒
化物系絶縁膜が形成される。
酸化物系絶縁膜の上面部には厚く膜質のよいSi窒化物系
絶縁膜が形成されるが、プラズマ源に対してほぼ平行し
た向きになる段差の側面部には極めて薄く且つ膜質が悪
く本来エッチングされにくい弗酸系のSi酸化物系絶縁膜
のエッチャントによっても容易にエッチングされるSi窒
化物系絶縁膜が形成される。
そこで該Si窒化物系絶縁膜の成長を終わった基板を弗
酸系のエッチャントでエッチングすることにより、段差
部側面の膜質の悪いSi窒化物系絶縁膜がエッチング除去
され、次いで該段差の側面に端面が表出した下層配線上
のSi酸化物系絶縁膜が上記表出端面から順次エッチング
除去され、これに伴って該Si酸化物系絶縁膜上のSi窒化
物系絶縁膜がリフトオフされる。そして上面が表出する
下層配線が第１の絶縁膜と第２絶縁膜によって埋込まれ
たほぼ平坦な面が形成される。
酸系のエッチャントでエッチングすることにより、段差
部側面の膜質の悪いSi窒化物系絶縁膜がエッチング除去
され、次いで該段差の側面に端面が表出した下層配線上
のSi酸化物系絶縁膜が上記表出端面から順次エッチング
除去され、これに伴って該Si酸化物系絶縁膜上のSi窒化
物系絶縁膜がリフトオフされる。そして上面が表出する
下層配線が第１の絶縁膜と第２絶縁膜によって埋込まれ
たほぼ平坦な面が形成される。
従って、該面上に層間絶縁膜を被着してなる上層配線
の形成面は、高い段差部のないほぼ平坦な面になるので
該面上に形成される上層配線の変形、保護絶縁膜のクラ
ック等が防止されて、多層配線を有する半導体装置の製
造歩留り及び信頼性が向上する。
の形成面は、高い段差部のないほぼ平坦な面になるので
該面上に形成される上層配線の変形、保護絶縁膜のクラ
ック等が防止されて、多層配線を有する半導体装置の製
造歩留り及び信頼性が向上する。
以下本発明を、図示実施例により具体的に説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例の工程断面
図で、第２図はECRプラズマCVD装置の模式断面図であ
る。
図で、第２図はECRプラズマCVD装置の模式断面図であ
る。
第１図（ａ）参照 本発明の方法を例えばMOS型半導体装置に適用する際
には、例えばｐ型Si基板１のフィールド酸化膜２で画定
された素子形成領域３に、例えば厚さ300Å程度のゲー
ト酸化膜４とその上に形成されたポリSiよりなる厚さ50
00Å程度のゲート電極（第１のワード線）5A、及び基板
面に形成されたn+型ソース領域６、n+型ドレイン領域７
りなるMOSトランジスタが形成され、フィールド酸化膜
２上に図示されない隣接トランジスタのゲート電極（第
２のワード線）5Bが形成されてなる被加工基板上に、先
ず通常のCVD法によりワード線5A、5B等の1/2程度の厚さ
を有するSi酸化物系絶縁膜例えば厚さ2500Å程度のSiO2
膜８を形成する。この成長によりワード線5A、5B上のSi
O2膜８の側面部には急峻な段差部９が形成される。
には、例えばｐ型Si基板１のフィールド酸化膜２で画定
された素子形成領域３に、例えば厚さ300Å程度のゲー
ト酸化膜４とその上に形成されたポリSiよりなる厚さ50
00Å程度のゲート電極（第１のワード線）5A、及び基板
面に形成されたn+型ソース領域６、n+型ドレイン領域７
りなるMOSトランジスタが形成され、フィールド酸化膜
２上に図示されない隣接トランジスタのゲート電極（第
２のワード線）5Bが形成されてなる被加工基板上に、先
ず通常のCVD法によりワード線5A、5B等の1/2程度の厚さ
を有するSi酸化物系絶縁膜例えば厚さ2500Å程度のSiO2
膜８を形成する。この成長によりワード線5A、5B上のSi
O2膜８の側面部には急峻な段差部９が形成される。
第１図（ｂ）参照 次いでモノシラン（SiH4）と窒素（N2）を反応ガスに
用いた電子サイクロトロン共鳴プラズマによる気相成長
（ECRプラズマCVD）法によって、上記SiO2膜８上にワー
ド線5A、5B等の1/2程度の厚さを有するSi窒化物系絶縁
膜例えば厚さ2500Å程度のSi3N4膜10を形成する。この
成長によりSiO2膜８の上面には上記厚さの良質のSi3N4
膜10が形成されるが、前記SiO2膜８の段差部９の側面に
は極薄く且つ膜質の悪いSi3N4膜10aが形成される。
用いた電子サイクロトロン共鳴プラズマによる気相成長
（ECRプラズマCVD）法によって、上記SiO2膜８上にワー
ド線5A、5B等の1/2程度の厚さを有するSi窒化物系絶縁
膜例えば厚さ2500Å程度のSi3N4膜10を形成する。この
成長によりSiO2膜８の上面には上記厚さの良質のSi3N4
膜10が形成されるが、前記SiO2膜８の段差部９の側面に
は極薄く且つ膜質の悪いSi3N4膜10aが形成される。
なお上記Si3N4膜10をECRプラズマCVD法で形成する際
には、例えば反応ガスとして SiH4：N2＝10:30（cc/min） を用い、これを２〜４×10-3Torr程度に減圧し、周波数
2.45GHzの電力を400〜600W程度印加して行う。
には、例えば反応ガスとして SiH4：N2＝10:30（cc/min） を用い、これを２〜４×10-3Torr程度に減圧し、周波数
2.45GHzの電力を400〜600W程度印加して行う。
第１図（ｃ）参照 次いで通常Si酸化物系絶縁膜のエッチングに用いる弗
酸（HF）系のエッチャントによりウエットエッチング処
理を行う。
酸（HF）系のエッチャントによりウエットエッチング処
理を行う。
このエッチングにより膜質が悪く且つ薄い10aはエッ
チング除去され、続いて該段差の側面に端面が表出され
たビット線5A、5B上のSiO2膜８が表出端面から順次溶解
除去され、これに伴って該ビット線5A、5B上部のSi3N4
膜10が選択的にリフトオフされる。そしてビット線5A、
5BがSiO2膜８及びSi3N4膜10によってほぼ平坦に埋込ま
れた面が形成される。なおワード線5A、5Bの側面部には
楔状に間隙部が形成されるが支障はない。
チング除去され、続いて該段差の側面に端面が表出され
たビット線5A、5B上のSiO2膜８が表出端面から順次溶解
除去され、これに伴って該ビット線5A、5B上部のSi3N4
膜10が選択的にリフトオフされる。そしてビット線5A、
5BがSiO2膜８及びSi3N4膜10によってほぼ平坦に埋込ま
れた面が形成される。なおワード線5A、5Bの側面部には
楔状に間隙部が形成されるが支障はない。
第１図（ｄ）参照 次いで該基板上に通常のCVD法により、上層配線の形
成面になる例えば厚さ5000〜6000Å程度のSiO2層間絶縁
膜11を形成する。この際前記ワード線5A、5B等の側面部
に形成されていた楔状の間隙部SiO2層間絶縁膜11によっ
て完全に埋められて表面に段差部を生ずることなく、該
SiO2層間絶縁膜11の上面はほぼ平坦に形成される。
成面になる例えば厚さ5000〜6000Å程度のSiO2層間絶縁
膜11を形成する。この際前記ワード線5A、5B等の側面部
に形成されていた楔状の間隙部SiO2層間絶縁膜11によっ
て完全に埋められて表面に段差部を生ずることなく、該
SiO2層間絶縁膜11の上面はほぼ平坦に形成される。
第１図（ｅ）参照 次いでドレイン領域８を表出するコンタクト窓12を形
成した後、該SiO2層間絶縁膜11上に従来同様の方法によ
り上層のA1配線例えば厚さ１μｍ程度のビット線13を形
成する。前記のように該ビット線13の形成面が平坦化さ
れているので、該ビット線13も平坦に形成され、該ビッ
ト線13が変形して膜厚の減少を生ずることはない。
成した後、該SiO2層間絶縁膜11上に従来同様の方法によ
り上層のA1配線例えば厚さ１μｍ程度のビット線13を形
成する。前記のように該ビット線13の形成面が平坦化さ
れているので、該ビット線13も平坦に形成され、該ビッ
ト線13が変形して膜厚の減少を生ずることはない。
次いでCVD法により厚さ１μｍ程度のPSG等の保護絶縁
膜14の形成がなされて本発明の方法によるMOS半導体が
完成する。
膜14の形成がなされて本発明の方法によるMOS半導体が
完成する。
なお前記のようにビット線13が平坦に形成されること
によって該ビット線（上層配線）13形成面上に大きく且
つ急峻な段差部が形成されることがなくなるので、該ビ
ット線（上層配線）13形成面上に成長せしめられるPSG
等の保護絶縁膜14に発生するクラック等の欠陥は大幅に
減少する。
によって該ビット線（上層配線）13形成面上に大きく且
つ急峻な段差部が形成されることがなくなるので、該ビ
ット線（上層配線）13形成面上に成長せしめられるPSG
等の保護絶縁膜14に発生するクラック等の欠陥は大幅に
減少する。
第２図はECRプラズマCVD装置の一例を示す模式断面図
である。
である。
図において、15は成長室、16はプラズマ発生室、17は
μ波透過窓、18は排気口、19はマグネット、20は導波
管、21はN2ガス導入口、22はSiH4ガス導入口、23は被加
工基板である。
μ波透過窓、18は排気口、19はマグネット、20は導波
管、21はN2ガス導入口、22はSiH4ガス導入口、23は被加
工基板である。
2.45GHzのμ波は導波管20より透過窓17を経てN2ガスが
導入されたプラズマ発生室16に導入され、マグネット19
によりECR放電によるプラズマを発生し、これが成長室1
5に到達してSiH4ガスを分解して被加工基板23上にSi3N4
を堆積する。
導入されたプラズマ発生室16に導入され、マグネット19
によりECR放電によるプラズマを発生し、これが成長室1
5に到達してSiH4ガスを分解して被加工基板23上にSi3N4
を堆積する。
なおこの装置において、マグネット19に被加工基板23
に向かう磁場強度の勾配を設けることによって、被加工
基板面に垂直な方向に優勢な異方性を有する成長が行わ
れる。
に向かう磁場強度の勾配を設けることによって、被加工
基板面に垂直な方向に優勢な異方性を有する成長が行わ
れる。
以上本発明の方法を、下層配線に高融点のポリSiを使
用する例について説明したが、本発明の方法は特に温度
を高く上昇させることがないので、下層の配線にA1等の
融点の低い金属を用いる場合にも適用される。
用する例について説明したが、本発明の方法は特に温度
を高く上昇させることがないので、下層の配線にA1等の
融点の低い金属を用いる場合にも適用される。
以上説明のように本発明によれば、配線等による段差
を有する下層配線形成面上に堆積される層間絶縁膜の上
面即ち上層配線の形成面がほぼ平坦に形成されるので、
局所的な膜厚の減少のために生ずるストレスマイグレー
ションやエレクトロマイグレーションによる上層配線の
断線は防止される。またこれに伴って、上層配線配設面
に形成される段差も減少するので、該面上に成長せしめ
られる保護絶縁膜に発生するクラック等の欠陥も減少
し、その保護効果が増大する。
を有する下層配線形成面上に堆積される層間絶縁膜の上
面即ち上層配線の形成面がほぼ平坦に形成されるので、
局所的な膜厚の減少のために生ずるストレスマイグレー
ションやエレクトロマイグレーションによる上層配線の
断線は防止される。またこれに伴って、上層配線配設面
に形成される段差も減少するので、該面上に成長せしめ
られる保護絶縁膜に発生するクラック等の欠陥も減少
し、その保護効果が増大する。
従って本発明は多層配線を有する半導体装置の製造歩
留り、及び信頼性の向上に効果がある。
留り、及び信頼性の向上に効果がある。
第１図（ａ）〜（ｅ）は本発明の方法の一実施例の工程
断面図、 第２図はECRプラズマCVD装置の模式断面図、 第３図（ａ）〜（ｂ）は従来方法の工程断面図 である。 図において、 １はｐ型Si基板、２はフィールド酸化膜、３は素子形成
領域、４はゲート酸化膜、5A、5Bはゲート電極（ワード
線）、６はn+型ソース領域、７はn+型ドレイン領域、８
はSiO2膜、９は急峻な段差部、10はSi3N4膜、10aは膜質
が悪く薄いSi3N4膜、11はSiO2層間絶縁膜、12はコンタ
クト窓、13は上層A1配線（ビット線）、14は保護絶縁膜 を示す。
断面図、 第２図はECRプラズマCVD装置の模式断面図、 第３図（ａ）〜（ｂ）は従来方法の工程断面図 である。 図において、 １はｐ型Si基板、２はフィールド酸化膜、３は素子形成
領域、４はゲート酸化膜、5A、5Bはゲート電極（ワード
線）、６はn+型ソース領域、７はn+型ドレイン領域、８
はSiO2膜、９は急峻な段差部、10はSi3N4膜、10aは膜質
が悪く薄いSi3N4膜、11はSiO2層間絶縁膜、12はコンタ
クト窓、13は上層A1配線（ビット線）、14は保護絶縁膜 を示す。
Claims (1)
- 【請求項１】配線多層配線構造を形成するに際して、 下層配線が形成された面上に被着されて表面に該下層配
線による段差部が形成されたシリコン酸化物系の第１の
絶縁物膜上に、 電子サイクロトロン共鳴プラズマによる気相成長によっ
てシリコン窒化膜の第２の絶縁膜を堆積し、 弗酸系のエッチング液により、該第１の絶縁膜の段差部
側面上の該第２の絶縁層をエッチング除去し、さらに、
該エッチングにより表出した該第１の絶縁膜の端面から
該下層配線上の該第１の絶縁膜をエッチング除去するこ
とにより、該下層配線上部の該第２の絶縁膜をリフトオ
フして該下層配線を表出せしめた後、 該下層配線表出面上に第３の絶縁膜を形成し、 該第３の絶縁膜上に上層の配線を形成する工程を含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313788A JP2674654B2 (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313788A JP2674654B2 (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01187946A JPH01187946A (ja) | 1989-07-27 |
| JP2674654B2 true JP2674654B2 (ja) | 1997-11-12 |
Family
ID=11824774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313788A Expired - Fee Related JP2674654B2 (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674654B2 (ja) |
-
1988
- 1988-01-22 JP JP1313788A patent/JP2674654B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01187946A (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614098B1 (en) | Semiconductor devices and fabrication thereof | |
| JPH05304213A (ja) | 半導体装置の製造方法 | |
| JPH0492427A (ja) | 半導体装置の製造方法 | |
| KR100380890B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| US20040188842A1 (en) | Interconnect structure | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| KR100400248B1 (ko) | 반도체소자의 배선 형성방법 | |
| JP2937998B1 (ja) | 配線の製造方法 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| KR100253578B1 (ko) | 반도체 장치의 평탄화층 제조방법 | |
| JP2002025991A (ja) | プラズマクリーニング方法、半導体装置の製造方法 | |
| JPH1022390A (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| KR20020036127A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 | |
| JP2003174031A (ja) | 半導体素子の配線形成方法 | |
| KR0156216B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH09213793A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH034525A (ja) | 半導体装置の製造方法 | |
| JPH08162534A (ja) | 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |