JPH01187946A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置の製造方法、特に多層配線の形成方法に関し
、 上層配線形成面を平坦化する多層配線の形成方法を提供
して、該半導体装置の製造歩留り及び信頼性を向上させ
ることを目的とし、 多層配線構造を形成するに際して、下層配線が形成され
た面上に被着されて表面に該下層配線による段差部が形
成されたシリコン酸化物系の第１の絶縁膜上に、電子サ
イクロトロン共鳴プラズマによる気相成長によってシリ
コン窒化物系の第２の絶縁膜を堆積し、弗酸系のエツチ
ング液により該第１の絶縁膜の段差部側面上のシリコン
窒化膜及び該下層配線上の第１の絶縁膜をエツチング除
去すると共に、該下層配線上部の第２の絶縁膜をリフト
オフして下層配線を表出せしめた後、該下層配線表出面
上に第３の絶縁膜を形成し、該第３の絶縁膜上に上層の
配線を形成する工程を含んで構成される。

〔産業上の利用分野〕

本発明は半導体装置の製造方法、特に多層配線の形成方
法に関する。

高集積度の半導体装置においては、その集積度の向上を
図るために配線幅が極度に縮小されてきている。

そのため、高集積度の半導体装置においては、上層配線
の形成面に下層配線等によって生ずる段差が、液面に形
成する配線に、該配線に用いる配線材料層形成の際のス
テンプカバレージ性の悪さによって生せしめる変形や断
線によって、該半導体装置の歩留り及び信頼性を低下さ
せるという問題が生ずる。

また該高梁積度の半導体装置においては層間絶縁膜も極
力薄く形成されるので、上記段差部によってクランクを
生じ、該クラックによる絶縁性の劣化によっても該半導
体装置の信頼性が撰なわれるという問題も生ずる。

そこでこれらの問題を除去するために、上層の配線を形
成する面を平坦化する技術の開発が要望されている。

〔従来の技術〕 従来の多層配線の形成方法においては、第３図（ａｌに
示すように、下層の絶縁膜５２が形成された半導体基板
５１上に例えばポリシリコン（Ｓｉ）よりなる例えば厚
さ５０００人程度０下層配線５３を形成した後、該下層
配線５３上に例えば厚さ６０００人程度０燐珪酸ガラス
（ＰＳＧ）層間絶縁膜５４を通常の化学気相成長（ＣＶ
Ｄ）法により形成する。この状態においては核層間絶縁
膜５４の段差部５５は極めて急峻である。

そこで該層間絶縁膜５４のリフロー処理を行って第３図
（ｂ）に示すように上記段差部をなだらかに形成した後
、該層間絶縁膜５４上に通常のスバ・ツタリング及びリ
ソグラフィ工程を経て例えばアルミニウム（ＡＩ）より
なる上層配線５６を形成し、その上に保護絶縁膜５７を
形成していた。

〔発明が解決しようとする問題点〕

しかし上記従来の方法においては、上層配線５６が形成
される層間絶縁膜５４の表面に下層配線５３の高さにほ
ぼ匹敵する高い段差部が形成されるために、スパッタリ
ング形成されるＡＩＪｉｌのステソプヵハレージ性が良
くないことによって段差側面のへ１上層配線５６が例え
ば第３図（ｂｌに５８で示すように極端に薄く形成され
て、ストレスマイグレーションやエレクトロマイグレー
ションにる断線を生じたり、またこのＡＩ上層配線５６
上に生ずる急峻な段差によってその上に形成される保護
絶縁膜５７にクラック５９を生じて該保護絶縁膜５７の
保護効果が減少する等によって、該半導体装置の製造歩
留りや信頼性が低下するという問題があった。

そこで本発明は、上層配線形成面を平坦化する多層配線
の形成方法を提供して、該半導体装置の製造歩留り及び
信頼性を向上させることを目的とする。

〔問題点を解決するための手段］ 上記問題点は、多層配線構造を形成するに際して、下層
配線が形成された面上に被着されて表面に該下層配線に
よる段差部が形成されたシリコン酸化物系の第１の絶縁
膜上に、電子サイクロトロン共鳴プラズマによる気相成
長によってシリコン窒化物系の第２の絶縁膜を堆積し、
弗酸系のエツチング液により該第１の絶縁膜の段差部側
面上のシリコン窒化膜及び該下層配線上の第１の絶縁膜
をエツチング除去°すると共に、該下層配線上部の第２
の絶縁膜をリフトオフして下層配線を表出せしめた後、
該下層配線表出面上に第３の絶縁膜を形成し、該第３の
絶縁膜上に上層の配線を形成する工程を含む本発明によ
る半導体装置の製造方法によって解決される。

〔作　用〕

電子サイクロトロン共鳴（ＥＣＲ）プラズマによる絶縁
膜の気相成長には、基板面に対して垂直な方向に著しく
優勢な成長の異方性を有し、基板面にほぼ垂直な段差部
側面の成長速度が極めて遅く、且つ該段差側面に成長し
た絶縁膜の膜質が悪くてそのエツチング耐性が大幅に低
下するという性質がある。

そこで本発明の方法においては、下層の配線によって段
差部を生じているＳｉｎｇ若しくは　ＰＳＧ等通常のＳ
ｉ酸化物系絶縁膜上に上記電子サイクロトロン共鳴（Ｏ
ＣＲ）プラズマによる気相成長により上記第１の絶縁膜
とエツチングの選択性を有する窒化シリコン（ｓｉ３Ｎ
４）等のＳｉ窒化物系絶縁膜を形成する。

この成長で、前記特性により、プラズマ源に向かうＳｉ
酸化物系絶縁膜の上面部には厚く膜質のよいＳｉ窒化物
系絶縁膜が形成されるが、プラズマ源に対してほぼ平行
した向きになる段差の側面部には極めて薄く且つ膜質が
悪く本来エツチングされにくい弗酸系のＳｉ酸化物系絶
縁膜のエッチャントによっても容易にエツチングされる
Ｓｉ窒化物系絶縁膜が形成される。

そこで該Ｓｉ窒化物系絶縁膜の成長を終わった基板を弗
酸系のエッチャントでエツチングすることにより、段差
部側面の膜質の悪いＳｉ窒化物系絶縁膜がエツチング除
去され、次いで該段差の側面に端面が表出した下層配線
上のＳｉ酸化物系絶縁膜が上記表出端面から順次エツチ
ング除去され、これに伴って該Ｓｉ酸化物系絶縁膜上の
Ｓｉ窒化物系絶縁膜がリフトオフされる。そして上面が
表出する下層配線が第１の絶縁膜と第２絶縁膜によって
埋込まれたほぼ平坦な面が形成される。

従って、該面上に層間絶縁膜を被着してなる上層配線の
形成面は、高い段差部のないほぼ平坦な面になるので該
面上に形成される上層配線の変形、保護絶縁膜のクラッ
ク等が防止されて、多層配線を有する半導体装置の製造
歩留り及び信頼性が向上する。

〔実施例〕

以下本発明を、図示実施例により具体的に説明する。

第１図（ａ）〜（ｅ）は本発明の一実施例の工程断面図
で、第２図はＥＣＲプラズマＣＶＤ装置の模式断面図で
ある。

第１図（ａ）参照 本発明の方法を例えばＭＯ３型半導体装置に適用する際
には、例えばｐ型Ｓｉ基板１のフィールド酸化膜２で画
定された素子形成領域３に、例えば厚さ３００人程人程
ゲート酸化膜４とその上に形成されたポリＳｉよりなる
厚さ５０００人程度０ゲート電極（第１のワード線）５
Ａ、及び基板面に形成されたｎ゛型ソース領域６、ｎ゛
型ドレイン領域７りなるＭＯＳ）ランジスタが形成され
、フィールド酸化膜２上に図示されない隣接トランジス
タのゲート電極（第２のワード線）　５Ｂが形成されて
なる被加工基板上に、先ず通常のＣＶＤ法によりワード
ｖＡ５ｘ、５Ｂ等の１／２程度の厚さを有するＳｉ酸化
物系絶縁膜例えば厚さ２５００人程度０ＳｉＯｚ膜８を
形成する。この成長によりワード線５Ａ、５Ｂ上のＳｉ
Ｏ□膜８の側面部には急峻な段差部９が形成される。

第１図ｆｂ）参照 次いでモノシラン（Ｓｉｌｌｔ）と窒素（Ｎ２）を反応
ガスに用いた電子サイクロトロン共鳴プラズマによる気
相成長（ＥＣＩ？プラズマＣＶＤ）法によって、上記５
ｉ０２膜８上にワード線５Ａ、５Ｂ等の１７２程度の厚
さを有するＳｉ窒化物系絶縁膜例えば厚さ２５００人程
度０Ｓｉ３Ｎ４膜ｌＯを形成する。この成長により５ｉ
ｎ２膜８の上面には上記厚さの良質のＳｉ３Ｎ、膜１０
が形成されるが、前記Ｓｉｎ、膜８の段差部９の側面に
は極薄く且つ膜質の悪いＳｉ３Ｎ、膜１０ａが形成され
る。

なお上記５ｉＪａ膜１０をＥＣＲプラズマＣＶＤ法で形
成する際には、例えば反応ガスとして ＳｉＨ４：　Ｎｚ　＝　１０　：　３０　（ｃｃ／ｍ１
ｎ）を用い、これを２〜４　Ｘ　１０−’Ｔｏｒｒ程度
に減圧し、周波数２．４５Ｇｆ（ｚの電力を４００〜６
００Ｗ程度印加して行う。

第１図（Ｃ）参照 次いで通常Ｓｉ酸化物系絶縁膜のエツチングに用いる弗
酸（ＨＦ）系のエッチャントによりウェットエツチング
処理を行う。

このエツチングにより膜質が悪（且つ薄い１０ａはエツ
チング除去され、続いて該段差の側面に端面が表出され
たビット線５＾、５Ｂ上のＳｉＯ□膜８が表出端面から
順次溶解除去され、これに伴って該ビット線５八、５Ｂ
上部のＳｉ、Ｎ４膜１０が選択的にリフトオフされる。

そしてピッＩ・線５八、５Ｂが５ｊ０２膜８及び５ｉＪ
ａ膜１０によってほぼ平坦に埋込まれた面が形成される
。なおワード線５Ａ、５Ｂの側面部には楔状に間隙部が
形成されるが支障はない。

第１図（ｄｉ参照 次いで該基板上に通常のＣＶＤ法により、上層配線の形
成面になる例えば厚さ５０００〜６０００人程度のＳｉ
Ｏ□層間絶縁膜１１を形成する。この際前記ワード線論
、５Ｂ等の側面部に形成されていた楔状の間隙部５ｉ０
２層間絶縁膜１１によって完全に埋められて表面に段差
部を生ずることなく、該ＳｉＯ□層間絶縁膜１１の上面
はほぼ平坦に形成される。

第１図Ｆ（４）参照 次いでドレイン領域８を表出するコンタクト窓１２を形
成した後、該ＳｉＯ□層間絶縁膜１１上に従来同様の方
法により上層のＡＩ配線例えば厚さ１μｍ程度のビット
線１３を形成する。前記のように該ビット線１３の形成
面が平坦化されているので、該ビ、ソト線１３も平坦に
形成され、酸ビット線１３が変形して膜厚の減少を生ず
ることはない。

次いでＣＶＤ法により厚さ１μｍ程度のＰＳＧ等の保護
絶縁膜１４の形成がなされて本発明の方法によるＭＯ３
半導体が完成する。

なお前記のようにビット線１３が平坦に形成されること
によって該ビット線（上層配線）１３形成面上に大きく
且つ急峻な段差部が形成されることがなくなるので、該
ビット線（上層配線）１３形成面上に成長せしめられる
ＰＳＧ等の保護絶縁膜１４に発生するクランク等の欠陥
は大幅に減少する。

第２図はＰ、ｃＲプラズマＣｖＤ装置の一例を示す模式
断面図である。

図において、１５は成長室、１６はプラズマ発生室、１
７はμ波透過窓、１８は排気口、１９はマグネット、２
０は導波管、２１はＮ２ガス導入口、２２は５ｉＨａガ
ス導入口、２３は被加工基板である。

２．４５ＧＩｌｚのμ波は導波管２０より透過窓１７を
経てＮ２ガスが導入されたプラズマ発生室１６に導入さ
れ、マグネット１９によりＥＣＲ放電によるプラズマを
発生し、これが成長室１５に到達してＳ　ｉ　Ｉｆ　、
ガスを分解して被加工基板２３上にＳｉ、Ｎ、を堆積す
る。

なおこの装置において、マグネット１９に被加工基板２
３に向かう磁場強度の勾配を設けることによって、被加
工基板面に垂直な方向に優勢な異方性を有する成長が行
われる。

以上本発明の方法を、下層配線に高融点のポリＳｉを使
用する例について説明したが、本発明の方法は特に温度
を高く上昇させることがないので、下層の配線にへ１等
の融点の低い金属を用いる場合にも適用される。

［発明の効果］ 以上説明のように本発明によれば、配線等による段差を
有する下層配線形成面上に堆積される層間絶縁膜の上面
即ち上層配線の形成面がほぼ平坦に形成されるので、局
所的な膜厚の減少のために生スるストレスマイグレーシ
ョンやエレクトロマイグレーションによる上層配線の断
線は防止される。またこれに伴って、上層配線配設面に
形成される段差も減少するので、該面上に成長せしめら
れる保護絶縁膜に発生するクランク等の欠陥も減少し、
その保護効果が増大する。

従って本発明は多層配線を有する半導体装置の製造歩留
り、及び信頼性の向上に効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の方法の一実施例の工程
断面図、 第２図はＥＣＲプラズマＣＶＯ装置の模式断面図、第３
図（ａ）〜（ｂｌは棲従来方法の工程断面図である。 図において、 ■はｐ型Ｓｔ基板、 ２はフィールド酸化膜、 ３は素子形成領域、 ４はゲート酸化膜、 ５Ａ、　５Ｂはゲート電極（ワード線）、６はｎ゛型ソ
ース領域、 ７はｎ１型ドレイン領域、 ８はＳｉＯ□膜、 ９は急峻な段差部、 １０は５ｉＪ４膜、 １０ａは膜質が悪く薄い５ｉＪ４膜、 １１は５ｉＯＪ間絶縁膜、 １２はコンタクト窓、 １３は上層ＡＩ配線（ビット線）、 １４は保護絶縁膜 を示す。 第３　図

Claims (1)

1. 【特許請求の範囲】 　多層配線構造を形成するに際して、 下層配線が形成された面上に被着されて表面に該下層配
   線による段差部が形成されたシリコン酸化物系の第１の
   絶縁膜上に、 電子サイクロトロン共鳴プラズマによる気相成長によっ
   てシリコン窒化物系の第２の絶縁膜を堆積し、 弗酸系のエッチング液により該第１の絶縁膜の段差部側
   面上のシリコン窒化膜及び該下層配線上の第１の絶縁膜
   をエッチング除去すると共に、該下層配線上部の第２の
   絶縁膜をリフトオフして下層配線を表出せしめた後、 該下層配線表出面上に第３の絶縁膜を形成し、該第３の
   絶縁膜上に上層の配線を形成する工程を含むことを特徴
   とする半導体装置の製造方法。