JP2003174031A - 半導体素子の配線形成方法 - Google Patents

半導体素子の配線形成方法

Info

Publication number
JP2003174031A
JP2003174031A JP2001391178A JP2001391178A JP2003174031A JP 2003174031 A JP2003174031 A JP 2003174031A JP 2001391178 A JP2001391178 A JP 2001391178A JP 2001391178 A JP2001391178 A JP 2001391178A JP 2003174031 A JP2003174031 A JP 2003174031A
Authority
JP
Japan
Prior art keywords
hard mask
forming
nitride film
conductive layer
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001391178A
Other languages
English (en)
Inventor
Keikin Kim
炯 均 金
Min Yon Lee
民 ヨン 李
Ken Son
権 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003174031A publication Critical patent/JP2003174031A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 本発明は、互いに異なる物性を有する窒化膜
同士の接触時に発生する浮き上がりや割れを防止する半
導体素子の配線形成方法を提供することを可能にするこ
とを目的としている。 【解決手段】 半導体基板上に形成された絶縁膜上に導
電層を形成する段階と、低圧化学気相蒸着法で窒化膜を
蒸着して導電層上にハードマスク層を形成する段階と、
ハードマスク層をパターニングし、パターニングされた
ハードマスクを用いて導電層をパターニングする段階
と、低圧化学気相蒸着法で窒化膜を蒸着した後、スペー
サをエッチングすることにより、パターニングされた導
電層とハードマスクの側壁にスペーサを形成する段階と
からなることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の配線
形成方法に関し、特に窒化膜からなるハードマスク及び
スペーサを有するトランジスタのゲート電極またはメモ
リ素子のワードライン及びビットライン形成方法に関す
る。
【０００２】
【従来の技術】一般に、半導体素子の集積度が増加する
につれてパターンの幅が減少するため、信号の伝達速度
が低下し、これにより素子の動作速度に関する問題が引
き起こされる。パターン幅の減少による動作速度の低下
を防止するためには、パターンの厚さを増加させなけれ
ばならない。ところが、この場合、素子の高集積化が難
しくなるため、一般に配線はポリシリコンと金属との積
層構造で形成する。
【０００３】ところで、このような金属の使用は、ポリ
シリコンとのエッチング比の差によるパターンの不良
と、蒸着または洗浄装備の汚染を誘発して素子の歩留ま
りを低下させる。即ち、金属とポリシリコンをパターニ
ングするためには感光膜を厚く形成しなければならない
が、実際の工程で厚い感光膜のみを用いてパターンを形
成する場合、多くの問題点が発生する。従って、配線と
して用いられる導電層上にハードマスクを形成し、ハー
ドマスクを用いて導電層をパターニングする技術が提示
された。
【０００４】次に、ハードマスクを用いる従来の技術を
図１（ａ）〜図１（ｄ）に基づいて説明する。図１
（ａ）〜図１（ｄ）は半導体素子の配線形成方法を説明
するための素子の断面図、トランジスタのゲート電極形
成過程を例を挙げて説明する。
【０００５】図１（ａ）に示すように、半導体基板１上
にゲート酸化膜２、ポリシリコン層３、金属層４及びハ
ードマスク層５を順次形成した後、前記ハードマスク層
５上に感光膜パターン６を形成する。前記金属層４はア
ルミニウムＡｌ、タングステンＷ、チタニウムＴｉのよ
うな金属またはシリサイド層からなり、前記ハードマス
ク層５はプラズマ化学気相蒸着（ＰＥＣＶＤ）法で蒸着
された窒化膜からなる。
【０００６】図１（ｂ）に示すように、前記感光膜パタ
ーン６をマスクとして用いたエッチング工程で前記ハー
ドマスク層５をパターニングしてハードマスク５ａを形
成する。その後、図１（ｃ）に示すように、前記ハード
マスク５ａをマスクとして用いたエッチング工程で前記
金属層４、ポリシリコン層３及びゲート酸化膜２を順次
パターニングしてゲート電極４ａを形成した後、ゲート
電極４ａの両側部の半導体基板１に不純物イオンを注入
して接合領域７を形成する。
【０００７】図１（ｄ）に示すように、前記ハードマス
ク５ａ及びゲート電極４ａの両側壁に絶縁膜でスペーサ
８を形成する。前記スペーサ８は多数枚のウェーハ処理
が可能なバッチ型チャンバーで低圧化学気相蒸着（ＬＰ
ＣＶＤ）法にて蒸着された窒化膜からなる。
【０００８】ところで、前記従来の技術は、図１（ｄ）
の‘Ｄ’部分に示すように、ストレス特性の異なる２種
の窒化膜、即ちハードマスク５ａを成す窒化膜とスペー
サ８を成す窒化膜を使用するため、両窒化膜間のストレ
ス差異によって、図３に示すように界面部分に浮き上が
り（Ｅ部分）または割れが発生する。図２において、グ
ラフＢは低圧化学気相蒸着（ＬＰＣＶＤ）法で蒸着され
た窒化膜のストレス測定値(約１２Ｅ９ｄｙｎ／ｃｍ2)
を示し、グラフＣはプラズマ化学気相蒸着（ＰＥＣＶ
Ｄ）法で蒸着した窒化膜のストレス測定値（約−２Ｅ９
ｄｙｎ／ｃｍ2）を示す。
【０００９】このような浮き上がりまたは割れは、ウェ
ーハ及び装備を汚染させ、或いは素子の動作時に配線間
の接触や漏洩電流を引き起こし、素子の電気的特性を劣
化させる。さらに、このような現象はウェーハの縁部で
さらに激しく発生するため、素子の歩留まりに大きい影
響を及ぼす。
【００１０】
【発明が解決しようとする課題】従って、本発明の目的
は、互いに異なる物性を有する窒化膜同士の接触時に発
生する浮き上がりや割れを防止するために、ストレス特
性の類似した窒化膜を用いることにより、前記短所を解
消することが可能な半導体素子の配線形成方法を提供す
ることにある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
の本発明は、半導体基板上に形成された絶縁膜上に導電
層を形成する段階と、低圧化学気相蒸着法で窒化膜を蒸
着して導電層上にハードマスク層を形成する段階と、ハ
ードマスク層をパターニングし、パターニングされたハ
ードマスクを用いて導電層をパターニングする段階と、
低圧化学気相蒸着法で窒化膜を蒸着した後、スペーサを
エッチングすることにより、パターニングされた導電層
とハードマスクの側壁にスペーサを形成する段階とから
なることを特徴とする。
【００１２】前記ハードマスク及びスペーサを形成する
ための窒化膜蒸着工程は、６００〜８００℃の温度及び
１〜５００Ｔｏｒｒの圧力条件の単型チャンバーで行わ
れ、前記スペーサを形成するための窒化膜蒸着工程は、
６００〜８００℃の温度及び０.１〜１Ｔｏｒｒの圧力
条件のバッチ型チャンバーで行われることもできること
を特徴とする。
【００１３】
【発明の実施の形態】本発明は、互いに異なる物性を有
する窒化膜同士の接触時に発生する浮き上がりまたは割
れを防止するために、ストレス特性の類似した窒化膜を
用いる。ストレス特性の類似とは、膜の化学量論比が類
似することを意味し、これは膜の基本的な物性が類似す
るということを意味するので、本発明ではこのような特
性を用いる。
【００１４】ストレス特性が類似した窒化膜としては、
ウェーハを一枚ずつ処理することが可能な単型チャンバ
ー(single type chamber)で低圧化学基気相蒸着（ＬＰ
ＣＶＤ）法にて蒸着できる窒化膜と、多数枚のウェーハ
処理が可能なバッチ型チャンバー(batch type chamber)
で低圧化学気相蒸着（ＬＰＣＶＤ）法にて蒸着できる窒
化膜がある。
【００１５】以下、前記図を再参照して本発明を詳細に
説明する。
【００１６】図１（ａ）は、半導体基板１上に絶縁膜と
なるゲート酸化膜２、ポリシリコン層３、導電層となる
金属層４及びハードマスク層５を順次形成した後、前記
ハードマスク層５上に感光膜パターン６を形成した状態
の断面図である。前記金属層４はアルミニウムＡｌ、タ
ングステンＷ、チタニウムＴｉのような金属またはシリ
サイドで形成し、前記ハードマスク層５はウェーハを一
枚ずつ処理することが可能な単型チャンバーでＳｉＨ4
及びＮＨ3を用いた低圧化学気相蒸着（ＬＰＣＶＤ）法
にて蒸着された窒化膜を用いる。前記蒸着工程は、６０
０〜８００℃の温度及び１Ｔｏｒｒ以上の圧力、好まし
くは１〜５００Ｔｏｒｒの圧力条件で行い、前記窒化膜
は５００〜３０００Åの厚さに形成する。
【００１７】図１（ｂ）は前記感光膜パターン６をマス
クとして用いたエッチング工程で前記ハードマスク層５
をパターニングしてハードマスク５ａを形成した状態の
断面図である。図１（ｃ）は前記ハードマスク５ａをマ
スクとして用いたエッチング工程で前記金属層４、ポリ
シリコン層３及びゲート酸化膜２を順次パターニングし
てゲート電極４ａを形成した後、ゲート電極４ａの両側
部の半導体基板１に不純物イオンを注入して接合領域７
を形成した状態の断面図である。
【００１８】図１（ｄ）は前記ハードマスク５ａ及びゲ
ート電極４ａの両側壁に絶縁膜でスペーサ８を形成した
状態の断面図である。前記スペーサ８を形成するための
絶縁膜は、前記ハードマスク５ａとして用いられる窒化
膜と同じ窒化膜で形成し、或いは１Ｔｏｒｒ以下の圧
力、好ましくは０.１〜１Ｔｏｒｒの圧力条件のバッチ
型チャンバーにおいて低圧化学気相蒸着（ＬＰＣＶＤ）
法にて蒸着された窒化膜で形成し、５０〜１０００Åの
厚さに形成する。
【００１９】図２において、グラフＡは前記ハードマス
ク５ａを成す窒化膜のストレス測定値（約１３Ｅ９ｄｙ
ｎ／ｃｍ2）を示し、グラフＢはスペーサ８を成す窒化
膜のストレス測定値（約１２Ｅ９ｄｙｎ／ｃｍ2）を示
す。グラフから分かるように、両窒化膜のストレス特性
は互いに類似しているため、本発明を適用すると、図３
のように２つの窒化膜同士が接触する部分で浮き上がり
または割れが発生しない。
【００２０】また、従来ではプラズマ化学気相蒸着（Ｐ
ＥＣＶＤ）法で窒化膜を蒸着するために高価の高温装備
を使用したが、本発明はウェーハを一枚ずつ処理するこ
とが可能な単型チャンバーで低温化学気相蒸着（ＬＰＣ
ＶＤ）法にて窒化膜を蒸着するので、低価の装備を使用
することができる。単型チャンバーで工程が行われる場
合、一枚のウェーハ処理にかかる時間が約５分程度なの
で、多数枚のウェーハを処理するバッチ型チャンバーを
用いる場合より歩留まりが向上する。
【００２１】
【発明の効果】上述したように、本発明は、異なる物性
を有する窒化膜同士の接触時に発生する浮き上がりまた
は割れを防止するために、ストレス特性の類似している
窒化膜を用いる。ストレス特性の類似した窒化膜として
は、ウェーハを一枚ずつ処理することが可能な単型チャ
ンバーで低圧化学気相蒸着（ＬＰＣＶＤ）法にて蒸着で
きる窒化膜と、多数枚のウェーハ処理が可能なバッチ型
チャンバーで低圧化学気相蒸着（ＬＰＣＶＤ）法にて蒸
着できる窒化膜を用いる。
【００２２】従って、本発明は、２つの窒化膜同士が接
触する部分で発生する浮き上がりまたは割れによる汚染
及び不良を防止して素子の電気的特性及び歩留まりの向
上を図り、既存使用した低価の装備をそのまま利用でき
るようにして、製造コストの低減効果をもつ。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は半導体素子の配線形成方法を
説明するための素子の断面図である。
【図２】窒化膜のストレス特性を示すグラフ図である。
【図３】図１（ｄ）に示す‘Ｄ’部分の拡大図である。
【符号の説明】
１ 半導体基板 ２ ゲート酸化膜 ３ ポリシリコン層 ４ 金属層 ４ａ ゲート電極 ５ ハードマスク層 ５ａ ハードマスク ６ 感光膜 ７ スペーサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 27/10 ６８１Ｂ (72)発明者 孫 権 大韓民国 京畿道 軍逋市 大夜味洞 コ ンヤンアパートメント201−1604 Ｆターム(参考） 4M104 BB01 CC05 DD04 DD63 DD71 EE05 EE09 EE17 FF13 FF14 GG09 GG10 GG14 HH09 5F033 HH04 HH08 HH18 HH19 HH25 MM05 MM07 QQ08 QQ09 QQ10 QQ28 QQ30 RR06 SS13 TT08 VV06 WW02 WW03 WW05 XX14 XX17 5F083 GA27 JA19 JA35 JA39 KA01 KA05 PR21 5F140 AA14 AA24 AC32 BF04 BF11 BF15 BF17 BF18 BG08 BG14 BG22 BG52 BK13

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された絶縁膜上に導
    電層を形成する段階と、 低圧化学気相蒸着法で窒化膜を蒸着して前記導電層上に
    ハードマスク層を形成する段階と、 前記ハードマスク層をパターニングし、パターニングさ
    れたハードマスクを用いて導電層をパターニングする段
    階と、 低圧化学気相蒸着法で窒化膜を蒸着した後、スペーサを
    エッチングすることにより、パターニングされた導電層
    とハードマスクの側壁にスペーサを形成する段階とから
    なることを特徴とする半導体素子の配線形成方法。
  2. 【請求項２】 前記ハードマスク及びスペーサを形成す
    るための窒化膜蒸着工程は、６００〜８００℃の温度及
    び１〜５００Ｔｏｒｒの圧力条件の単型チャンバーで行
    われることを特徴とする請求項１記載の半導体素子の配
    線形成方法。
  3. 【請求項３】 前記ハードマスクは５００〜３０００Å
    の厚さに形成されることを特徴とする請求項１記載の半
    導体素子の配線形成方法。
  4. 【請求項４】 前記スペーサを形成するための窒化膜蒸
    着工程は、６００〜８００℃の温度及び０.１〜１Ｔｏ
    ｒｒの圧力条件のバッチ型チャンバーで行われることを
    特徴とする請求項１記載の半導体素子の配線形成方法。
  5. 【請求項５】 前記スペーサを形成するための窒化膜は
    ５０〜１０００Åの厚さに蒸着されることを特徴とする
    請求項１記載の半導体素子の配線形成方法。
JP2001391178A 2001-11-30 2001-12-25 半導体素子の配線形成方法 Pending JP2003174031A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-75440 2001-11-30
KR1020010075440A KR20030044619A (ko) 2001-11-30 2001-11-30 반도체 소자의 배선 형성 방법

Publications (1)

Publication Number Publication Date
JP2003174031A true JP2003174031A (ja) 2003-06-20

Family

ID=19716503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001391178A Pending JP2003174031A (ja) 2001-11-30 2001-12-25 半導体素子の配線形成方法

Country Status (3)

Country Link
US (1) US20030166335A1 (ja)
JP (1) JP2003174031A (ja)
KR (1) KR20030044619A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019693A (ja) * 2004-06-30 2006-01-19 Hynix Semiconductor Inc 半導体メモリ装置のゲート構造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254352B (en) * 2005-06-20 2006-05-01 Macronix Int Co Ltd Method of fabricating conductive lines and structure of the same
KR100904729B1 (ko) * 2006-06-30 2009-06-26 주식회사 하이닉스반도체 반도체소자의 듀얼 게이트 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369051A (en) * 1988-09-15 1994-11-29 Texas Instruments Incorporated Sidewall-sealed poly-buffered LOCOS isolation
KR100240880B1 (ko) * 1997-08-16 2000-01-15 윤종용 반도체 장치의 게이트 전극 형성 방법
US6071783A (en) * 1998-08-13 2000-06-06 Taiwan Semiconductor Manufacturing Company Pseudo silicon on insulator MOSFET device
US6117737A (en) * 1999-02-08 2000-09-12 Taiwan Semiconductor Manufacturing Company Reduction of a hot carrier effect by an additional furnace anneal increasing transient enhanced diffusion for devices comprised with low temperature spacers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019693A (ja) * 2004-06-30 2006-01-19 Hynix Semiconductor Inc 半導体メモリ装置のゲート構造
JP4573653B2 (ja) * 2004-06-30 2010-11-04 株式会社ハイニックスセミコンダクター 半導体メモリ装置のゲート構造製造方法

Also Published As

Publication number Publication date
KR20030044619A (ko) 2003-06-09
US20030166335A1 (en) 2003-09-04

Similar Documents

Publication Publication Date Title
US6162649A (en) Method of manufacturing ferroelectric memory device
KR100502673B1 (ko) 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법
US6333250B1 (en) Method of forming gate electrode in semiconductor device
JPH11121621A (ja) 自己整列コンタクトホール形成方法
JP2003174031A (ja) 半導体素子の配線形成方法
US6281118B1 (en) Method of manufacturing semiconductor device
US6291279B1 (en) Method for forming different types of MOS transistors on a semiconductor wafer
KR100382543B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US7488681B2 (en) Method for fabricating Al metal line
JP2001110782A (ja) 半導体装置の製造方法
US5946599A (en) Method of manufacturing a semiconductor IC device
US6800922B2 (en) Semiconductor device with layer peeling resistance
US20010016416A1 (en) Method for fabricating contact plug
US20050272210A1 (en) Method for manufacturing gate electrode of semiconductor device using aluminium nitride film
JP2000150630A (ja) 半導体装置の製造方法及び半導体装置
KR0157893B1 (ko) 반도체 소자 제조방법
KR0156216B1 (ko) 박막트랜지스터 제조방법
JP2674654B2 (ja) 半導体装置の製造方法
KR100219416B1 (ko) 반도체장치 제조방법
KR100275116B1 (ko) 반도체소자의커패시터형성방법
KR100447978B1 (ko) 반도체 소자의 전극 형성방법
JP3932816B2 (ja) 半導体装置の製造方法
JP3592209B2 (ja) 半導体装置の製造方法
JPH0888198A (ja) 半導体装置の製造方法
WO2003054951A1 (en) Semiconductor device comprising a thin oxide liner and method of manufacturing the same