KR100904729B1 - 반도체소자의 듀얼 게이트 형성방법 - Google Patents

반도체소자의 듀얼 게이트 형성방법 Download PDF

Info

Publication number
KR100904729B1
KR100904729B1 KR1020060061512A KR20060061512A KR100904729B1 KR 100904729 B1 KR100904729 B1 KR 100904729B1 KR 1020060061512 A KR1020060061512 A KR 1020060061512A KR 20060061512 A KR20060061512 A KR 20060061512A KR 100904729 B1 KR100904729 B1 KR 100904729B1
Authority
KR
South Korea
Prior art keywords
gate
film
forming
polysilicon film
polysilicon
Prior art date
Application number
KR1020060061512A
Other languages
English (en)
Other versions
KR20080002609A (ko
Inventor
서혜진
김재수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060061512A priority Critical patent/KR100904729B1/ko
Priority to US11/618,047 priority patent/US20080003790A1/en
Publication of KR20080002609A publication Critical patent/KR20080002609A/ko
Application granted granted Critical
Publication of KR100904729B1 publication Critical patent/KR100904729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Abstract

게이트 폴리실리콘막에 주입된 불순물의 확산을 방지할 수 있는 반도체소자의 게이트 형성방법을 개시한다. 그 방법은, 반도체기판 상에 형성된 게이트절연막 위에 폴리실리콘막을 형성하는 단계와, 폴리실리콘막에 소정 도전형의 불순물이온을 주입하여 폴리실리콘막을 도핑시키는 단계와, 폴리실리콘막 위에 금속 전극막을 형성하는 단계와, 금속 전극막 위에 마스크층을 형성하는 단계와, 마스크층을 식각 마스크로 사용하여 금속 전극막 및 폴리실리콘막을 패터닝하여 게이트 패턴을 형성하는 단계, 및 게이트 패턴의 측면을 질화시키는 단계를 포함하여 이루어진다.
듀얼 게이트, 불순물 확산, 침착(segregation)

Description

반도체소자의 듀얼 게이트 형성방법{Method for forming dual gate of semiconductor device}
도 1은 종래 듀얼 게이트 형성방법을 설명하기 위하여 나타내 보인 단면도이다.
도 2는 열처리공정에서 폴리실리콘막 내에서의 보론(B) 이온의 움직임을 도시한 것이다.
도 3 및 도 4는 본 발명에 의한 반도체소자의 게이트 형성방법을 설명하기 위하여 나타내보인 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 듀얼 게이트를 구비하는 반도체소자의 게이트 형성방법에 관한 것이다.
반도체소자의 게이트를 형성하는 물질로는 흔히 폴리실리콘이 사용된다. 이는 폴리실리콘이 고융점, 박막 형성 및 라인패턴 형성의 용이함 및 평탄한 표면 형성 등 게이트 물질로서 요구되는 물성을 만족시키고 있기 때문이다. 종래에는 공정의 단순화 차원에서 NMOS 및 PMOS 트랜지스터 모두 N형으로 도핑된 폴리실리콘으로 게이트를 형성하였으며, 그로 인해 PMOS 트랜지스터의 경우 매몰채널(buried channel)이 형성되게 된다. 그러나, 디램(DRAM)의 디자인 룰(design rule)이 점점 작아지고 고전력 및 고속동작이 요구되면서 매몰채널을 갖는 PMOS의 경우 한계에 도달하게 되었다. 이를 해소하기 위하여 최근에는 NMOS 영역에는 N형으로 도핑된 폴리실리콘을, PMOS 영역에는 P형으로 도핑된 폴리실리콘을 사용하는 듀얼 게이트(dual gate) 공정이 널리 사용되고 있다. 도면을 참조하여 간략히 설명하기로 한다.
도 1은 종래 듀얼 게이트 형성방법을 설명하기 위하여 나타내 보인 단면도이다.
먼저, 소자분리막(도시되지 않음)이 형성된 반도체기판(10) 위에 산화막을 성장시켜 게이트절연막(12)을 형성한 다음, 게이트전극 형성을 위한 폴리실리콘막(14)을 증착한다. P형 게이트전극이 형성될 영역을 한정하는 마스크패턴(도시되지 않음)을 상기 폴리실리콘막(14) 위에 형성한 다음 PMOS 영역의 상기 폴리실리콘막에 보론(B)을 이온주입한다. 상기 마스크패턴을 제거한 후에 N형 게이트전극이 형성될 영역을 한정하는 마스크패턴(도시되지 않음)을 형성하고 NMOS 영역의 상기 폴리실리콘막에 인(P)을 이온주입한다. 다음에, 상기 마스크패턴을 제거한 다음 전체 게이트영역에서 불순물의 확산이 충분히 이루어지도록 하기 위하여 소정 온도에서 반도체기판을 열처리한다. 이 열처리공정에서 상기 폴리실리콘막(14)의 결정화가 이루어진다.
다음에, 상기 폴리실리콘막(14)에 형성된 자연산화막을 제거하기 위한 세정 공정을 실시한다. 이어서 상기 폴리실리콘막(14) 위에 텅스텐(W) 또는 텅스텐 실리사이드(WSi)를 증착하여 금속 전극막(16)을 형성하고, 그 위에 질화막을 증착한 다음 패터닝하여 하드마스크층(18)을 형성한다. 상기 하드마스크층(16)을 마스크로 하여 상기 금속 전극막(16)과 폴리실리콘막(14)을 차례로 패터닝하여 게이트 패턴을 형성한다. 이어서, 게이트 패턴의 측면에 얇은 측벽 산화막(20)을 형성한다.
이와 같이 종래에는 듀얼 게이트를 형성하기 위하여 NMOS 및 PMOS 영역에 각각 불순물이온을 주입하여 NMOS 및 PMOS 영역 모두에 표면 채널(surface channel)을 갖는 트랜지스터를 형성하게 된다. 그러나, 게이트전극 형성을 위한 식각공정의 손상을 보상하기 위하여 열처리 공정을 실시하는데, 이때 PMOS 영역에 주입된 보론(B) 이온의 여러 경로를 통한 확산(outdiffusion) 또는 침착(segregation)이 일어나게 된다.
도 2는 게이트 패턴을 형성한 후 손상을 보상하기 위하여 실시하는 열처리공정에서 폴리실리콘막 내의 보론(B) 이온의 움직임을 나타낸 것이다.
도면 참조부호 "①"은 폴리실리콘막(14)으로부터 금속 전극막(16)으로의 보론(B)의 침착(segregation)을, "②"는 금속 전극막(16)과 하드마스크층(18) 사이의 보론(B)의 침착을, "③"은 금속 전극막(16)의 표면을 통한 보론(B)의 확산 또는 측벽 산화막(20)으로의 보론(B)의 침착을, "④"는 폴리실리콘막(14)의 표면을 통한 보론(B)의 확산 또는 측벽 산화막(20)으로의 보론(B)의 침착을, 그리고 "⑤"는 게이트절연막(12)을 통한 반도체기판(10)으로의 보론(B)의 침투(penetration)를 각각 나타낸다.
이와 같은 보론(B) 이온의 확산 또는 침착으로 인해 폴리실리콘막에 도핑된 보론(B)의 양이 초기 도핑양보다 감소하는 문제가 발생한다. 그로 인해 소자의 특성을 예측할 수 없는 문제가 초래되거나, 측벽을 통해 게이트절연막까지 보론(B)이 확산될 경우 게이트절연막의 열화를 유발하여 소자의 신뢰성에 치명적인 문제를 일으키게 된다. 또한, 종래의 열처리 공정은 850℃ 이상의 높은 온도에서 이루어지기 때문에 금속 전극막(16) 및 하드마스크층(18)으로 사용된 질화막의 스트레스로 인해 패턴이 들뜨는 리프팅(lifting) 현상이 발생하는 문제점 또한 있다.
본 발명이 이루고자 하는 기술적 과제는 게이트 패터닝 후 손상을 보상하기 위한 열산화 공정 대신에 저온에서 가능한 공정을 실시함으로써 폴리실리콘막에 주입된 불순물의 확산 및 침착을 방지할 수 있는 반도체소자의 게이트 형성방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위하여 본 발명에 의한 반도체소자의 게이트 형성방법은, 반도체기판 상에 형성된 게이트절연막 위에 폴리실리콘막을 형성하는 단계와, 상기 폴리실리콘막에 소정 도전형의 불순물이온을 주입하여 상기 폴리실리콘막을 도핑시키는 단계와, 상기 폴리실리콘막 위에 금속 전극막을 형성하는 단계와, 상기 금속 전극막 위에 마스크층을 형성하는 단계와, 상기 마스크층을 식각 마스크로 사용하여 상기 금속 전극막 및 폴리실리콘막을 패터닝하여 게이트 패턴을 형성하는 단계, 및 상기 게이트 패턴의 측면을 질화시키는 단계를 포함하여 이루어진 다.
본 발명에 있어서 상기 게이트 패턴의 측면을 질화시키는 단계에서 플라즈마(plasma)를 이용하는데, 2.45㎓의 마이크로 웨이브(micro-wave)를 사용하여 500℃ 이상의 온도에서 진행하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3 및 도 4는 본 발명에 의한 반도체소자의 게이트 형성방법을 설명하기 위하여 나타내보인 단면도들이다.
도 3을 참조하면, 반도체기판(20)에 활성영역과 비활성영역을 한정하기 위한 소자분리막(도시되지 않음)을 통상적인 방법으로 형성한다. 이온주입 및 열처리 공정을 통해 반도체기판에 웰(well)을 형성한다. 상기 반도체기판(30) 상에 산화막을 성장시켜 게이트절연막(32)을 형성한다. 이 게이트절연막(32)은 750 ∼ 900℃ 정도의 온도에서 예를 들어 습식 혹은 건식 산화법을 이용하여 30 ∼ 60Å 정도의 두께로 형성한다. 상기 게이트절연막(32) 위에, 예를 들어 저압 화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방식을 사용하여 폴리실리콘막(34)을 형성한다. 상기 폴리실리콘막(340은 도핑되지 않은 비정질실리콘막을 증착하거나, 실란(SiH4)과 인산(PH3)을 원료가스로 사용하여 도핑된 폴리실리콘막을 증착하여 형 성할 수 있다.
다음에, P형 게이트전극이 형성될 영역을 한정하는 마스크패턴(도시되지 않음)을 상기 폴리실리콘막(34) 위에 형성한 다음 이 한정된 영역의 폴리실리콘막(34)에 보론(B)을 이온주입한다. 상기 마스크패턴을 제거한 후, N형 게이트전극이 형성될 영역을 한정하는 마스크패턴(도시되지 않음)을 형성하고, 이 한정된 영역의 폴리실리콘막에 인(P)을 이온주입한다. 다음에, 상기 마스크패턴을 제거한 다음 주입된 불순물이온들을 활성화시키기 위하여 반도체기판을 열처리한다. 이 열처리 공정은, 예를 들어 급속열처리(Rapid Thermal Anneal; RTA) 장비를 이용하여 950℃ 정도의 온도에서 진행한다.
이어서, 상기 폴리실리콘막(34) 위에 텅스텐(W) 또는 텅스텐 실리사이드(WSi)막을 증착하여 게이트 전극을 형성하기 위한 금속 전극막(36)을 형성하고, 그 위에 질화막을 증착한 다음 패터닝하여 게이트 패턴 형성을 위한 하드마스크층(38)을 형성한다. 상기 하드마스크층(38)을 마스크로 하여 금속 전극막(36), 폴리실리콘막(34) 및 게이트절연막(32)을 차례로 패터닝하여 게이트 패턴을 형성한다.
도 4를 참조하면, 상기 게이트 패턴을 질화(nitridation)시키는 공정을 실시한다. 이때 플라즈마를 이용하여 게이트 패턴을 질화시키는데, 플라즈마 생성 깊이를 최소화하기 위하여 2.45㎓의 마이크로파(micro-wave)를 이용하여 500℃ 이상의 온도와 300Torr 이상의 압력에서 실시한다. 그러면 도시된 바와 같이 게이트 패턴의 측면이 질화되어 얇은 질화막(40)이 형성된다. 이 질화막(40)은 게이트 패터닝 을 위한 식각공정에서 발생한 손상을 보상함은 물론, 불순물의 확산방지막으로 작용하여 후속되는 열공정에서 폴리실리콘막(34)에 주입된 불순물이 외부로 확산되거나 측면에 침착되는 것을 방지하는 역할을 한다. 또한, 이 질화공정은 기존의 850℃ 정도에서 진행되는 열산화공정에 비해 비교적 저온인 500℃ 정도의 온도에서도 가능하므로, 열공정에 의한 금속 전극막 및 하드마스크 질화막(38)의 스트레스를 방지하여 패턴이 리프팅(lifting)되는 현상을 방지할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
상술한 본 발명에 의한 듀얼 게이트를 구비하는 반도체소자의 게이트 형성방법에 따르면, 게이트 패터닝후 게이트 패턴의 측면을 질화시켜 얇은 질화막을 형성함으로써 게이트 패터닝시 발생하는 손상을 보상함은 물론 후속되는 열공정에서 폴리실리콘막에 주입된 불순물이 외부로 확산되거나 측면에 침착되는 것을 방지할 수 있다. 또한, 질화공정은 열산화공정에 비해 비교적 저온에서도 가능하기 때문에 열공정에 의한 금속 전극막 및 하드마스크 질화막의 스트레스를 방지하여 패턴이 리프팅(lifting)되는 현상을 방지할 수 있다.

Claims (4)

  1. 반도체기판 상에 게이트절연막 및 폴리실리콘막을 형성하는 단계;
    제1 게이트가 형성될 영역의 상기 폴리실리콘막을 제1 도전형으로 도핑시키는 단계;
    제2 게이트가 형성될 영역의 상기 폴리실리콘막을 제2 도전형으로 도핑시키는 단계;
    상기 폴리실리콘막 위에 하드마스크를 형성하는 단계;
    상기 하드마스크를 식각 마스크로 하여 상기 폴리실리콘막을 패터닝하여 제1 게이트 패턴 및 제2 게이트 패턴을 형성하는 단계; 및
    상기 제1 및 제2 게이트 패턴의 측면을 플라즈마를 이용하여 질화시킴으로써 상기 제1 및 제2 게이트 패턴의 측면에 확산방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
  2. 삭제
  3. 제1항에 있어서, 상기 게이트 패턴의 측면에 확산방지막을 형성하는 단계에서, 2.45㎓의 마이크로 웨이브(micro-wave)를 사용하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
  4. 제1항에 있어서, 상기 게이트 패턴의 측면에 확산방지막을 형성하는 단계는,
    500℃ 이상의 온도에서 진행하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
KR1020060061512A 2006-06-30 2006-06-30 반도체소자의 듀얼 게이트 형성방법 KR100904729B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060061512A KR100904729B1 (ko) 2006-06-30 2006-06-30 반도체소자의 듀얼 게이트 형성방법
US11/618,047 US20080003790A1 (en) 2006-06-30 2006-12-29 Method for forming a gate of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061512A KR100904729B1 (ko) 2006-06-30 2006-06-30 반도체소자의 듀얼 게이트 형성방법

Publications (2)

Publication Number Publication Date
KR20080002609A KR20080002609A (ko) 2008-01-04
KR100904729B1 true KR100904729B1 (ko) 2009-06-26

Family

ID=38877225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061512A KR100904729B1 (ko) 2006-06-30 2006-06-30 반도체소자의 듀얼 게이트 형성방법

Country Status (2)

Country Link
US (1) US20080003790A1 (ko)
KR (1) KR100904729B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104503162A (zh) * 2014-12-24 2015-04-08 深圳市华星光电技术有限公司 具有触控功能的显示面板及其制造方法和复合电极

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980019634A (ko) * 1996-09-02 1998-06-25 문정환 반도체 소자의 게이트 전극 및 그 제조방법
KR20050059900A (ko) * 2003-12-15 2005-06-21 매그나칩 반도체 유한회사 반도체 소자 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW377461B (en) * 1998-06-19 1999-12-21 Promos Technologies Inc Method of manufacturing gates
KR100511897B1 (ko) * 1999-06-24 2005-09-02 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
ATE514181T1 (de) * 2000-03-13 2011-07-15 Tadahiro Ohmi Verfahren zur ausbildung eines dielektrischen films
KR20030044619A (ko) * 2001-11-30 2003-06-09 주식회사 하이닉스반도체 반도체 소자의 배선 형성 방법
US6667525B2 (en) * 2002-03-04 2003-12-23 Samsung Electronics Co., Ltd. Semiconductor device having hetero grain stack gate
US6902993B2 (en) * 2003-03-28 2005-06-07 Cypress Semiconductor Corporation Gate electrode for MOS transistors
KR100695889B1 (ko) * 2004-10-11 2007-03-19 삼성전자주식회사 반응 방지막을 갖는 캐패시터 및 그 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980019634A (ko) * 1996-09-02 1998-06-25 문정환 반도체 소자의 게이트 전극 및 그 제조방법
KR20050059900A (ko) * 2003-12-15 2005-06-21 매그나칩 반도체 유한회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR20080002609A (ko) 2008-01-04
US20080003790A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
KR20020038273A (ko) 반도체 소자의 게이트 전극 형성방법
US20030111688A1 (en) Semiconductor device and method of manufacturing the same
KR20000006444A (ko) Ｍｏｓ트랜지스터의제조방법
KR100192017B1 (ko) 반도체 장치의 제조방법
CN101136409A (zh) 双栅cmos半导体器件及其制造方法
US20020168828A1 (en) Method of reducing threshold voltage shifting of a gate
JP3518122B2 (ja) 半導体装置の製造方法
KR100904729B1 (ko) 반도체소자의 듀얼 게이트 형성방법
KR20100038631A (ko) 반도체 장치 제조 방법
KR100393964B1 (ko) 에스램 소자의 게이트 형성 방법
KR100861282B1 (ko) 반도체소자의 제조 방법
KR100756766B1 (ko) 반도체 소자의 제조 방법
KR100952578B1 (ko) 평면 캐패시터의 제조방법 및 이를 이용한 반도체 소자의제조방법
KR100611786B1 (ko) Ｍｏｓ 트랜지스터 제조 방법
KR20040037568A (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR20040046165A (ko) 반도체소자의 게이트 제조방법
KR100622812B1 (ko) 반도체 소자의 게이트 제조 방법
KR100672757B1 (ko) 얕은 접합 형성을 위한 반도체 소자 제조 방법
KR20020002808A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR100701679B1 (ko) 에스램 소자의 트랜지스터 제조방법
KR101039143B1 (ko) ｐ형 폴리게이트 형성방법 및 이를 이용한 듀얼 폴리게이트 형성방법
KR100723001B1 (ko) 듀얼폴리게이트를 갖는 반도체 소자의 제조방법
KR100344840B1 (ko) 반도체 소자의 듀얼게이트 형성 방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
KR20070106161A (ko) 반도체 소자의 듀얼폴리게이트 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080506

Effective date: 20081104

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee