JPS61239646A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS61239646A JPS61239646A JP8080985A JP8080985A JPS61239646A JP S61239646 A JPS61239646 A JP S61239646A JP 8080985 A JP8080985 A JP 8080985A JP 8080985 A JP8080985 A JP 8080985A JP S61239646 A JPS61239646 A JP S61239646A
- Authority
- JP
- Japan
- Prior art keywords
- interconnection
- wiring
- layer
- insulating film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は多層配線の形成方法に関するものである。
従来、多層配線の形成は例えば第２図に示したような主
要工程を経て行なわれていた。
要工程を経て行なわれていた。
まず、第２図（ａ）に示すように、半導体基板（図示せ
ず）上に形成された表面に段差のめる絶縁膜
１１０１上に所定形状の配線１０７を形成する。
ず）上に形成された表面に段差のめる絶縁膜
１１０１上に所定形状の配線１０７を形成する。
続いて、第２図（ｂ）に示すように、配線１０７をふく
む絶縁膜１０１上に層間絶縁膜１０８を形成
ｌ゛′する。
む絶縁膜１０１上に層間絶縁膜１０８を形成
ｌ゛′する。
次に、第２図（Ｃ）に示すように、層間絶Ｒ膜１０８上
に、フォトレジスト１０９？ｆ−塗布し、配線層間接続
孔（以下スルー・ホールという）のパターン形成をする
。
に、フォトレジスト１０９？ｆ−塗布し、配線層間接続
孔（以下スルー・ホールという）のパターン形成をする
。
次に、第２図（ｄ）Ｋ示すように、層間絶縁膜１０８に
７オトレジスト１０９をマスクとしてエツチングを行な
い、スルー・ホールを開孔する。
−１次に、第２図（ｅ）に示すように、フォトレジスト
１゛１０９を除去後、配線材１１０を蒸着又はスパツク
により成膜する。
７オトレジスト１０９をマスクとしてエツチングを行な
い、スルー・ホールを開孔する。
−１次に、第２図（ｅ）に示すように、フォトレジスト
１゛１０９を除去後、配線材１１０を蒸着又はスパツク
により成膜する。
次に、配線材１１０上に、フォトレジストにより配線パ
ターンを形成し、前記フォトレジストをマスクとしたエ
ツチングを行なった後、フォトレジストを除去する。以
上の工程により、第２図（ｆ）に示すように、上層の配
線１１０′と下層の配線１０７とが層間絶縁膜１０８に
形成された開孔を通じて電気的に接続されている層層配
線構造が完成される。
ターンを形成し、前記フォトレジストをマスクとしたエ
ツチングを行なった後、フォトレジストを除去する。以
上の工程により、第２図（ｆ）に示すように、上層の配
線１１０′と下層の配線１０７とが層間絶縁膜１０８に
形成された開孔を通じて電気的に接続されている層層配
線構造が完成される。
上述した従来の多層配線の形成方法は、第２図”：’
（ｅ）に示すように層間絶縁Ｎ１０８に形
成したスルー・ホールの上端部において、配線材１１０
の膜厚が減少し、断線することがある。また、スルー・
ホールの開孔が充分でなく、上下の配線層の接触が良好
に行なわれない事もある。さらに第２図廟 １（ｆ）に示すように、上層配１ＩＪ１１０’の表面に
大きな段差が形成されているので多層配線の配線層の数
を増す事が難しいという欠点があった。
（ｅ）に示すように層間絶縁Ｎ１０８に形
成したスルー・ホールの上端部において、配線材１１０
の膜厚が減少し、断線することがある。また、スルー・
ホールの開孔が充分でなく、上下の配線層の接触が良好
に行なわれない事もある。さらに第２図廟 １（ｆ）に示すように、上層配１ＩＪ１１０’の表面に
大きな段差が形成されているので多層配線の配線層の数
を増す事が難しいという欠点があった。
本発明の多層配線の形成方法は、半導体基板上に形成さ
扛た高低差のある下層配線表面の所定領域に前記下層配
線とは異なる材質からなる所定形状の配線層間接続部を
形成する工程と、前記下層配線上に前記配線層間接続部
を埋め込みその表面がほぼ平担になる゛ように層間絶縁
膜を形成する工程と、前記層間絶縁膜と前記配線層間接
続部とのエツチング速度がほぼ等しい条件で全面エツチ
ングを行ない低い方の下層配線上の前記配線層間接続部
の上端が露出した時点でエツチングを終止させる工程と
、所定形状の上層配線を形成する工程とを含んで構成さ
れる。 パ〔実施
例〕 次に、本発明について図面を参照して説明する。
扛た高低差のある下層配線表面の所定領域に前記下層配
線とは異なる材質からなる所定形状の配線層間接続部を
形成する工程と、前記下層配線上に前記配線層間接続部
を埋め込みその表面がほぼ平担になる゛ように層間絶縁
膜を形成する工程と、前記層間絶縁膜と前記配線層間接
続部とのエツチング速度がほぼ等しい条件で全面エツチ
ングを行ない低い方の下層配線上の前記配線層間接続部
の上端が露出した時点でエツチングを終止させる工程と
、所定形状の上層配線を形成する工程とを含んで構成さ
れる。 パ〔実施
例〕 次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の工程順縦断面図である。
まず、第１図（ａ）に示すように、半導体基板（図示せ
ず）上の表面段差のある絶縁膜１０１上に所定形状のア
ルミニウム配線１０２を形成する。アルミニウム配線１
０２表面には段差が形成されている。
ず）上の表面段差のある絶縁膜１０１上に所定形状のア
ルミニウム配線１０２を形成する。アルミニウム配線１
０２表面には段差が形成されている。
続いて、第１図（ｂ）に示すように、アルミニウム配線
１０２を含む絶縁膜１０１上にタングステン１０３を、
アルミニウム配線１０２０表面段差の値と層間絶縁膜（
ポリイミド）に最低限必要とされる膜厚の値との和の膜
厚となるように成膜する。
１０２を含む絶縁膜１０１上にタングステン１０３を、
アルミニウム配線１０２０表面段差の値と層間絶縁膜（
ポリイミド）に最低限必要とされる膜厚の値との和の膜
厚となるように成膜する。
次に、第１図（ｃ）に示すように、タングステン１ｏ３
の配線層間の接続を行なう部分を７オトレジスト１０４
でマスクする。
の配線層間の接続を行なう部分を７オトレジスト１０４
でマスクする。
□□□□□−ν
層間を接続する部分１０３′がちょうどエツチングされ
た時点においては、アルミニウム配線１０２の端部にま
だタングステンが残留している。従ってタングステンの
エツチング速度がアルミニウムのエツチング速度よりも
十分大きい条件でオーバーエツチングを行なうことによ
り、アルミニウム配線１０２の端部に残留しているタン
グステンを取除く必要があるが、アルミニウムはフッ素
系ガスではエツチングされないのでこのことが可能であ
る。
た時点においては、アルミニウム配線１０２の端部にま
だタングステンが残留している。従ってタングステンの
エツチング速度がアルミニウムのエツチング速度よりも
十分大きい条件でオーバーエツチングを行なうことによ
り、アルミニウム配線１０２の端部に残留しているタン
グステンを取除く必要があるが、アルミニウムはフッ素
系ガスではエツチングされないのでこのことが可能であ
る。
次に、第１図（ｅ）に示すように、フォトレジスト１０
４を除去した後、ポリイミド１０５を、その表面がほぼ
平坦になるように厚く塗布する。
４を除去した後、ポリイミド１０５を、その表面がほぼ
平坦になるように厚く塗布する。
次に、タングステン１０３′とポリイミド１０５
、のエツチング速度が等しい条件で全面エツチン
グ□・を行ない、すべての配線層間を接続する部分でり
ングステン１０３′の上端がポリイミド１０５によ
。
、のエツチング速度が等しい条件で全面エツチン
グ□・を行ない、すべての配線層間を接続する部分でり
ングステン１０３′の上端がポリイミド１０５によ
。
って覆われなくなった時点でエツチングを終了さ
、ソせる。ここでアルミニウム配線１０２表面の
段の上に形成された配線層間を接続する部分は、段の下
に形成されたものよりアルミニウム配線表面の段差に相
当する分だけ余分にエツチングされている。従って、上
述のようにタングステン１０３の膜厚を、アルミニウム
配線表面の段差の値と、層間絶縁膜（ポリイミド）に最
低限必要とさｎる膜厚の値との和にしておくことにより
全面エツチング終了後、層間絶縁膜としてのポリイミド
に最低限必要な膜厚が確保さｎる。次にアルミニウムを
６一 成膜し、前記アルミニウム上に７オトレジストにより配
線パターンを形成し、フォトレジストをマスクとしたエ
ツチングを行った後、フォトレジストを除去してアルミ
ニウム配線１０６を形成する。
、ソせる。ここでアルミニウム配線１０２表面の
段の上に形成された配線層間を接続する部分は、段の下
に形成されたものよりアルミニウム配線表面の段差に相
当する分だけ余分にエツチングされている。従って、上
述のようにタングステン１０３の膜厚を、アルミニウム
配線表面の段差の値と、層間絶縁膜（ポリイミド）に最
低限必要とさｎる膜厚の値との和にしておくことにより
全面エツチング終了後、層間絶縁膜としてのポリイミド
に最低限必要な膜厚が確保さｎる。次にアルミニウムを
６一 成膜し、前記アルミニウム上に７オトレジストにより配
線パターンを形成し、フォトレジストをマスクとしたエ
ツチングを行った後、フォトレジストを除去してアルミ
ニウム配線１０６を形成する。
以上の工程により第１図（ｆ）に示すように、上層の配
線１０６と下層の配線１０２とが層間絶縁膜１０５の中
に埋設されている配線層間を接続する部分１０３′を介
して電気的に接続されており、上層の配線１０６０表面
が平坦な多層配線構造かえられる。
線１０６と下層の配線１０２とが層間絶縁膜１０５の中
に埋設されている配線層間を接続する部分１０３′を介
して電気的に接続されており、上層の配線１０６０表面
が平坦な多層配線構造かえられる。
以上説明したように、本発明は、第１の配線上に接続に
用いる配線層間接続部分を形成し、次にその上に第２の
配線を形成することにより第１の配線と第２の配線とが
電気的に接続さ汎ている。
用いる配線層間接続部分を形成し、次にその上に第２の
配線を形成することにより第１の配線と第２の配線とが
電気的に接続さ汎ている。
従って配線層間を接続する開孔部での１１−間絶縁膜残
りで生ずる接続不良や、開孔部上端で第２の配ｊ
線の配線材が薄くなることによる断線がない。
りで生ずる接続不良や、開孔部上端で第２の配ｊ
線の配線材が薄くなることによる断線がない。
また、本発明は、配線層間接続部分を形成した後、配線
層間接続部分の周囲を層間絶縁膜で埋設しウニ八表面を
平坦にする。その後、配線層間接続部分と層間絶縁膜の
エツチング速度が等しい条件で全面エツチングを行う。
層間接続部分の周囲を層間絶縁膜で埋設しウニ八表面を
平坦にする。その後、配線層間接続部分と層間絶縁膜の
エツチング速度が等しい条件で全面エツチングを行う。
このだめ第２の配線は平坦なウェハ面上に形成できるの
で第２の配線のパターニングが容易であり、配線層数を
増やすのに大きな効果がある。
で第２の配線のパターニングが容易であり、配線層数を
増やすのに大きな効果がある。
第１図（ａ）〜（ｆ）は、本発明の一実施例の配線層間
接続部の工程順断面図である。第２図（ａ）〜（ｆ）は
、従来技術による配線層間接続部の工程順断面図で
、ある。 １０１・・・・・・絶縁膜、１０２，１０６・・・・・
・アルミニウム配線、１０３，１０３’・・・・・・タ
ングステン、１０４゜１０９・・・・・・フォトレジス
ト、１０５・・・・・・ポリイミド、１０７，１１０’
・・・・・・配線、１０８・・・・・・層間絶縁膜、１
１０・・・・・・配線材。 ０＾【 ９ （ト
接続部の工程順断面図である。第２図（ａ）〜（ｆ）は
、従来技術による配線層間接続部の工程順断面図で
、ある。 １０１・・・・・・絶縁膜、１０２，１０６・・・・・
・アルミニウム配線、１０３，１０３’・・・・・・タ
ングステン、１０４゜１０９・・・・・・フォトレジス
ト、１０５・・・・・・ポリイミド、１０７，１１０’
・・・・・・配線、１０８・・・・・・層間絶縁膜、１
１０・・・・・・配線材。 ０＾【 ９ （ト
Claims (1)
- 半導体基板上に形成された高低差のある下層配線表面の
所定領域に前記下層配線とは異なる材質からなる所定形
状の配線層間接続部を形成する工程と、前記下層配線上
に前記配線層間接続部を埋め込みその表面がほぼ平坦に
なるように層間絶縁膜を形成する工程と、前記層間絶縁
膜と前記配線層間接続部とのエッチング速度がほぼ等し
い条件で全面エッチングを行ない低い方の下層配線上の
前記配線層間接続部の上端が露出した時点でエッチング
を終止させる工程と、所定形状の上層配線を形成する工
程とを含み、上層配線表面は高低差がないことを特徴と
する多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8080985A JPS61239646A (ja) | 1985-04-16 | 1985-04-16 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8080985A JPS61239646A (ja) | 1985-04-16 | 1985-04-16 | 多層配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61239646A true JPS61239646A (ja) | 1986-10-24 |
| JPH0587973B2 JPH0587973B2 (ja) | 1993-12-20 |
Family
ID=13728792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8080985A Granted JPS61239646A (ja) | 1985-04-16 | 1985-04-16 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61239646A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140634U (ja) * | 1987-03-05 | 1988-09-16 | ||
| JPS6411346A (en) * | 1987-07-03 | 1989-01-13 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JP2007194663A (ja) * | 1998-12-28 | 2007-08-02 | Samsung Electronics Co Ltd | 半導体素子のボンディングパッド構造 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50123284A (ja) * | 1974-03-18 | 1975-09-27 | ||
| JPS5828735A (ja) * | 1981-08-13 | 1983-02-19 | Toshiba Corp | Ｘ線撮影装置におけるフイルム搬送装置 |
| JPS5967649A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
| JPS60100452A (ja) * | 1983-11-07 | 1985-06-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1985
- 1985-04-16 JP JP8080985A patent/JPS61239646A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50123284A (ja) * | 1974-03-18 | 1975-09-27 | ||
| JPS5828735A (ja) * | 1981-08-13 | 1983-02-19 | Toshiba Corp | Ｘ線撮影装置におけるフイルム搬送装置 |
| JPS5967649A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
| JPS60100452A (ja) * | 1983-11-07 | 1985-06-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140634U (ja) * | 1987-03-05 | 1988-09-16 | ||
| JPS6411346A (en) * | 1987-07-03 | 1989-01-13 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JP2007194663A (ja) * | 1998-12-28 | 2007-08-02 | Samsung Electronics Co Ltd | 半導体素子のボンディングパッド構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0587973B2 (ja) | 1993-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| JPS62118543A (ja) | 半導体集積回路装置 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPH0228923A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPS6039849A (ja) | 半導体装置の製造方法 | |
| JP2787903B2 (ja) | 半導体装置の製造方法 | |
| JPH06140397A (ja) | 多層配線の形成方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS6155944A (ja) | 半導体装置の製造方法 | |
| JPH03155627A (ja) | 半導体装置 | |
| JPS6237945A (ja) | 半導体装置の製造方法 | |
| JPH0624196B2 (ja) | 半導体装置の製造方法 |