JPS60100452A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60100452A JPS60100452A JP20755883A JP20755883A JPS60100452A JP S60100452 A JPS60100452 A JP S60100452A JP 20755883 A JP20755883 A JP 20755883A JP 20755883 A JP20755883 A JP 20755883A JP S60100452 A JPS60100452 A JP S60100452A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- layers
- insulating layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、半導体装置における。多層配線の各層間の
短絡断線を防止できるようにした半導体装置の製造方法
に関する。
短絡断線を防止できるようにした半導体装置の製造方法
に関する。
（従来技術）
従来のこの種の半導体装置の代表的な製造方法を第１図
（ａ）〜第１図（ｅ）の断面図を用いて説明する。
（ａ）〜第１図（ｅ）の断面図を用いて説明する。
まず、第１図（ａ）に示すように、Ｐ型まだはＮ型拡散
層２が形成された半導体基板１上に、たとえば、酸化膜
などの第１絶縁層３を形成し、拡散層２とコンタクトを
とるだめの窓を、絶縁層３に設けた後、第１導電層をた
とえばＡ１を蒸着などで形成し、拡散層２とコンタクト
をとるだめの導電層４ａと配線となる導電層４ｂをフォ
トリソ技術で形成する。
層２が形成された半導体基板１上に、たとえば、酸化膜
などの第１絶縁層３を形成し、拡散層２とコンタクトを
とるだめの窓を、絶縁層３に設けた後、第１導電層をた
とえばＡ１を蒸着などで形成し、拡散層２とコンタクト
をとるだめの導電層４ａと配線となる導電層４ｂをフォ
トリソ技術で形成する。
次に、第１図に示すように、導電層４ａ、４ｂを含む第
１絶縁層３上に、ＣＶＤ法などによｊＱ ＩＪンガラス
や酸化膜を形成し、第２絶縁層５とする。
１絶縁層３上に、ＣＶＤ法などによｊＱ ＩＪンガラス
や酸化膜を形成し、第２絶縁層５とする。
次に、第１図（ｅ）に示すように、第２絶縁層５に公知
のフオ） ＩＪソ技術によシ、選択的に第１々７： ’
Ｉｌｌ；層４ａ 、４ｂとコンタクトをとるだめの窓６
を設ける。
のフオ） ＩＪソ技術によシ、選択的に第１々７： ’
Ｉｌｌ；層４ａ 、４ｂとコンタクトをとるだめの窓６
を設ける。
次に、第１図（ｄ）に示すように、窓６を含む第２絶縁
層５上に、第２導電層７ａを形成する。
層５上に、第２導電層７ａを形成する。
次に、第１図（ｅ）に示すように、第１導電層４ａと４
ｂを電気的につなぐのに必要な配線層、つまシ第２導電
層７ｂを、フォトリソ技術などによ多形成する。
ｂを電気的につなぐのに必要な配線層、つまシ第２導電
層７ｂを、フォトリソ技術などによ多形成する。
しかしながら、第１図（ｅ）に示されているような半導
体装置には、次のような欠点がある。すなわち、第１図
（ｅ）において、第２絶縁層５は下層の第１導電層であ
る４ａ 、４ｂなどと同じ凹凸状の形になり、円Ａにお
ける段差部で、第２導電Ｎ７ｂが薄くなったシ切れたシ
する。
体装置には、次のような欠点がある。すなわち、第１図
（ｅ）において、第２絶縁層５は下層の第１導電層であ
る４ａ 、４ｂなどと同じ凹凸状の形になり、円Ａにお
ける段差部で、第２導電Ｎ７ｂが薄くなったシ切れたシ
する。
また、同様に、第１導電層４ａ、４ｂとコンタクトを取
るだめの窓の部分の円Ｂにおいても、第２導電層７ｂが
薄くなったシ切れたシする。
るだめの窓の部分の円Ｂにおいても、第２導電層７ｂが
薄くなったシ切れたシする。
さらに、第２絶縁層５は下層の第１導電層である４ｂな
どの端の部分で薄くなるだめ、円Ｃにおいて、第１導電
層４ｂと第２導電層７ｂが短絡したシ、第１導電層４ｂ
と第２導電層７ｂ間の絶縁耐圧が、著しく低下するとい
う欠点を有している。
どの端の部分で薄くなるだめ、円Ｃにおいて、第１導電
層４ｂと第２導電層７ｂが短絡したシ、第１導電層４ｂ
と第２導電層７ｂ間の絶縁耐圧が、著しく低下するとい
う欠点を有している。
以上の説明は、半導体装置において、２層配腓までの例
である。３層配線以上を従来技術で形成する場合、上記
の欠点がさらに大きな問題となシ多層配線形成が困難と
なる。
である。３層配線以上を従来技術で形成する場合、上記
の欠点がさらに大きな問題となシ多層配線形成が困難と
なる。
（発明の目的）
この発明の目的は、下層の形状による段差をなくし、下
層の導電層と上層の導電層の短絡および上層の導電層の
断線なノＷ決することにある。
層の導電層と上層の導電層の短絡および上層の導電層の
断線なノＷ決することにある。
（発明の概要）
この発明の要点は、第１／１．重層と一第２尋”４層を
・電気的につなぐためＩＯ２中間導電層を設けるととも
に、絶縁層形成にコーティングが可能な杷；、、文材料
を使用したことにある。
・電気的につなぐためＩＯ２中間導電層を設けるととも
に、絶縁層形成にコーティングが可能な杷；、、文材料
を使用したことにある。
（実施例）
以下、この発明の半導体装置の製造方法の実施例につい
て、第２図（ａ）ないし衣３２図（）１）に基づき説明
する。これらの第２図０）〜第２図（ｈ）にふ・いて、
第１図（ａ）〜第１図（ｅ）と同一部分には同−拘一号
を＜−ｒして述べることにする。
て、第２図（ａ）ないし衣３２図（）１）に基づき説明
する。これらの第２図０）〜第２図（ｈ）にふ・いて、
第１図（ａ）〜第１図（ｅ）と同一部分には同−拘一号
を＜−ｒして述べることにする。
まず、第２図（ａ）に示すように、ＰＩＭまたはＮ型拡
散層２が形成された半導体基板１上に、たとえば酸化膜
などの第１絶縁層３を形成し、拡散層２とコンタクトを
とるための窓を絶縁層３（て設けた後、第１導電層を、
たとえばＡ１を蒸着などで）１杉成し、拡散層２とコン
タクトをとるだめの導電層４ａと配線となる導電層４ｂ
を７オトリソ技術で形成する。
散層２が形成された半導体基板１上に、たとえば酸化膜
などの第１絶縁層３を形成し、拡散層２とコンタクトを
とるための窓を絶縁層３（て設けた後、第１導電層を、
たとえばＡ１を蒸着などで）１杉成し、拡散層２とコン
タクトをとるだめの導電層４ａと配線となる導電層４ｂ
を７オトリソ技術で形成する。
次に、第２図（ｂ）に示すように、導電層４ａ、４ｂを
含む絶縁層３上にレジスト８をコーティングして、導電
層４ａ、４ｂ上に窓９を設ける。
含む絶縁層３上にレジスト８をコーティングして、導電
層４ａ、４ｂ上に窓９を設ける。
次に、第２図（ｅ）に示すように、怒９を含むレジスト
８上に第１導電層４ａ、４ｂと第２導電層を電気的につ
なぐための中間導電層１０ａを、たとえばＡ１などを蒸
着して形成する。
８上に第１導電層４ａ、４ｂと第２導電層を電気的につ
なぐための中間導電層１０ａを、たとえばＡ１などを蒸
着して形成する。
次に、第２図（ｄ）に示すように、レジスト８を公知の
リフト・オフ工程でレジスト８上の中間導電層１０ａと
ともに除去すると、窓９中の中間導電層１０ｂが残る。
リフト・オフ工程でレジスト８上の中間導電層１０ａと
ともに除去すると、窓９中の中間導電層１０ｂが残る。
この中間導電層１０ｂと第１導電層を、たとえば４００
℃〜５５０℃の温度で合金化する。
℃〜５５０℃の温度で合金化する。
次に、第２図（ｅ）に示すように、第２絶縁層１１をコ
ーティング可能な絶縁材料たとえばポリイミド系樹脂で
コーティングする。
ーティング可能な絶縁材料たとえばポリイミド系樹脂で
コーティングする。
その後、第２図（ｆ）に示すように、第２絶縁層１１中
の中間導電層１０ｂが出るまで、第２絶縁層１１を全面
エツチングする。
の中間導電層１０ｂが出るまで、第２絶縁層１１を全面
エツチングする。
次に、第２図＠に示すように、中間導電層１０ｂを含む
第２絶縁層１１上に第２導電層１２ａを、たとえばＡ１
などを蒸着して形成する。
第２絶縁層１１上に第２導電層１２ａを、たとえばＡ１
などを蒸着して形成する。
次に、第２図（旬に示すように第ＸＳ＊層４ａ上の中間
導電層１０ｂと第１導電層４ｂ上の中間導電層１０ｂを
電気的につなぐのに必要な配線層、つまシ、第２導電層
１２ｂを７オトリン技術によｐ形成する。
導電層１０ｂと第１導電層４ｂ上の中間導電層１０ｂを
電気的につなぐのに必要な配線層、つまシ、第２導電層
１２ｂを７オトリン技術によｐ形成する。
上記から明らかなように、第１導電層と第２導電層を接
続する中間導電ＩＩｉを設けたので、第２図（ｈ）に示
すように、円りにおいて、第２導ぼ層１２ｂが薄くなっ
た９切れたシすることがない。
続する中間導電ＩＩｉを設けたので、第２図（ｈ）に示
すように、円りにおいて、第２導ぼ層１２ｂが薄くなっ
た９切れたシすることがない。
また、絶縁層形成において、コーチインク可能な絶縁材
料を用いたので、第２図（ｈ）に示すように、円Ｅにお
いて、段差ができることもなく、また第２導電層１２ｂ
が由くなつだｐ、切れたシすることがなく、さらに第１
導？ｌｉ層４ａＬｖ端の部分で第２絶縁層１１が傅くな
ることによる第１４電層４ａと第２導電層１０ｂの短絡
もなくなる。以上の利点から信頼性の高く安定な多層配
線の半導体装置を形成することができる。
料を用いたので、第２図（ｈ）に示すように、円Ｅにお
いて、段差ができることもなく、また第２導電層１２ｂ
が由くなつだｐ、切れたシすることがなく、さらに第１
導？ｌｉ層４ａＬｖ端の部分で第２絶縁層１１が傅くな
ることによる第１４電層４ａと第２導電層１０ｂの短絡
もなくなる。以上の利点から信頼性の高く安定な多層配
線の半導体装置を形成することができる。
この発明は、以上説明したように、第１導電ノ（転）と
第２導電層を電気的に接ぐために中間導電層を設けるよ
うにしたので、下層の形状による段差がなくなシ、下層
の導電層と上層の導電層の短絡および上層の導電層の断
線を防止でき、信頼性の高い半導体装置を得ることがで
きる。
第２導電層を電気的に接ぐために中間導電層を設けるよ
うにしたので、下層の形状による段差がなくなシ、下層
の導電層と上層の導電層の短絡および上層の導電層の断
線を防止でき、信頼性の高い半導体装置を得ることがで
きる。
第１図（ａ）ないし第１図（ｅ）はそれぞれ従来の半導
体装置の製造方法の工程説明図、第２図（ａ）ないし第
２図Φ）はそれぞれこの発明の半導体装置の製造方法の
一実施例の工程説明図である。 １・・・半導体基板、２・・・Ｎ型拡散層、３・・・絶
縁層、４ａ 、４ｂ・・・導電層、８・・・レジスト、
９・・・窓、１０ａ、１０ｂ・・・中間導電層、１１・
・・第２絶縁ｊ台、１２ ａ 、 １２ ｂ−・・第２
導電ｊｆ！。 第１図 第１図 第２図 第２図 第２図 手続補正書 昭和５９年６月−７日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年 特 許 願第 ２０７５５８２、発明の名
称 半導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自発）６、
補正の対象 明細書の発明の詳細な説明および図面の簡単な説明の各
欄 ７、補正の内容 １）明細書２頁１０行「第１図に」を１第１図（ｂ）に
」と訂正する。 ２）同６頁末行［１０ｂＪをｌ−１２ｂＪと訂正号 はＰを拡散層」と訂正する。
体装置の製造方法の工程説明図、第２図（ａ）ないし第
２図Φ）はそれぞれこの発明の半導体装置の製造方法の
一実施例の工程説明図である。 １・・・半導体基板、２・・・Ｎ型拡散層、３・・・絶
縁層、４ａ 、４ｂ・・・導電層、８・・・レジスト、
９・・・窓、１０ａ、１０ｂ・・・中間導電層、１１・
・・第２絶縁ｊ台、１２ ａ 、 １２ ｂ−・・第２
導電ｊｆ！。 第１図 第１図 第２図 第２図 第２図 手続補正書 昭和５９年６月−７日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年 特 許 願第 ２０７５５８２、発明の名
称 半導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自発）６、
補正の対象 明細書の発明の詳細な説明および図面の簡単な説明の各
欄 ７、補正の内容 １）明細書２頁１０行「第１図に」を１第１図（ｂ）に
」と訂正する。 ２）同６頁末行［１０ｂＪをｌ−１２ｂＪと訂正号 はＰを拡散層」と訂正する。
Claims (1)
- 半導体基板上に拡散層の形成後第１絶縁層上に第１導電
層を形成する工程と、上記第１導電層と導通する中間導
電層を形成する工程と、上記第１導電層および中間導電
層を含む上記第１絶縁層上に第２絶縁層をコーティング
によシ形成しかつ上記中間導電層が蕗出するようにこの
第２絶縁層を除去する工程と、上記第２絶縁層上に上記
中間導電層と導通する第２導電層を形成する工程とよシ
なる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20755883A JPS60100452A (ja) | 1983-11-07 | 1983-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20755883A JPS60100452A (ja) | 1983-11-07 | 1983-11-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60100452A true JPS60100452A (ja) | 1985-06-04 |
Family
ID=16541722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20755883A Pending JPS60100452A (ja) | 1983-11-07 | 1983-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60100452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239646A (ja) * | 1985-04-16 | 1986-10-24 | Nec Corp | 多層配線の形成方法 |
-
1983
- 1983-11-07 JP JP20755883A patent/JPS60100452A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239646A (ja) * | 1985-04-16 | 1986-10-24 | Nec Corp | 多層配線の形成方法 |
| JPH0587973B2 (ja) * | 1985-04-16 | 1993-12-20 | Nippon Electric Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3199002A (en) | Solid-state circuit with crossing leads and method for making the same | |
| JPS583381B2 (ja) | 支持基板の片側で大地平面の上下に配線を作る方法 | |
| KR930005549B1 (ko) | 표시패널 및 그의 제조방법 | |
| US3586922A (en) | Multiple-layer metal structure and processing | |
| JPS60100452A (ja) | 半導体装置の製造方法 | |
| EP0214702A1 (en) | Method of manufacturing a semiconductor device with mutually insulated strip-shaped silicon electrodes overlapping each other | |
| US3704384A (en) | Monolithic capacitor structure | |
| JPS5890755A (ja) | 半導体装置 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS6122693A (ja) | 多層配線基板およびその製造方法 | |
| US3063129A (en) | Transistor | |
| JPS59158534A (ja) | 半導体装置の製造方法 | |
| JPH0527984B2 (ja) | ||
| JPS6125221B2 (ja) | ||
| JPS6386455A (ja) | 半導体装置 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPS6195554A (ja) | マイクロ波モノリシック回路及びその製造方法 | |
| JPS6022355A (ja) | シリコンゲ−トｍｏｓ集積回路装置及びその製造方法 | |
| JP2712410B2 (ja) | キャパシタの製造方法 | |
| JPH073835B2 (ja) | 半導体装置 | |
| JPH0122989B2 (ja) | ||
| JPS58145146A (ja) | 多層配線 | |
| JPS60161686A (ja) | 薄膜非線形素子の製造方法 | |
| JPS61144082A (ja) | 超伝導回路装置のコンタクト領域の形成方法 | |
| JPS61125168A (ja) | 半導体集積回路メモリ |