JPS6122693A - 多層配線基板およびその製造方法 - Google Patents
多層配線基板およびその製造方法Info
- Publication number
- JPS6122693A JPS6122693A JP14302884A JP14302884A JPS6122693A JP S6122693 A JPS6122693 A JP S6122693A JP 14302884 A JP14302884 A JP 14302884A JP 14302884 A JP14302884 A JP 14302884A JP S6122693 A JPS6122693 A JP S6122693A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer wiring
- layer
- lower conductor
- conductor layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、多層配線基板の構造及び製造方法に関し、特
にビアコンタクト部の構造及び製造方法に関する。
にビアコンタクト部の構造及び製造方法に関する。
従来の多層配線基板は、第４図に示すように、基板ｌ上
に、上下の導体層２，３およびこれらの間に存する絶縁
層４からなる多層配線層５を形成した構造になっており
、上下の導体Ａｌ ２ 、３間の電気的接続は、上部導
体層２を絶縁層４に形成されたビアホール６の壁面に沿
って形成して、上部導体層２を下部導体層３にＭ接接触
させることにより行われている。
に、上下の導体層２，３およびこれらの間に存する絶縁
層４からなる多層配線層５を形成した構造になっており
、上下の導体Ａｌ ２ 、３間の電気的接続は、上部導
体層２を絶縁層４に形成されたビアホール６の壁面に沿
って形成して、上部導体層２を下部導体層３にＭ接接触
させることにより行われている。
ところが、上部のような構造の多層配線基板においては
、絶縁層４の上面とビアホールの壁面とのなすコーナ部
７に対応する上部導体１〜２部分の膜Ｎが薄くなりがち
で、そこが切断し℃いわゆる段切れが発生しやすいとい
う問題がある。
、絶縁層４の上面とビアホールの壁面とのなすコーナ部
７に対応する上部導体１〜２部分の膜Ｎが薄くなりがち
で、そこが切断し℃いわゆる段切れが発生しやすいとい
う問題がある。
本発明の目的ね、上記問題を解消し、段切れが生じるの
を防止することができる多層配線基板およびその製造方
法を提供することにある。
を防止することができる多層配線基板およびその製造方
法を提供することにある。
本発明の構成について説明すると、まず第１の発明であ
る多層配線基板は、基板上に、上下の導体層およびこれ
らの間に存する絶縁層を有する多屏配＋ＷＪｔ’を形成
した多層配線基板において、前記絶縁ｍに形成さｔ′ｌ
たビアホールにメッキ金属を充填して、前記上下導体層
を〒測的に接続する導電体層を上下の導体層と別体に形
成し７たことを特徴とするものである。１ 前記メ、２キ金Ｐとしては、無常、解メッキ金属がある
。
る多層配線基板は、基板上に、上下の導体層およびこれ
らの間に存する絶縁層を有する多屏配＋ＷＪｔ’を形成
した多層配線基板において、前記絶縁ｍに形成さｔ′ｌ
たビアホールにメッキ金属を充填して、前記上下導体層
を〒測的に接続する導電体層を上下の導体層と別体に形
成し７たことを特徴とするものである。１ 前記メ、２キ金Ｐとしては、無常、解メッキ金属がある
。
また、上記多層配線基板の製造方法である第２の発明は
、基板上に、上下の埒体円およびこれらの間に存する絶
縁層を有する多層配＋ｙｊ！ｍを形成する方法において
、下部導体層上に、この下部導体層の所望の部分に対応
する部分にビアホールを有する絶縁層を形成する第１の
工程と、前記ビアホールに前記下部導体層と電気的に接
続する金属をメッキ法によって充填する第２の工程と、
前記絶縁墨上に前記充填金、！′ｉと電気的に接続する
上部導体層を形成する第３の工程とを有することを％徴
としている。
、基板上に、上下の埒体円およびこれらの間に存する絶
縁層を有する多層配＋ｙｊ！ｍを形成する方法において
、下部導体層上に、この下部導体層の所望の部分に対応
する部分にビアホールを有する絶縁層を形成する第１の
工程と、前記ビアホールに前記下部導体層と電気的に接
続する金属をメッキ法によって充填する第２の工程と、
前記絶縁墨上に前記充填金、！′ｉと電気的に接続する
上部導体層を形成する第３の工程とを有することを％徴
としている。
前記メッキ法としては、無電解メッキ法がある。
また、メッキ工程である第２の工程においては、メッキ
レジストとして前記絶縁層を使用する。
レジストとして前記絶縁層を使用する。
第１図は、本発明に係る多層配線基板を示すものである
。この図に示す多層配線基板は、基板１１と、この基板
１１０表面に形成された多層配線層１２とを備えてなる
ものである。多層配線層１２は、基板１１の表面に形成
された下部導体層１３゜この下部導体層１３の表面を含
む基板１１０表面に形成され、下部導体層１３の所望の
部分に対応した部分にビアホール１４ａを有する絶縁層
１４、ビアホール１４ａにメッキ金属を充填することに
より形成された導電体層１５およびこの導電体層１５の
表面を含む絶縁層１４の表面に形成された上部導体［１
６とから構成され℃おり、上下の導体層１６および１３
は導電体層１５を介して電気的に接続されている。
。この図に示す多層配線基板は、基板１１と、この基板
１１０表面に形成された多層配線層１２とを備えてなる
ものである。多層配線層１２は、基板１１の表面に形成
された下部導体層１３゜この下部導体層１３の表面を含
む基板１１０表面に形成され、下部導体層１３の所望の
部分に対応した部分にビアホール１４ａを有する絶縁層
１４、ビアホール１４ａにメッキ金属を充填することに
より形成された導電体層１５およびこの導電体層１５の
表面を含む絶縁層１４の表面に形成された上部導体［１
６とから構成され℃おり、上下の導体層１６および１３
は導電体層１５を介して電気的に接続されている。
上記の構造であるから、上部導体層１６は、絶縁層１４
４０表面とビアホール１４ａの壁面とのなすコーナ部１
４ｂに対応した部分から切断することがなく、シたがっ
て段切れを防止することができる。
４０表面とビアホール１４ａの壁面とのなすコーナ部１
４ｂに対応した部分から切断することがなく、シたがっ
て段切れを防止することができる。
次に、第２図を゛参照して上記構造の多層配線基板を製
造する方法について説明する。
造する方法について説明する。
まず、第２区間に示すように、基板ｌｌ上に下部導体層
１３を形成し、さらに下部導体ｖｉ３の所望の部分に対
応する部分にビアホール１４ａを有する絶縁層１４を形
成する。
１３を形成し、さらに下部導体ｖｉ３の所望の部分に対
応する部分にビアホール１４ａを有する絶縁層１４を形
成する。
次に、第２図（ハ）に示すように、絶縁ｒ＠１４のビア
ホール１４ａにメッキ金属を充填して導電体層１５を形
成する。メッキする方法が無電解メッキ法の場合は、下
部導体層１３を構成する金属とメッキ金属との組合せか
限定される９、実用上適当なメッキ金属としては、銅、
ニッケル、金などかあけられる。下部導体層１３構成す
る金属とメッキ無電解メッキ法の場合はメッキ電椿が必
要ないため、電解メッキ法と比ベタツキ時の作業性が良
い。
ホール１４ａにメッキ金属を充填して導電体層１５を形
成する。メッキする方法が無電解メッキ法の場合は、下
部導体層１３を構成する金属とメッキ金属との組合せか
限定される９、実用上適当なメッキ金属としては、銅、
ニッケル、金などかあけられる。下部導体層１３構成す
る金属とメッキ無電解メッキ法の場合はメッキ電椿が必
要ないため、電解メッキ法と比ベタツキ時の作業性が良
い。
他方、電解メッキ法の場合は、メッキできる金属の種類
が魚雷、解メッキ法に比べて多くガるが、メッキする部
分を電極として使用するための接続が必要になる。いず
れにしろ、本実施例の特徴はメッキレジストとして絶ｋ
馬ｉ ４をそのまま利用していることである。絶龜層
１４のビアホール１４ａのみに金、極を選択的にメッキ
しているから、特別なレジストなど必要々い。
が魚雷、解メッキ法に比べて多くガるが、メッキする部
分を電極として使用するための接続が必要になる。いず
れにしろ、本実施例の特徴はメッキレジストとして絶ｋ
馬ｉ ４をそのまま利用していることである。絶龜層
１４のビアホール１４ａのみに金、極を選択的にメッキ
しているから、特別なレジストなど必要々い。
この工法をとることにより、導電体層１５（ビア部）形
成の工程か短くなるとともに、ビアホールのみにメッキ
される完全なセルフアライメント工法となる。従って、
ビアホール１４ａと導電体層１５との位置ズレの問題な
どの発生を防止することができる。
成の工程か短くなるとともに、ビアホールのみにメッキ
される完全なセルフアライメント工法となる。従って、
ビアホール１４ａと導電体層１５との位置ズレの問題な
どの発生を防止することができる。
次に、第２図（ＱＫ示すように、絶に層１４上に導電体
層１５と接続するようにして上部導体層１６を形成する
。ビアホール１４ａにメッキ金属を充填しているので、
導電層１５の表面かへこむことはほとんどない。したが
−て、上部導体１１６の段切れを防止することができる
。
層１５と接続するようにして上部導体層１６を形成する
。ビアホール１４ａにメッキ金属を充填しているので、
導電層１５の表面かへこむことはほとんどない。したが
−て、上部導体１１６の段切れを防止することができる
。
また、第３図は本発明に係る多層配線基板の他の実施例
を蚕す断面図である。
を蚕す断面図である。
本実施例では、基板１１に、一端が下部導体層１３に、
他端が端子１７にそれぞれ接続されたスルーホール１８
を形成している。千の他の構成は上記実施例と同様てあ
り、同様な部分（めは同一符号を付し又ある。このよう
な構成の多層配線基板において、導電体層１５を形成す
る場合には、−解メツキ法によって形成することができ
る。その際には、スルーホール１８および端子１７を利
用する。そして、端子１７、およびスルーホー／Ｉ／１
８に接続された下部導体層１３をカンード側とし、ビア
ホール１４ａ内にメッキ金ｈｆ充填して導電体層１５を
形成する。この場合も絶ｗｍｈ４かメッキレジストと１
−て飼き、ピアホー／Ｌ’ １４ ａのみにメッキされ
ることはいうまでもない。
他端が端子１７にそれぞれ接続されたスルーホール１８
を形成している。千の他の構成は上記実施例と同様てあ
り、同様な部分（めは同一符号を付し又ある。このよう
な構成の多層配線基板において、導電体層１５を形成す
る場合には、−解メツキ法によって形成することができ
る。その際には、スルーホール１８および端子１７を利
用する。そして、端子１７、およびスルーホー／Ｉ／１
８に接続された下部導体層１３をカンード側とし、ビア
ホール１４ａ内にメッキ金ｈｆ充填して導電体層１５を
形成する。この場合も絶ｗｍｈ４かメッキレジストと１
−て飼き、ピアホー／Ｌ’ １４ ａのみにメッキされ
ることはいうまでもない。
本発明の多層配ｌｆ＆基板によれば、絶縁層に形成され
たビアホールにメッキ金属を充填して、上下の導体層を
電気的に接続する導電体層を上下の導体層と別体に形成
するようにしているから、上部導体層の切断を防止して
段切れが生じるのを防止することができ、また本発明の
製造方法によれば、導電体層をメッキ法によって形成す
るようにしているから、導電体層を容易に形成すること
ができる等の効果が得られる。
たビアホールにメッキ金属を充填して、上下の導体層を
電気的に接続する導電体層を上下の導体層と別体に形成
するようにしているから、上部導体層の切断を防止して
段切れが生じるのを防止することができ、また本発明の
製造方法によれば、導電体層をメッキ法によって形成す
るようにしているから、導電体層を容易に形成すること
ができる等の効果が得られる。
第１図は本発明の一実施例を示す断面図、第２図は本発
明の製造方法を説明するための図であって、第２区間は
第１の工程を示す図、第２図（ハ）は第２の工程を示す
図、第２図◎は第３の工程を示す図、第３図は本発明の
他の実施例を示す断面図、第４図は従来の多層配線基板
の一例を示す断面図である。 １１・・・・・・基板、１２・・・・・・多層配線層、
１３・・・・・・下部導体層、１４・・・・・・絶縁層
、１４ａ・・・・・・ビアホール、１５・・・・・・導
電体層、１６・・・・・・上部導体層。 草 ７Ｉ￥ｌ （Ｃン
明の製造方法を説明するための図であって、第２区間は
第１の工程を示す図、第２図（ハ）は第２の工程を示す
図、第２図◎は第３の工程を示す図、第３図は本発明の
他の実施例を示す断面図、第４図は従来の多層配線基板
の一例を示す断面図である。 １１・・・・・・基板、１２・・・・・・多層配線層、
１３・・・・・・下部導体層、１４・・・・・・絶縁層
、１４ａ・・・・・・ビアホール、１５・・・・・・導
電体層、１６・・・・・・上部導体層。 草 ７Ｉ￥ｌ （Ｃン
Claims (1)
- 【特許請求の範囲】 １、基板上に、上下の導体層およびこれらの間に存する
絶縁層を有する多層配線層を形成した多層配線基板にお
いて、前記絶縁層に形成されたビアホールにメッキ金属
を充填して、前記上下の導体層を電気的に接続する導体
層を上下の導体層と別体に形成したことを特徴とする多
層配線基板。 ２、前記メッキ金属が無電解メッキ金属であることを特
徴とする特許請求の範囲第１項に記載の多層配線基板。 ３、基板上に、上下の導体層およびこれらの間に存する
絶縁層を有する多層配線層を形成する方法において、下
部導体層上に、この下部導体層の所望の部分に対応する
部分にビアホールを有する絶縁層を形成する第１の工程
と、前記ビアホールに前記下部導体層と電気的に接続す
る金属をメッキ法によって充填する第２の工程と、前記
絶縁層上に前記充填金属と電気的に接続する上部導体層
を形成する第３の工程とを有することを特徴とする多層
配線基板の製造方法。 ４、前記メッキ法が無電解メッキ法であることを特徴と
する特許請求の範囲第３項に記載の多層配線基板の製造
方法。 ５、前記メッキ工程において、メッキレジストとして前
記絶縁層を使用してビアホールにメッキを行うことを特
徴とする特許請求の範囲第３項または第４項に記載の多
層配線基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14302884A JPS6122693A (ja) | 1984-07-10 | 1984-07-10 | 多層配線基板およびその製造方法 |
| FR8510574A FR2567684B1 (fr) | 1984-07-10 | 1985-07-10 | Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication |
| US06/753,481 US4665468A (en) | 1984-07-10 | 1985-07-10 | Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same |
| US06/935,499 US4736521A (en) | 1984-07-10 | 1987-02-03 | Process for manufacturing a ceramic multi-layer substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14302884A JPS6122693A (ja) | 1984-07-10 | 1984-07-10 | 多層配線基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6122693A true JPS6122693A (ja) | 1986-01-31 |
Family
ID=15329226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14302884A Pending JPS6122693A (ja) | 1984-07-10 | 1984-07-10 | 多層配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6122693A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153893A (ja) * | 1986-12-18 | 1988-06-27 | 伊勢電子工業株式会社 | 多層プリント配線板 |
| JPS63177586A (ja) * | 1987-01-19 | 1988-07-21 | 株式会社日立製作所 | 回路板 |
| JPH05343854A (ja) * | 1993-02-17 | 1993-12-24 | Ibiden Co Ltd | 多層プリント配線板及びその製造方法 |
| JPH0624776U (ja) * | 1992-09-04 | 1994-04-05 | 三菱重工業株式会社 | アンバランス加振機 |
| US5383093A (en) * | 1986-05-19 | 1995-01-17 | Nippondenso Co., Ltd. | Hybrid integrated circuit apparatus |
| CN1042777C (zh) * | 1993-01-15 | 1999-03-31 | 东芝株式会社 | 半导体器件的制造方法 |
| JP2001127433A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Chem Co Ltd | プリント配線板とその製造方法 |
| US6326561B1 (en) | 1995-07-05 | 2001-12-04 | Hitachi, Ltd. | Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer |
-
1984
- 1984-07-10 JP JP14302884A patent/JPS6122693A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5383093A (en) * | 1986-05-19 | 1995-01-17 | Nippondenso Co., Ltd. | Hybrid integrated circuit apparatus |
| JPS63153893A (ja) * | 1986-12-18 | 1988-06-27 | 伊勢電子工業株式会社 | 多層プリント配線板 |
| JPS63177586A (ja) * | 1987-01-19 | 1988-07-21 | 株式会社日立製作所 | 回路板 |
| JPH0624776U (ja) * | 1992-09-04 | 1994-04-05 | 三菱重工業株式会社 | アンバランス加振機 |
| CN1042777C (zh) * | 1993-01-15 | 1999-03-31 | 东芝株式会社 | 半导体器件的制造方法 |
| JPH05343854A (ja) * | 1993-02-17 | 1993-12-24 | Ibiden Co Ltd | 多層プリント配線板及びその製造方法 |
| US6326561B1 (en) | 1995-07-05 | 2001-12-04 | Hitachi, Ltd. | Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer |
| JP2001127433A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Chem Co Ltd | プリント配線板とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6122693A (ja) | 多層配線基板およびその製造方法 | |
| JPS5998591A (ja) | 両面回路接続方法 | |
| JPS60105269A (ja) | ハイブリツド回路の製造方法 | |
| EP0129137B1 (en) | Method of forming an aperture in a dielectric substance and securing a conductive pin in said aperture | |
| JP2567661B2 (ja) | 混成集積回路 | |
| JPH07153535A (ja) | 電気部品とプリント基板の接続方法及びその接続用端子 | |
| JPS5911458Y2 (ja) | 印刷配線板 | |
| JPH1093215A (ja) | 電子部品搭載用基板 | |
| JP2973687B2 (ja) | ラジアルリード電子部品 | |
| JPS6010275Y2 (ja) | 絶縁端子 | |
| JPH02135764A (ja) | 電子部品搭載用基板 | |
| JPS63187685A (ja) | 金属ベ−スプリント配線板 | |
| JP2000216283A (ja) | 半導体装置用配線基板及びその製造方法 | |
| JPH03102791A (ja) | プリント配線板の製造方法 | |
| JPS6148993A (ja) | 混成集積回路の製造方法 | |
| JPH0669634A (ja) | プリント配線板の製造方法 | |
| JPS6010800A (ja) | 金属芯プリント基板の製造方法 | |
| JPS58219752A (ja) | 混成集積回路の製造方法 | |
| JPS5994571A (ja) | 半田付け用端子 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPS603189A (ja) | リ−ド線の接続方法 | |
| JPH0618220B2 (ja) | チップオンボード | |
| JPH0529535A (ja) | 異方性導電膜の接続構造及び異方性導電膜の接続信頼性評価方法 | |
| JPS598390A (ja) | 短尺ジヤンパ−線の製造方法 | |
| JPS63177587A (ja) | 混成集積回路の製造方法 |