JPS6148993A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS6148993A JPS6148993A JP17089684A JP17089684A JPS6148993A JP S6148993 A JPS6148993 A JP S6148993A JP 17089684 A JP17089684 A JP 17089684A JP 17089684 A JP17089684 A JP 17089684A JP S6148993 A JPS6148993 A JP S6148993A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- hybrid integrated
- forming
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は絶縁基板上に抵抗、コンデンサなどの受動素子
を膜技術により形成し、更にＩＣなどの能動素子を上記
基板に取付は各素子間を導体配線で相互接続を行なって
形成される混成集積回路の製造方法に関する。
を膜技術により形成し、更にＩＣなどの能動素子を上記
基板に取付は各素子間を導体配線で相互接続を行なって
形成される混成集積回路の製造方法に関する。
（従来技術）
混成集積回路に於いて絶縁基板上の各素子間の接続導体
および部品接続導体となる導体配線は、従来導’を性と
ポンディング性を兼ね備えたアルミニウム膜や金膜が多
く用いられる。しかしアルミニウム膜においては良好な
導電性の配線膜を得るため５μｍ程度以上の厚みにアル
ミニウム膜厚を成膜する必要があり、多大の成膜時間を
要すると共にパターンエツチングに於いても気泡残りな
°どのため配線間の短絡不良を生じやすかった。また圧
着方式の外部接続パターンに於いては酸化や腐食の問題
があった。
および部品接続導体となる導体配線は、従来導’を性と
ポンディング性を兼ね備えたアルミニウム膜や金膜が多
く用いられる。しかしアルミニウム膜においては良好な
導電性の配線膜を得るため５μｍ程度以上の厚みにアル
ミニウム膜厚を成膜する必要があり、多大の成膜時間を
要すると共にパターンエツチングに於いても気泡残りな
°どのため配線間の短絡不良を生じやすかった。また圧
着方式の外部接続パターンに於いては酸化や腐食の問題
があった。
一方、金膜については、圧着方式の外部接続パターンに
於いては腐食性に対しては良好であるが金は勿論貴金属
であり、金の成膜による膜構成はコスト島にならざるを
得なかった。
於いては腐食性に対しては良好であるが金は勿論貴金属
であり、金の成膜による膜構成はコスト島にならざるを
得なかった。
（発明の目的）
本発明の目的は、ポンディング性導電性、耐食性を共に
満足できる導体配線を安価に製造する事を含む混成集積
回路の製造方法を提供するにある。
満足できる導体配線を安価に製造する事を含む混成集積
回路の製造方法を提供するにある。
（発明の構成）
本発明の混成集積回路の製造方法は、ポンディング性を
有したアルミニウム膜と導体抵抗損失を低減せしめるた
めにアルミニウム膜上に銅ペーストを印刷した後、銀ペ
ーストを印刷して、比較的低温で焼成した後、耐食性を
必要とする圧着端子部のみに金メッキを施すことを特徴
とする。
有したアルミニウム膜と導体抵抗損失を低減せしめるた
めにアルミニウム膜上に銅ペーストを印刷した後、銀ペ
ーストを印刷して、比較的低温で焼成した後、耐食性を
必要とする圧着端子部のみに金メッキを施すことを特徴
とする。
（実施例）
以下図面を参照して本発明の実施例について説明する。
第１図〜第５図は本発明を説明するだめの工程順の仕掛
品基板の断面図である。まず第１図の様にセラミックの
絶縁基板１の上に＠着力強化のための下地膜としての五
酸化タンタル膜をスパッタリングにより２ｏｏｏｆに形
成し、次いで、前記五酸化メンタル膜の上に導体膜とし
てのアルミニウム膜を６００ ＯＡ厚にスパッタリング
により形成する。この様に金属膜が形成された絶縁基板
に対し、象知のホトレジスト膜を用いて、リン酸系のエ
ツチング液でパターン形成し第２図に示す配線パターン
の状態とする。次に上記ホトレジスト膜を剥離した後、
ポンディングされる部分を除いたアルミニワム配線パタ
ーンでかつ大電流が流れる配線パターンと圧着用端子接
読パターンに於いて銅ペースト２０μｍ厚と銀ペースト
６０μｍ Ｊｒｙ−を続けて印刷し、銅ペーストと銀ペ
ーストを同時に２００℃で３０分間焼成して、第３図の
状態とする。この時銅ペーストはアテヒ化学研究所製Ａ
Ｃ？−０２０Ｊを使用し、銀ペーストは同社製ＬＳ−５
００を使用した。この時、銅ペーストは銅ペーストは銅
の酸化を防ぐために環元作用を有しており、アルミニウ
ム膜の表ｉ［化膜を環元して銀ペーストとの接触抵抗を
低減せしめるだめのものである。この後ポンディング部
分と外部端子部分とを除いた部分に従来のスクリーン印
刷法により絶縁樹脂でオーバーコーテイングし、第４図
に示す状態とする。続いて銀の印刷された外部接続パタ
ーンのみに公知のメッキ技術を用いて、金メッキを約０
．５μ雇厚に形成して第５図を侍る。
品基板の断面図である。まず第１図の様にセラミックの
絶縁基板１の上に＠着力強化のための下地膜としての五
酸化タンタル膜をスパッタリングにより２ｏｏｏｆに形
成し、次いで、前記五酸化メンタル膜の上に導体膜とし
てのアルミニウム膜を６００ ＯＡ厚にスパッタリング
により形成する。この様に金属膜が形成された絶縁基板
に対し、象知のホトレジスト膜を用いて、リン酸系のエ
ツチング液でパターン形成し第２図に示す配線パターン
の状態とする。次に上記ホトレジスト膜を剥離した後、
ポンディングされる部分を除いたアルミニワム配線パタ
ーンでかつ大電流が流れる配線パターンと圧着用端子接
読パターンに於いて銅ペースト２０μｍ厚と銀ペースト
６０μｍ Ｊｒｙ−を続けて印刷し、銅ペーストと銀ペ
ーストを同時に２００℃で３０分間焼成して、第３図の
状態とする。この時銅ペーストはアテヒ化学研究所製Ａ
Ｃ？−０２０Ｊを使用し、銀ペーストは同社製ＬＳ−５
００を使用した。この時、銅ペーストは銅ペーストは銅
の酸化を防ぐために環元作用を有しており、アルミニウ
ム膜の表ｉ［化膜を環元して銀ペーストとの接触抵抗を
低減せしめるだめのものである。この後ポンディング部
分と外部端子部分とを除いた部分に従来のスクリーン印
刷法により絶縁樹脂でオーバーコーテイングし、第４図
に示す状態とする。続いて銀の印刷された外部接続パタ
ーンのみに公知のメッキ技術を用いて、金メッキを約０
．５μ雇厚に形成して第５図を侍る。
この時、外部端子間９囲路接続が電気的に接続できる場
合ｔゴ勿−１電解メッキは可能でめり電気的に接続でき
ない場合は、ニッケルメッキと金メッキを併用した無電
解メッキ方式もｃｉ］’能である。
合ｔゴ勿−１電解メッキは可能でめり電気的に接続でき
ない場合は、ニッケルメッキと金メッキを併用した無電
解メッキ方式もｃｉ］’能である。
（効 果）
しかるべくして得られた導体配線パターンに於いては、
外部端子との圧着に適した耐食性のある部分と、基板に
搭載されたＩＣチップとのワイヤーポンディングに使用
される部分と良導体配置パターンとの性質を兼ね備えた
導体配線パターン構成が、アルミニウムと銅を介した銀
及び高価な金を最小限に使用する事により安価に形成で
きる。
外部端子との圧着に適した耐食性のある部分と、基板に
搭載されたＩＣチップとのワイヤーポンディングに使用
される部分と良導体配置パターンとの性質を兼ね備えた
導体配線パターン構成が、アルミニウムと銅を介した銀
及び高価な金を最小限に使用する事により安価に形成で
きる。
４、図面の匍却、外説明
第１図〜第５図は本発明に係る導体配総の形成を説明す
るための仕掛品基板の断面図でおる。
るための仕掛品基板の断面図でおる。
１・・・・・・絶縁基板、２・・・・・・五酸化タンタ
ル下地膜、３・・・・・・アルミニウム膜、４・・・・
・・銅印刷膜、５・・・・・・銀印刷膜、６・・・・・
・金メッキ膜、７・・・・・・保護樹脂、８・・・・・
・良導体を兼ね備えたポンディング可能な配線パターン
、９・・・・・・圧着可Ｕヒな外部接続配線パターン。
ル下地膜、３・・・・・・アルミニウム膜、４・・・・
・・銅印刷膜、５・・・・・・銀印刷膜、６・・・・・
・金メッキ膜、７・・・・・・保護樹脂、８・・・・・
・良導体を兼ね備えたポンディング可能な配線パターン
、９・・・・・・圧着可Ｕヒな外部接続配線パターン。
Claims (1)
- 絶縁基板上に五酸化タンタルなどの密着性強化のための
下地膜を形成する工程と、前記五酸化タンタル膜の上に
アルミニウム膜を形成する工程と前記アルミニウム膜を
エッチングなどにより所定の配線パターンに形成する工
程と、次に前記配線パターンのうちポンディングされる
部分を除いた配線パターンに銅ペーストを印刷する工程
と続いて銀ペーストを印刷して同時に焼成する工程と前
記銀の上に金メッキを施す工程とを有することを特徴と
する混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17089684A JPS6148993A (ja) | 1984-08-16 | 1984-08-16 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17089684A JPS6148993A (ja) | 1984-08-16 | 1984-08-16 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148993A true JPS6148993A (ja) | 1986-03-10 |
Family
ID=15913327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17089684A Pending JPS6148993A (ja) | 1984-08-16 | 1984-08-16 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148993A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01147192A (ja) * | 1987-10-26 | 1989-06-08 | Kvaerner Eureka As | 垂直式水中ポンプ集合体 |
| WO1989006086A1 (en) * | 1987-12-18 | 1989-06-29 | Mitsui Mining & Smelting Co., Ltd. | Thin-film conductive circuit and process for its production |
-
1984
- 1984-08-16 JP JP17089684A patent/JPS6148993A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01147192A (ja) * | 1987-10-26 | 1989-06-08 | Kvaerner Eureka As | 垂直式水中ポンプ集合体 |
| WO1989006086A1 (en) * | 1987-12-18 | 1989-06-29 | Mitsui Mining & Smelting Co., Ltd. | Thin-film conductive circuit and process for its production |
| JPH02324A (ja) * | 1987-12-18 | 1990-01-05 | Mitsui Mining & Smelting Co Ltd | 導電膜回路およびその製造方法 |
| US5032694A (en) * | 1987-12-18 | 1991-07-16 | Mitsui Mining & Smelting Co., Ltd. | Conductive film circuit and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05308115A (ja) | 混成集積回路 | |
| JPS6342879B2 (ja) | ||
| JPS60105269A (ja) | ハイブリツド回路の製造方法 | |
| JPS6148993A (ja) | 混成集積回路の製造方法 | |
| JPS5950596A (ja) | チツプ状電子部品およびその製造方法 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JPS6148992A (ja) | 混成集積回路の製造方法 | |
| JP3170429B2 (ja) | 配線基板 | |
| JPS58101080A (ja) | サ−マルヘツドの製造方法 | |
| JPS6148991A (ja) | 混成集積回路の製造方法 | |
| JP2593646B2 (ja) | 電子部品 | |
| JP2537893B2 (ja) | 電子回路基板の製造方法 | |
| JP2973687B2 (ja) | ラジアルリード電子部品 | |
| JP2001326301A (ja) | セラミック電子部品および電子装置 | |
| JPS6293993A (ja) | 電子回路装置とその実装方法 | |
| JPS5994571A (ja) | 半田付け用端子 | |
| JP2562797Y2 (ja) | 配線基板 | |
| JPS6331101A (ja) | 印刷抵抗体付プリント配線板 | |
| JPH1012987A (ja) | ２層配線基板 | |
| JPH0618220B2 (ja) | チップオンボード | |
| JPS5839051A (ja) | 絶縁基板に誘電体を形成する方法 | |
| JPH10209593A (ja) | ２層配線基板、及びその製造方法 | |
| JPS63186495A (ja) | 回路基板の製造方法 | |
| JPS62281397A (ja) | ハイブリツドｉｃの製造方法 |