JPS58101080A - サ−マルヘツドの製造方法 - Google Patents
サ−マルヘツドの製造方法Info
- Publication number
- JPS58101080A JPS58101080A JP20000681A JP20000681A JPS58101080A JP S58101080 A JPS58101080 A JP S58101080A JP 20000681 A JP20000681 A JP 20000681A JP 20000681 A JP20000681 A JP 20000681A JP S58101080 A JPS58101080 A JP S58101080A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thermal head
- layer
- wiring group
- heating resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
Landscapes
- Electronic Switches (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はサーマルヘッドの製造方法の改良に関するも
のである。
のである。
従来、サーマルヘッドは第１図に示すように構成されて
いた。第１図において、１はアルミナセラミックからな
る基板、２は基板１上に形成されたグレ−ズ層、３はグ
レーズ層２上に設けられた発熱抵抗体、４はグレーズ層
２上に設けられて発ＰＡ抵抗体３と接続されたｓｌの配
一群、５はセレクタ端子、６はダイオードアレイ、７は
接続用バンプ、８は発熱抵抗体３上などを覆う酸化保護
層、９は上記発熱抵抗体３．保護層８などを覆う耐岸耗
層、１０は耐摩耗層９上に設けられた絶縁層。
いた。第１図において、１はアルミナセラミックからな
る基板、２は基板１上に形成されたグレ−ズ層、３はグ
レーズ層２上に設けられた発熱抵抗体、４はグレーズ層
２上に設けられて発ＰＡ抵抗体３と接続されたｓｌの配
一群、５はセレクタ端子、６はダイオードアレイ、７は
接続用バンプ、８は発熱抵抗体３上などを覆う酸化保護
層、９は上記発熱抵抗体３．保護層８などを覆う耐岸耗
層、１０は耐摩耗層９上に設けられた絶縁層。
１１はマ） ＩＪクス接続用の第２の配線群、１２は接
続端子、１３は第１．第２の配線群５，１１の接続端子
、１３は第２の配線群１１．接続端子１２などを覆う導
体保護層、１４はドライバ端子をそれぞれ示している。
続端子、１３は第１．第２の配線群５，１１の接続端子
、１３は第２の配線群１１．接続端子１２などを覆う導
体保護層、１４はドライバ端子をそれぞれ示している。
この第１図に示した構成のサーマルヘッドは、従来、薄
膜技術および厚膜技術を用いて製造されているが、この
ような構成のサーマルヘッドを薄膜技術で製造すると、
真空系を用いる多くの工程を経なければならないので、
製造コストが高くなる欠点があった。また、第１図に示
すようなサーマルヘッドを厚膜技術で製造すると、比較
的低コストで製造できるが、発熱抵抗体を高密度に製造
することが困難であシ、ドツト密度が高いサーマルヘッ
ドを製造する場合には、製品の歩留シが悪いものとなシ
、この結果コストが高くなる欠点があった。さらに、発
熱抵抗体を薄膜でつくり、その他を厚膜やめつき技術で
製造する方法も知られているが、この方法は技術的に困
難であると共に、大幅コストダウンが期待できなかった
。
膜技術および厚膜技術を用いて製造されているが、この
ような構成のサーマルヘッドを薄膜技術で製造すると、
真空系を用いる多くの工程を経なければならないので、
製造コストが高くなる欠点があった。また、第１図に示
すようなサーマルヘッドを厚膜技術で製造すると、比較
的低コストで製造できるが、発熱抵抗体を高密度に製造
することが困難であシ、ドツト密度が高いサーマルヘッ
ドを製造する場合には、製品の歩留シが悪いものとなシ
、この結果コストが高くなる欠点があった。さらに、発
熱抵抗体を薄膜でつくり、その他を厚膜やめつき技術で
製造する方法も知られているが、この方法は技術的に困
難であると共に、大幅コストダウンが期待できなかった
。
この発明は、前述した事情に鑑みてなされたもので、ド
ツト密度の高いサーマルヘッドを容易にかつ低コストで
製造できる、その製造方法を提供することを目的として
いる。
ツト密度の高いサーマルヘッドを容易にかつ低コストで
製造できる、その製造方法を提供することを目的として
いる。
この目的を達成するために、この発明によるサーマルヘ
ッドの製造方法は、絶縁基板の両面に金属箔を積層した
基板にスルーホールをあけ、スルーホールの穴壁および
基板の全表面にめっきしてエツチングすることにより第
１の配線群と第２の配一群を形成した後、発熱抵抗体を
無電解めっきによって形成することを特徴とするもので
ある。
ッドの製造方法は、絶縁基板の両面に金属箔を積層した
基板にスルーホールをあけ、スルーホールの穴壁および
基板の全表面にめっきしてエツチングすることにより第
１の配線群と第２の配一群を形成した後、発熱抵抗体を
無電解めっきによって形成することを特徴とするもので
ある。
以下、この発明の一実施例につき第２図ないし第６図を
参照して説明する。
参照して説明する。
第２図はこの発明の一実施例による製造方法によって得
たサーマルヘッドを示す。第２図において、１５は基板
、１６は第１の配線群１７と第２の配線群１８を接続す
るためのスルーホール、１９とめたコモン電極、２１は
第２の配線群１８を基板１５表面に出し外部接続−する
ための、スルーホール、２２は第２の配線群１８の外部
接続端子、２３は放熱用のアルミニウム板などの金属板
、２４は基板１５と金属板２３を接着する接着剤である
。
たサーマルヘッドを示す。第２図において、１５は基板
、１６は第１の配線群１７と第２の配線群１８を接続す
るためのスルーホール、１９とめたコモン電極、２１は
第２の配線群１８を基板１５表面に出し外部接続−する
ための、スルーホール、２２は第２の配線群１８の外部
接続端子、２３は放熱用のアルミニウム板などの金属板
、２４は基板１５と金属板２３を接着する接着剤である
。
第２図に示すサーマルヘッドの製造方法について第３図
ないし第６図によって順次説明する。
ないし第６図によって順次説明する。
第３図に示すように、前記基板１５はポリイミドなどの
絶縁基板１５ａの上下面に５μｍ程度の鋼箔などの金属
箔２５が直接積層したものであシ、この一体化した基板
１５は一般に商品化されている。まず、基板１５にスル
ーホール１６および第３図には図示してないスルーホー
ル２１をあけ。
絶縁基板１５ａの上下面に５μｍ程度の鋼箔などの金属
箔２５が直接積層したものであシ、この一体化した基板
１５は一般に商品化されている。まず、基板１５にスル
ーホール１６および第３図には図示してないスルーホー
ル２１をあけ。
銅、ニッケルなどの無電解めっき層２６をスルーホール
の穴壁および基板１５の全表面に形成する。
の穴壁および基板１５の全表面に形成する。
その後、厚さを厚くする丸めに無電解めっき層２６の全
面に銅などの電気めっき層２７を形成する。
面に銅などの電気めっき層２７を形成する。
次に、第４図に示すように、第１の配線群、第２の配線
群、コモン電極、外部接続端子を形成する部分の電気め
っき層２７を覆ってドライフィルムなどのホトレジスト
２８を形成する。この際に、スルーホール１６および第
４図には図示していないスルーホール２１部はホトレジ
スト２８で穴内部を密閉する。
群、コモン電極、外部接続端子を形成する部分の電気め
っき層２７を覆ってドライフィルムなどのホトレジスト
２８を形成する。この際に、スルーホール１６および第
４図には図示していないスルーホール２１部はホトレジ
スト２８で穴内部を密閉する。
次に、前記ホトレジスト２８をマスクとしてエツチング
を行ない第１．第２の配線群１７．１８、コモン電極２
１および外部接続端子２２（第２図参照）を形成し、ホ
トレジストを除去する。次に。
を行ない第１．第２の配線群１７．１８、コモン電極２
１および外部接続端子２２（第２図参照）を形成し、ホ
トレジストを除去する。次に。
第５図に示すように全面にパラジウム層２９を形成した
後に、無電解めっきを発熱抵抗体部だけに選択的に析出
させるためのめつきレジストとしてホトレジスト３０を
形成し、さらにその後、無電解めっき液に浸漬してニッ
ケル、ニッケル合金などの発熱抵抗体１９を所定の厚さ
に形成する。なお、前記パラジウム層２９の形成法とし
ては、よく知られている錫液とパラジウム液に基板１５
を浸漬した後１００℃でＩＨｒ乾燥する方法、または真
空蒸着法によってきわめて薄い層に形成する。
後に、無電解めっきを発熱抵抗体部だけに選択的に析出
させるためのめつきレジストとしてホトレジスト３０を
形成し、さらにその後、無電解めっき液に浸漬してニッ
ケル、ニッケル合金などの発熱抵抗体１９を所定の厚さ
に形成する。なお、前記パラジウム層２９の形成法とし
ては、よく知られている錫液とパラジウム液に基板１５
を浸漬した後１００℃でＩＨｒ乾燥する方法、または真
空蒸着法によってきわめて薄い層に形成する。
前述のようにして回路形成を完了した基板１５からホト
レジスト３０を除去し、その後第６図に示すように基板
１５の下面を接着剤２４で金属板２３に平滑に接着する
。次に、ＥＳＬ”１１０９ＩＧ（商品名）のような耐摩
耗性にすぐれた低温焼成型のペーストを保護層３１とし
て印刷する。
レジスト３０を除去し、その後第６図に示すように基板
１５の下面を接着剤２４で金属板２３に平滑に接着する
。次に、ＥＳＬ”１１０９ＩＧ（商品名）のような耐摩
耗性にすぐれた低温焼成型のペーストを保護層３１とし
て印刷する。
前述したように％この実施例では、電流容量を必要とす
る第１．第２の配線群、接続端子は無電解めっきおよび
エツチングプロセスで形成し、微細なパターンを必要と
する発熱抵抗体は、予めパラジウムを処理して、次に土
ツチングレスで無電解めっきによシ１選択的に形成する
ので、微細な発熱抵抗体を精度よく、シかも容易に形成
することができる。
る第１．第２の配線群、接続端子は無電解めっきおよび
エツチングプロセスで形成し、微細なパターンを必要と
する発熱抵抗体は、予めパラジウムを処理して、次に土
ツチングレスで無電解めっきによシ１選択的に形成する
ので、微細な発熱抵抗体を精度よく、シかも容易に形成
することができる。
以上説明したように、この発明によるサーマルヘッドの
製造方法は、無電解めっきとエツチングとを主体として
、微細な回路を容易に形成することができ、安価にサー
マルヘッドを提供することができるという効果がある。
製造方法は、無電解めっきとエツチングとを主体として
、微細な回路を容易に形成することができ、安価にサー
マルヘッドを提供することができるという効果がある。
第１図は従来のサーマルヘッドを示す断面図、第２図は
この発明の一実施例の製造方法に上って得たサーマルヘ
ッドの斜視断面図、第３図、第４図、第５図および第６
図はこの発明の一実施例によるサーマルヘッドの製造方
法を工程順に示す要部の拡大断面図である。 ｌ・・・基板、２・・・グレーズ層、３．１９・・・発
熱抵抗体、４，１７・°・第１の配線群、５・・・・セ
レクタ端子、６・・・ダイオードアレイ、７・・・接続
用バンプ、８・・・酸化保鏝層、９・・・耐摩耗層、１
０・・・絶縁層、１１．１８・・・第２の配線群、１２
・・・接続端子、１３・・・導体保遵層、１４・・・ド
ライバ端子、１５°°°基板。 １５ａ・・・絶縁ｆｔ＆、Ｃ６，ｚｔ・・・スルーホー
ル、２２・・・外部接続端子、２３・・・金属板、２４
・・・接着剤、２５・・・金属箔、２６・・・無’ＩＩ
！解めっき層、２７・・・電気めっき層、２８・・・ホ
トレジスト、２９・・・パラジウム層、３０°°・ホト
レジスト、３１・・・保ｉ層。 矛１図 矛 ２ 図 牙 ３ ｍ Ｃ２ 牙５図
この発明の一実施例の製造方法に上って得たサーマルヘ
ッドの斜視断面図、第３図、第４図、第５図および第６
図はこの発明の一実施例によるサーマルヘッドの製造方
法を工程順に示す要部の拡大断面図である。 ｌ・・・基板、２・・・グレーズ層、３．１９・・・発
熱抵抗体、４，１７・°・第１の配線群、５・・・・セ
レクタ端子、６・・・ダイオードアレイ、７・・・接続
用バンプ、８・・・酸化保鏝層、９・・・耐摩耗層、１
０・・・絶縁層、１１．１８・・・第２の配線群、１２
・・・接続端子、１３・・・導体保遵層、１４・・・ド
ライバ端子、１５°°°基板。 １５ａ・・・絶縁ｆｔ＆、Ｃ６，ｚｔ・・・スルーホー
ル、２２・・・外部接続端子、２３・・・金属板、２４
・・・接着剤、２５・・・金属箔、２６・・・無’ＩＩ
！解めっき層、２７・・・電気めっき層、２８・・・ホ
トレジスト、２９・・・パラジウム層、３０°°・ホト
レジスト、３１・・・保ｉ層。 矛１図 矛 ２ 図 牙 ３ ｍ Ｃ２ 牙５図
Claims (1)
- 絶縁基板の両面に金属箔を積層した基板にスルーホール
をあけ、スルーホールの穴壁および基板の全表面にめっ
きしてエツチングすることによシ第ｌの配線群と第２の
配線群を形成した後、発熱抵抗体を無電解めっきによっ
て形成することを特徴とするサーマルヘッドの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20000681A JPS58101080A (ja) | 1981-12-14 | 1981-12-14 | サ−マルヘツドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20000681A JPS58101080A (ja) | 1981-12-14 | 1981-12-14 | サ−マルヘツドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58101080A true JPS58101080A (ja) | 1983-06-16 |
| JPS6227675B2 JPS6227675B2 (ja) | 1987-06-16 |
Family
ID=16417220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20000681A Granted JPS58101080A (ja) | 1981-12-14 | 1981-12-14 | サ−マルヘツドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101080A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181591A (ja) * | 1983-03-31 | 1984-10-16 | 株式会社東芝 | 回路基板 |
| JPH0232867A (ja) * | 1988-07-22 | 1990-02-02 | Nhk Spring Co Ltd | サーマルヘッドの電極構造 |
| JPH02254785A (ja) * | 1989-03-29 | 1990-10-15 | Ngk Insulators Ltd | 回路基板の製造法 |
| US7015937B2 (en) * | 2002-08-27 | 2006-03-21 | Seiko Epson Corporation | Electrostatic latent image writing head, method of manufacturing the same and image forming apparatus incorporating the same |
-
1981
- 1981-12-14 JP JP20000681A patent/JPS58101080A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181591A (ja) * | 1983-03-31 | 1984-10-16 | 株式会社東芝 | 回路基板 |
| JPH0232867A (ja) * | 1988-07-22 | 1990-02-02 | Nhk Spring Co Ltd | サーマルヘッドの電極構造 |
| JPH02254785A (ja) * | 1989-03-29 | 1990-10-15 | Ngk Insulators Ltd | 回路基板の製造法 |
| US7015937B2 (en) * | 2002-08-27 | 2006-03-21 | Seiko Epson Corporation | Electrostatic latent image writing head, method of manufacturing the same and image forming apparatus incorporating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6227675B2 (ja) | 1987-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6718631B2 (en) | Process for producing a flexible wiring board | |
| JP2002043752A (ja) | 配線基板，多層配線基板およびそれらの製造方法 | |
| JPS58101080A (ja) | サ−マルヘツドの製造方法 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JPH0450744B2 (ja) | ||
| JPH04335596A (ja) | スルーホールプリント配線基板の製造方法 | |
| JP2884271B2 (ja) | 両面ｔａｂの製造方法 | |
| JPS59200427A (ja) | ハイブリツド集積回路 | |
| JP3709035B2 (ja) | ２層配線基板、及びその製造方法 | |
| JPH01290279A (ja) | 配線板及びその製造方法 | |
| JPS648478B2 (ja) | ||
| JPS63260198A (ja) | 多層回路板の製造方法 | |
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JPS6037640B2 (ja) | プリント基板 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JP2673363B2 (ja) | 回路基板およびその製造方法 | |
| JPH1117059A (ja) | ボールグリッドアレイ基板及びその連続体 | |
| JPS6148993A (ja) | 混成集積回路の製造方法 | |
| JPH0621651A (ja) | 多層配線回路板及びその製造方法 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JPH0222992Y2 (ja) | ||
| JPH1070365A (ja) | 多層回路基板の製造方法 | |
| JPS62179200A (ja) | 多層回路基板の製造方法 | |
| JPS59163889A (ja) | 基板上導体への部分的めつき形成方法 | |
| JPS59115589A (ja) | 立体配線形成方法 |