JPH0222992Y2 - - Google Patents
Info
- Publication number
- JPH0222992Y2 JPH0222992Y2 JP1984145321U JP14532184U JPH0222992Y2 JP H0222992 Y2 JPH0222992 Y2 JP H0222992Y2 JP 1984145321 U JP1984145321 U JP 1984145321U JP 14532184 U JP14532184 U JP 14532184U JP H0222992 Y2 JPH0222992 Y2 JP H0222992Y2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- circuit board
- gold
- watch
- top layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007747 plating Methods 0.000 claims description 38
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 26
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 13
- 229910052763 palladium Inorganic materials 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000000126 substance Substances 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000002378 acidificating effect Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005987 sulfurization reaction Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000011869 shoot development Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
Landscapes
- Wire Bonding (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、時計の電子回路ブロツクの構成部
品等に用いる時計用回路基板配線部のめつき構成
に関するものであり、特に製造容易で信頼性が高
く、かつ安価に提供できるように構成された時計
用回路基板に関するものである。
品等に用いる時計用回路基板配線部のめつき構成
に関するものであり、特に製造容易で信頼性が高
く、かつ安価に提供できるように構成された時計
用回路基板に関するものである。
従来、時計用回路基板としては、回路基板上に
化学銅、電気銅めつきが施されており、所望とす
るパターンをフオトエツチング加工により形成
し、該パターン上にニツケルめつき、金めつきを
施し、更にボンデイングパターン部のみ部分金め
つきを行なつていた。その回路基板上にICをダ
イボンデイングし、金ワイヤによるワイヤボンデ
イングにて回路接続を行ないIC封止を行なつて
いた。その他の例としては、最上層にハンダめつ
き、スズめつき、銀めつき等を施した時計用回路
基板が知られていた。
化学銅、電気銅めつきが施されており、所望とす
るパターンをフオトエツチング加工により形成
し、該パターン上にニツケルめつき、金めつきを
施し、更にボンデイングパターン部のみ部分金め
つきを行なつていた。その回路基板上にICをダ
イボンデイングし、金ワイヤによるワイヤボンデ
イングにて回路接続を行ないIC封止を行なつて
いた。その他の例としては、最上層にハンダめつ
き、スズめつき、銀めつき等を施した時計用回路
基板が知られていた。
しかし、第2図に示すような従来の時計用回路
基板の最上層に金めつきが全面に施してあるもの
は金の価格の高騰によるコスト高が問題となつて
いる。部分金めつきあるいはそれ以外の最上層が
ハンダめつき、スズめつきにおいては、ホイスカ
ーの発生により、配線間の通電によるシヨート現
像が生じ易く、銀めつきについては短期間に硫化
等を受けやすく、接触部表面の化学変化が生じ接
触抵抗にも障害を与えてしまうという問題点があ
つた。
基板の最上層に金めつきが全面に施してあるもの
は金の価格の高騰によるコスト高が問題となつて
いる。部分金めつきあるいはそれ以外の最上層が
ハンダめつき、スズめつきにおいては、ホイスカ
ーの発生により、配線間の通電によるシヨート現
像が生じ易く、銀めつきについては短期間に硫化
等を受けやすく、接触部表面の化学変化が生じ接
触抵抗にも障害を与えてしまうという問題点があ
つた。
本考案は、従来のこのような問題点を解決する
ために回路基板へのICの実装に係る部分の最上
層に金めつきがなされ、その他の部分は高純度パ
ラジウムめつき(99%以上)を最上層としてコス
トダウンを計り、しかも耐化学変化(耐食性、耐
変色性等)、長期信頼性をも可能とした時計用回
路基板を得ることを目的としている。
ために回路基板へのICの実装に係る部分の最上
層に金めつきがなされ、その他の部分は高純度パ
ラジウムめつき(99%以上)を最上層としてコス
トダウンを計り、しかも耐化学変化(耐食性、耐
変色性等)、長期信頼性をも可能とした時計用回
路基板を得ることを目的としている。
高純度パラジウムめつき(99%以上)は銀めつ
きのような短期間に硫化等を受け、接触部表面の
化学変化を生じ接触抵抗に障害を与えるという問
題がない。しかもはんだ付性、硬度等に優れてい
る点にも着目しなければならない。
きのような短期間に硫化等を受け、接触部表面の
化学変化を生じ接触抵抗に障害を与えるという問
題がない。しかもはんだ付性、硬度等に優れてい
る点にも着目しなければならない。
今まで述べてきたような問題点を解決するため
に本考案は、回路基板上のパターンにおいて、回
路基板のICの実装に係る部分の最上層以外の部
分は高純度パラジウムめつき(99%以上)、ICの
実装に係る部分は金めつきを施した回路基板上に
ICをダイボンデイングし、ワイヤボンデイング
にて回路接続を行ない、IC封止を行なつたもの
である。
に本考案は、回路基板上のパターンにおいて、回
路基板のICの実装に係る部分の最上層以外の部
分は高純度パラジウムめつき(99%以上)、ICの
実装に係る部分は金めつきを施した回路基板上に
ICをダイボンデイングし、ワイヤボンデイング
にて回路接続を行ない、IC封止を行なつたもの
である。
上記のような時計用回路基板にすると品質を落
さずコストダウンとなり、スズめつき、ハンダめ
つきのようなホイスカーの発生により、配線間の
通電によるシヨート現像が生じない。そして、銀
めつきのような短期間に硫化等を受け、接触部表
面の化学変化による接触抵抗にも障害を与えるこ
とはない。銀、スズ、ハンダに比較し、耐食性に
優れ、電気特性も良好であり、しかもハンダ特性
にも優れているため、品質的には全面金めつきの
回路基板と何ら変ることがない。
さずコストダウンとなり、スズめつき、ハンダめ
つきのようなホイスカーの発生により、配線間の
通電によるシヨート現像が生じない。そして、銀
めつきのような短期間に硫化等を受け、接触部表
面の化学変化による接触抵抗にも障害を与えるこ
とはない。銀、スズ、ハンダに比較し、耐食性に
優れ、電気特性も良好であり、しかもハンダ特性
にも優れているため、品質的には全面金めつきの
回路基板と何ら変ることがない。
以下、この考案の実施例を第1図a及びbにも
とづいて説明する。第1図においては、両面積層
基板1の銅箔2a,2bに化学銅めつき3a,3
b、電気銅めつき4a,4bを施す。そして、配
線パターンをフオトエツチング加工で形成し、そ
のパターン上に電気めつきによる高純度パラジウ
ムめつき(99%以上)8a,8bを0.3〜0.7μm施
し、ICの実装に係る部分以外をマスキングし、
そこに部分金めつき7を0.3μm施した。その回路
基板上にIC10をダイボンデイングし、金、ア
ルミ等のボンデイングワイヤ11による回路接続
を行ないIC封止をエポキシ樹脂封止13にて行
なつて時計用回路基板の実装を行なつた。高純度
パラジウムめつき(99%以上)は0.3μm以下だと
耐食性に劣り、接触部表面に化学変化による接触
抵抗にも障害を与えることになる。0.7μm以上だ
とコスト高となつてしまう。この方法は従来と変
らず特性上の問題はなかつた。
とづいて説明する。第1図においては、両面積層
基板1の銅箔2a,2bに化学銅めつき3a,3
b、電気銅めつき4a,4bを施す。そして、配
線パターンをフオトエツチング加工で形成し、そ
のパターン上に電気めつきによる高純度パラジウ
ムめつき(99%以上)8a,8bを0.3〜0.7μm施
し、ICの実装に係る部分以外をマスキングし、
そこに部分金めつき7を0.3μm施した。その回路
基板上にIC10をダイボンデイングし、金、ア
ルミ等のボンデイングワイヤ11による回路接続
を行ないIC封止をエポキシ樹脂封止13にて行
なつて時計用回路基板の実装を行なつた。高純度
パラジウムめつき(99%以上)は0.3μm以下だと
耐食性に劣り、接触部表面に化学変化による接触
抵抗にも障害を与えることになる。0.7μm以上だ
とコスト高となつてしまう。この方法は従来と変
らず特性上の問題はなかつた。
そして、更に高純度パラジウムめつき浴につい
て言えば、主に2種類のめつき浴のタイプ、即ち
酸性、アルカリ性浴がある。アルカリ性浴の条件
は、浴温60℃、PH8.5、Pd含有量10g/である。
酸性浴の条件は、浴温室温、PH1以下、Pd含有
量10g/である。
て言えば、主に2種類のめつき浴のタイプ、即ち
酸性、アルカリ性浴がある。アルカリ性浴の条件
は、浴温60℃、PH8.5、Pd含有量10g/である。
酸性浴の条件は、浴温室温、PH1以下、Pd含有
量10g/である。
尚、実施例においては両面積層基板を使用した
がその他の基板においても適宜選択可能である。
がその他の基板においても適宜選択可能である。
この考案は以上説明したように、時計用回路基
板においてICの実装に係る部分の最上層に部分
金めつきを施し、その他の部分の最上層に高純度
パラジウムめつき(99%以上)を施したことによ
り金めつき部分が減少し、コストダウンが可能に
なつた。またハンダ、スズめつきによるホイスカ
ー発生の配線間の通電によるシヨート現像、銀め
つきのような変色がなくなつた。
板においてICの実装に係る部分の最上層に部分
金めつきを施し、その他の部分の最上層に高純度
パラジウムめつき(99%以上)を施したことによ
り金めつき部分が減少し、コストダウンが可能に
なつた。またハンダ、スズめつきによるホイスカ
ー発生の配線間の通電によるシヨート現像、銀め
つきのような変色がなくなつた。
尚、高純度パラジウムめつき(99%以上)は、
強酸性、アルカリ性の2種類があり、製造条件に
より適宜選択可能である。更に高純度パラジウム
めつきの部分は金めつきより硬度が高い点から、
回路基板上に接点となつた部分が同時に存在する
場合は、その接点寿命、性能を高めることが可能
になる。そして、IC封止はエポキシ樹脂に限ら
ずシリコン樹脂等、その他の樹脂でも可能であ
る。また、回路基板は両面積層基板に限らず片面
基板等その他の基板でも可能である。
強酸性、アルカリ性の2種類があり、製造条件に
より適宜選択可能である。更に高純度パラジウム
めつきの部分は金めつきより硬度が高い点から、
回路基板上に接点となつた部分が同時に存在する
場合は、その接点寿命、性能を高めることが可能
になる。そして、IC封止はエポキシ樹脂に限ら
ずシリコン樹脂等、その他の樹脂でも可能であ
る。また、回路基板は両面積層基板に限らず片面
基板等その他の基板でも可能である。
高純度パラジウムめつきの99%以上のものを使
用したのは接点部分のはんだ付け性、電気特性等
の部分を可能とする為である。
用したのは接点部分のはんだ付け性、電気特性等
の部分を可能とする為である。
第1図は本考案によるめつき構成を示した時計
用回路基板の断面図で、第1図aは両面銅箔積層
基板による本考案のもの、第1図bは片面銅箔基
板による本考案のもの、第2図は従来のめつき構
成を示した時計用回路基板の断面図である。 1……両面銅箔積層基板、2a,2b……銅
箔、3a,3b……化学銅めつき、4a,4b…
…電気銅めつき、5a,5b……ニツケルめつ
き、6a,6b……金めつき、7……部分金めつ
き、8a,8b……高純度パラジウムめつき、9
……片面銅箔基板、10……IC、11……ボン
デイング用ワイヤ、12……スルホール、13…
…IC封止樹脂。
用回路基板の断面図で、第1図aは両面銅箔積層
基板による本考案のもの、第1図bは片面銅箔基
板による本考案のもの、第2図は従来のめつき構
成を示した時計用回路基板の断面図である。 1……両面銅箔積層基板、2a,2b……銅
箔、3a,3b……化学銅めつき、4a,4b…
…電気銅めつき、5a,5b……ニツケルめつ
き、6a,6b……金めつき、7……部分金めつ
き、8a,8b……高純度パラジウムめつき、9
……片面銅箔基板、10……IC、11……ボン
デイング用ワイヤ、12……スルホール、13…
…IC封止樹脂。
Claims (1)
- ワンヤボンデイングがなされるパターン配線部
を有する時計用回路基板において、ワイヤボンデ
イングが接合される配線部の最上層を金めつき、
前記以外の配線部の最上層を高純度パラジウム
(99%以上)めつきで構成したことを特徴とする
時計用回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984145321U JPH0222992Y2 (ja) | 1984-09-26 | 1984-09-26 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984145321U JPH0222992Y2 (ja) | 1984-09-26 | 1984-09-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6163839U JPS6163839U (ja) | 1986-04-30 |
JPH0222992Y2 true JPH0222992Y2 (ja) | 1990-06-21 |
Family
ID=30703576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1984145321U Expired JPH0222992Y2 (ja) | 1984-09-26 | 1984-09-26 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0222992Y2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5716740A (en) * | 1980-07-04 | 1982-01-28 | Hitachi Ltd | Protective unit for blower of air conditioner or the like |
-
1984
- 1984-09-26 JP JP1984145321U patent/JPH0222992Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5716740A (en) * | 1980-07-04 | 1982-01-28 | Hitachi Ltd | Protective unit for blower of air conditioner or the like |
Also Published As
Publication number | Publication date |
---|---|
JPS6163839U (ja) | 1986-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4993148A (en) | Method of manufacturing a circuit board | |
US3729820A (en) | Method for manufacturing a package of a semiconductor element | |
JP4771135B2 (ja) | プリント配線板、それを使用したled装置及びプリント配線板の製造方法 | |
TW200416993A (en) | Lead frame for a semiconductor device | |
JPH0222992Y2 (ja) | ||
EP0219122B1 (en) | Metallized ceramic substrate and method of manufacturing the same | |
JPH04144190A (ja) | 配線基板およびその製造方法 | |
JP3244102B2 (ja) | Icパッケージ | |
JPH02120093A (ja) | Icカード用プリント配線板とその製造方法 | |
JPS6037640B2 (ja) | プリント基板 | |
KR20050019664A (ko) | 솔더볼을 갖는 반도체 패키지 | |
JPS5990938A (ja) | 半導体装置用プリント回路基板 | |
JP3167360B2 (ja) | 混成集積回路用基板の製造方法 | |
JPH0236278Y2 (ja) | ||
JPS58101080A (ja) | サ−マルヘツドの製造方法 | |
JPH1092964A (ja) | 半導体装置 | |
JPH02153543A (ja) | フレキシブルプリント基板 | |
JPS622591A (ja) | 金属ベ−ス混成集積回路基板の製法 | |
JPS6234466Y2 (ja) | ||
JPS63288795A (ja) | Icカ−ドの製造方法 | |
KR101241639B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JPH05144882A (ja) | 半導体装置用フイルムキヤリア | |
JPH1056095A (ja) | 半導体装置用多層プリント基板及び多層プリント基板を用いた半導体装置 | |
JPH10189846A (ja) | 半導体装置用ヒートスラグ及び半導体装置 | |
JPS62140489A (ja) | プリント基板 |