KR20050019664A - 솔더볼을 갖는 반도체 패키지 - Google Patents

솔더볼을 갖는 반도체 패키지 Download PDF

Info

Publication number
KR20050019664A
KR20050019664A KR1020030057584A KR20030057584A KR20050019664A KR 20050019664 A KR20050019664 A KR 20050019664A KR 1020030057584 A KR1020030057584 A KR 1020030057584A KR 20030057584 A KR20030057584 A KR 20030057584A KR 20050019664 A KR20050019664 A KR 20050019664A
Authority
KR
South Korea
Prior art keywords
layer
solder
solder ball
copper
semiconductor package
Prior art date
Application number
KR1020030057584A
Other languages
English (en)
Inventor
신화수
전종근
오선주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030057584A priority Critical patent/KR20050019664A/ko
Publication of KR20050019664A publication Critical patent/KR20050019664A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에 따른 솔더볼(solder ball)을 갖는 반도체 패키지는, 내부의 반도체 칩을 외부와 전기적으로 연결시키는 외부 접속 단자로서 솔더볼을 구비하고, 솔더볼은 중심의 플라스틱 코어(core)로부터 순차적으로 제 1니켈층, 구리층, 제 2니켈층 및 솔더층으로 구성된다. 또한, 상술한 솔더볼을 갖는 반도체 패키지에서, 제 2니켈층은 1 내지 5㎛의 두께를 갖고, 무전해 도금, 전해 도금 또는 용융 도금 방식 중의 하나에 의해 구리층 상에 도포된다. 상술한 바와 같은 구성에 의해, 솔더볼 내에 구리-납/주석 합금층의 형성이 방지되어, 솔더볼의 패키지 기판에 대한 솔더 조인(solder joint)트 신뢰성의 감소를 방지하고, 이에 따라, 솔더 조인트 신뢰성의 감소를 고려하지 않고도 패키지에 부착되는 솔더볼의 크기를 줄이는 것이 가능하여 동수의 솔더볼을 갖더라도 보다 소형인 반도체 패키지를 제작할 수 있는 이점이 있다.

Description

솔더볼을 갖는 반도체 패키지{Semiconductor package having solder balls}
본 발명은 외부 접속 단자로서 솔더볼(solder ball)을 갖는 반도체 패키지에 관한 것으로, 보다 상세하게는 패키지 기판의 접속 패드와 솔더볼간의 솔더 조인트(solder joint) 신뢰성이 향상된 솔더볼을 갖는 반도체 패키지에 관한 것이다.
최근의 전자 산업이 더욱 경량화, 소형화, 고속화, 다기능화되고 있는 추세에 따라, 반도체 패키지 또한 이와 같은 추세에 부응하여 리드 프레임 대신 테이프 배선 기판 내지 인쇄 회로 기판에 반도체 칩이 직접 실장된 형태의 반도체 패키지를 생산하는 비율이 점차 증가하고 있다. 그 이유는 테이프 배선 기판 내지 인쇄 회로 기판에 반도체 칩을 직접 실장하여 형성되는 반도체 패키지는 일면 전체에 외부 접속 단자로서 솔더볼(solder ball)들이 형성되므로 리드 프레임에 반도체 칩을 실장하고 봉지하는 통상적인 플라스틱 반도체 패키지에 비해 크기 감소 측면에서 유리할 뿐만 아니라 패키지 기판에 대한 실장 밀도에 있어서 보다 유리하기 때문이다. 테이프 배선 기판 내지 인쇄 회로 기판에 반도체 칩을 직접 실장하고 외부 접속 단자로서 솔더볼을 갖는 반도체 패키지의 예로서는 볼 그리드 어레이(Ball Grid Array) 패키지 또는 볼 그리드 어레이형 칩 스케일 패키지(chip scale package) 등이 있다.
한편, 외부 접속 단자로서 솔더볼을 갖는 반도체 패키지라도 상술한 바와 같은 추세에 더욱 충실히 부응하기 위해서는 자체의 외형 크기가 보다 줄어들거나, 또는 기존의 패키지와 동일 크기라면 패키지의 성능 등이 보다 향상되어야 한다. 그러나, 패키지의 외형 크기가 작아질 경우라도, 반도체 패키지의 본래 기능을 유지하기 위해서 외부 접속 단자로서 패키지 기판에 부착된 솔더볼의 갯수는 그대로 유지되야 하므로, 줄어든 면적 내에 대한 솔더볼의 갯수를 유지하기 위해서는 솔더볼 자체의 크기가 작아져야 한다. 마찬가지로, 기존의 반도체 패키지와 동일 크기이면서 성능 등이 향상될 경우, 패키지의 외부 접속 단자로의 솔더볼이 더 필요해질 수 있으므로, 동일 크기의 기판에 보다 많은 수의 솔더볼 형성을 위해서는 솔더볼의 크기가 작아져야 한다. 이 말은 곧, 솔더볼을 갖는 반도체 패키지의 소형화 또는 기능 향상 등을 위해서는 부착되는 솔더볼 자체의 크기가 줄어들어야 할 경우가 있음을 의미한다.
그러나, 이러한 상황에 맞추어 솔더볼의 크기가 줄어들게 되면 상대적으로 솔더볼의 부착 면적 감소로 인해 솔더 조인트 신뢰성이 감소하게 된다. 이러한 문제점으로 인해, 현재 크기가 줄어들더라도 솔더 조인트 신뢰성이 감소되지 않는 다양한 솔더볼이 개발되고 있다. 종래의 솔더볼 및 패키지 기판의 접속 패드와의 부착 상태에 대해서 도면을 통하여 설명한다.
도 1은 종래의 솔더볼을 갖는 반도체 패키지에서의 솔더볼 및 패키지 기판의 부착 상태의 단면도이다. 도 1에 도시된 바와 같이, 종래의 솔더볼(10)은 중심에 형성된 플라스틱 코어(plastic core; 11), 플라스틱 코어(11)를 덮는 니켈층(12), 니켈층(12)을 덮는 구리층(14) 및 구리층을 덮는 솔더층(14)으로 이루어져 있다. 솔더볼(10)의 솔더층(14)은 패키지 기판(20), 실질적으로는 패키지 기판(20)에 형성된 접속 패드 상의 니켈 영역(21)과 부착되어 있다. 패키지 기판(20)에서 솔더볼(10)의 접한 부분을 제외한 영역은 보호층(22)으로 보호되어 있다.
그러나, 이러한 형태의 솔더볼(10)은 솔더 조인트 신뢰성 향상에 한계가 있다. 이를 보다 상술하겠다. 솔더볼(10)은 구리층(13) 및 솔더층(14)이 접촉 형성되어 있으므로, 솔더볼(10)을 패키지 기판(20)에 부착시키는 과정에서 솔더볼(10)에 가해지는 열에 의해 구리층(13)과 솔더층(14)이 상호 작용하여 이들 접합 계면에 구리-납/주석 합금층(15)이 형성된다. 그런데 구리-납/주석 합금은 그 강도에 있어서 쉽게 깨어지는 특성이 있어, 솔더볼(10) 부착 후 크랙(crack) 발생의 원인으로 작용한다. 또한, 이렇게 형성된 구리-납/주석 합금은 확산 작용을 통해 솔더볼(10)과 니켈 영역(21) 사이, 보다 정확하게는 솔더볼(10)과 패키지 기판(20)의 니켈 영역(21)의 접합 계면으로 확산 이동되어, 이 부분에도 또한 구리-납/주석 합금층(15)을 형성하여, 솔더볼(10)과 니켈 영역(21) 간의 접착력을 약화시킨다. 구리-납/주석 합금층이 형성된 양상은 도 2에 도시한다.
도 2는 도 1의 A 부분의 확대도이다. 도 2에 도시된 바와 같이, 솔더볼(10)의 구리층(13)과 솔더층(14)의 접합 계면에는 구리-납/주석 합금층(15)이 형성되고, 또한 확산을 통해 솔더층(14)과 패키지 기판(20)의 니켈 영역(21) 사이의 접합 계면에도 구리-납/주석 합금층(15)이 형성된다. 이러한 구리-납/주석 합금층(15)은 구리의 확산 현상에 의해 발생되는 것인데, 구리-납/주석 합금은 쉽게 깨어지는 특성이 있어, 솔더볼과 패키지 기판간의 솔더 조인트 신뢰성이 저하될 가능성이 있다.
따라서, 본 발명의 목적은 솔더볼에 형성되어 있는 구리층의 솔더층으로의 확산에 의한 구리-납/주석 합금층의 형성을 방지하여 반도체 패키지의 기판에 대한 솔더 조인트 신뢰성이 향상되는 솔더볼을 갖는 반도체 패키지를 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명에 따른 솔더볼을 갖는 반도체 패키지는 내부의 반도체 칩을 외부와 전기적으로 연결시키는 외부 접속 단자로서 솔더볼을 구비하고, 솔더볼은 중심의 플라스틱 코어(core)로부터 순차적으로 제 1니켈층, 구리층, 제 2니켈층 및 솔더층으로 구성된다.
상술한 바와 같은 구성에 의해, 솔더볼의 패키지 기판의 기판 전극 패드로의 부착시 구리층과 솔더층의 상호 작용에 의한 구리-납/주석 합금층이 형성되는 것을 방지하는 것이 가능하다.
또한, 본 발명에 따른 솔더볼을 갖는 반도체 패키지에서, 제 2니켈층은 1 내지 5㎛의 두께를 갖고, 무전해 도금, 전해 도금 또는 용융 도금 방식 중의 하나에 의해 구리층상에 도포된다.
이하 도 3을 참조하여 본 발명에 따른 솔더볼을 갖는 반도체 패키지에 대해 상세히 설명한다.
도 3은 3은 본 발명에 따른 솔더볼을 갖는 반도체 패키지의 솔더볼 및 패키지 기판의 부착 상태의 단면도이다. 도 3에 도시된 바와 같이, 솔더볼(30)의 중심에는 플라스틱 코어(31)가 자리잡고 있으며, 플라스틱 코어(31) 상에 제 1니켈층(32)이 도포되고, 제 1니켈층(32) 상에 구리층(33)이 도포된다. 그리고 나서, 종래의 솔더볼과는 달리 구리층(33)이 직접 솔더층(35)에 접촉되지 않도록 구리층(33) 상에 제 2니켈층(34)이 더 도포된다. 구리층(33)의 구리 확산을 방지하기 위해서는 제 2니켈층(34)의 두께는 1 내지 5㎛인 것이 가능하다. 제 2니켈층(34)이 1㎛ 이내가 되면 솔더볼(30)에 열 인가시 구리층(33)의 솔더층(35)으로의 확산을 방지할 수 없고, 5㎛ 이상이 되면 솔더볼(20)의 전체적인 부피가 증가하게 되어 솔더볼(30)의 크기가 커지게 된다. 솔더볼(30)의 솔더층(35)은 패키지 기판(20) 니켈 영역(21)과 부착된다. 패키지 기판(20)은 도 1과 마찬가지로 솔더볼(30)이 접속되는 니켈 영역(21)의 솔더볼(30) 부착 지점 이외의 영역은 보호층(23)으로 도포되어 있다.
솔더볼(30)의 니켈 영역(21)으로의 부착을 위해 솔더볼(30)에 열 등이 인가될 경우 구리층(33) 및 제 1니켈층(14)의 금속이 상호 작용하여 이들 접합 계면에 구리-니켈 합금층이 형성될 가능성도 있다. 그러나, 솔더볼(30) 내에 구리-니켈 합금층이 형성되더라도, 구리-니켈 합금층은 종래의 구리-납/주석 합금층과는 달리 쉽게 깨어지지 않아 솔더볼(30)의 니켈 영역(21) 부착시 크랙의 원인이 되지 않는다. 구리층(33)에 제 2니켈층(34)을 도포하기 위해서는 무전해 도금, 전해 도금, 용융 도금 방법 등을 적용하는 것이 가능하다.
한편, 본 발명은 상술한 바 이외에도 본 발명의 기술적 요지를 벗어나지 않는 범위 내에서 다양하게 변경 실시할 수 있음은 당 업계의 기술 분야에서 통상의 지식을 가진 자라면 누구나 이해할 것이다.
상술한 바와 같이, 본 발명에 따른 솔더볼을 갖는 반도체 패키지에서, 솔더볼은 구리층과 솔더층 사이의 접합 계면에 구리-납/주석 합금층이 형성되는 것을 방지하기 위해 구리층 상에 제 2니켈층을 더 포함한다. 이에 의해, 솔더볼의 패키지 기판에 대한 솔더 조인트 신뢰성의 감소를 방지할 수 있고, 또한, 솔더 조인트 신뢰성의 감소를 고려하지 않고도 패키지에 부착되는 솔더볼의 크기를 줄이는 것이 가능하여 동수의 솔더볼을 갖더라도 보다 소형인 반도체 패키지를 제작할 수 있는 이점이 있다.
도 1은 종래의 솔더볼을 갖는 반도체 패키지에서의 솔더볼 및 패키지 기판의 부착 상태의 단면도,
도 2는 도 1의 A 부분의 확대도, 및
도 3은 본 발명에 따른 솔더볼을 갖는 반도체 패키지의 솔더볼 및 패키지 기판의 부착 상태의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10,30: 솔더볼 11,31: 플라스틱 코어
12: 니켈층 13,33: 구리층
14: 솔더층 15: 구리-납/주석 합금층
20: 패키지 기판 21: 니켈 영역
22: 보호층 32: 제 1니켈층
34: 제 2니켈층 35: 솔더층

Claims (3)

  1. 내부의 반도체 칩을 외부와 전기적으로 연결시키는 외부 접속 단자로서 솔더볼(solder ball)을 구비하는 반도체 패키지에 있어서,
    상기 솔더볼은 중심의 플라스틱 코어(core)로부터 순차적으로 제 1니켈층, 구리층, 제 2니켈층 및 솔더층으로 구성되는 것을 특징으로 하는 솔더볼을 갖는 반도체 패키지.
  2. 제 1항에 있어서, 상기 제 2니켈층은 1 내지 5㎛의 두께를 갖는 것을 특징으로 하는 솔더볼을 갖는 반도체 패키지.
  3. 제 1항에 있어서, 상기 제 2니켈층은 무전해 도금, 전해 도금 또는 용융 도금 방식 중의 하나에 의해 상기 구리층상에 도포되는 것을 특징으로 하는 솔더볼을 갖는 반도체 패키지.
KR1020030057584A 2003-08-20 2003-08-20 솔더볼을 갖는 반도체 패키지 KR20050019664A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030057584A KR20050019664A (ko) 2003-08-20 2003-08-20 솔더볼을 갖는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030057584A KR20050019664A (ko) 2003-08-20 2003-08-20 솔더볼을 갖는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20050019664A true KR20050019664A (ko) 2005-03-03

Family

ID=37228882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030057584A KR20050019664A (ko) 2003-08-20 2003-08-20 솔더볼을 갖는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20050019664A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821097B1 (ko) * 2007-04-06 2008-04-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 입출력단자 및 이를 이용한 반도체 패키지제조 방법
KR100955705B1 (ko) * 2009-08-25 2010-05-03 덕산하이메탈(주) 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품
KR101049520B1 (ko) * 2011-03-04 2011-07-15 덕산하이메탈(주) 코어 솔더볼, 코어 솔더볼의 제조방법 및 이를 이용한 전자부품
US9159687B2 (en) 2012-07-31 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
KR20170068422A (ko) * 2015-04-23 2017-06-19 엠케이전자 주식회사 리버스 리플로우용 심재, 반도체 패키지, 전자 시스템 및 반도체 패키지의 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821097B1 (ko) * 2007-04-06 2008-04-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 입출력단자 및 이를 이용한 반도체 패키지제조 방법
KR100955705B1 (ko) * 2009-08-25 2010-05-03 덕산하이메탈(주) 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품
KR101049520B1 (ko) * 2011-03-04 2011-07-15 덕산하이메탈(주) 코어 솔더볼, 코어 솔더볼의 제조방법 및 이를 이용한 전자부품
US9159687B2 (en) 2012-07-31 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
KR20150118062A (ko) * 2012-07-31 2015-10-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 볼 그리드 어레이를 위한 솔더 범프
US9711472B2 (en) 2012-07-31 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
US10134701B2 (en) 2012-07-31 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
KR20170068422A (ko) * 2015-04-23 2017-06-19 엠케이전자 주식회사 리버스 리플로우용 심재, 반도체 패키지, 전자 시스템 및 반도체 패키지의 제조 방법

Similar Documents

Publication Publication Date Title
US5757071A (en) C4 substrate contact pad which has a layer of Ni-B plating
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US6469393B2 (en) Semiconductor package and mount board
US7414317B2 (en) BGA package with concave shaped bonding pads
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
US6486551B1 (en) Wired board and method of producing the same
US20050054187A1 (en) Method for forming ball pads of BGA substrate
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US20100181675A1 (en) Semiconductor package with wedge bonded chip
KR20050019664A (ko) 솔더볼을 갖는 반도체 패키지
KR100345075B1 (ko) 칩 사이즈 패키지
KR100431307B1 (ko) 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
JP2651608B2 (ja) 電子部品搭載用基板
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
US11569155B2 (en) Substrate bonding pad having a multi-surface trace interface
US8907468B2 (en) Semiconductor device
JP2000195888A (ja) 半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
KR20070053555A (ko) 배리어층이 형성된 플립 칩 실장 구조
JP4872736B2 (ja) 電子デバイスの接続方法
JPS62199022A (ja) 半導体装置の実装具
TWI465159B (zh) 具階梯式開口之封裝基板
JPS60171747A (ja) 半導体装置
JP2001339001A (ja) 半導体チップ搭載用基板及びそれを備えた半導体装置及びそれらの製造方法
JPH10340969A (ja) Ｂｇａ型半導体装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination