JPS60171747A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に、チップキャリア型半
導体装置に適用して有効な技術に関する。

〔背景技術〕

高密度実装に適した半導体装置としてチップキャリア型
半導体装置が知られている。セラミックパッケージから
なるチップキャリア型半導体装置においては、第１図に
示すように、パッケージ４の側面および底面に配＠７が
形成される（たとえは工業調査会１９８０年発行「ＴＣ
化実装技術」Ｐ１４２．日本マイク四エレクトロニクス
協会１り。

本発明者の検討の結果、第１図に示すようなセラミック
チップキャリア型半導体装置には１次のような欠点があ
ることがわかった。すなわち、セラミックパッケージの
ペース４については、第１図に示すようにその角部は直
角に形成され、かかる直角の角部をもつ基板に配線７が
施されている・このため、配線７のセラミツク基板４０
角部に形成された部分の膜厚ｔ、は側面および底面の膜
厚ｔ、より薄くなり、その薄肉部分において電流マイグ
レーシロンを起こし易くなり、配線が断線したりあるい
は抵抗値の増大を招来し、半導体装置の信頼度を低下さ
せる。

〔発明の目的〕

本発明の目的は、電流マイグレーシ１ンの影響を受けず
信頼度の向上した半導体装置を提供することにある。

本発明の他の目的は基板に実装してもはがれ強度が大な
る半導体装置を提供することにある。

本発明の前記ならびにその捻かの目的とｆ＃貌な特徴は
５本明細書の記述および添付図面からあきらかになるで
あろう。

〔発明のｖＡ要〕

本願において開示される発明のうち代表的なもののａ要
を簡単に説明すれば、下記のとおりである。

すなわち、半導体装置のパッケージの角部を面取りして
当該基体外表面に配線を形成するものである。

〔実施例〕

本発明は、第２図に示すように、パッケージのセラミッ
クベース（基板）４０角部を斜めに切欠き（面取り）し
、当該基板に厚膜配線７を形成する。

第２図に、プリント柄版１の導体パターン２の面上にリ
ードレスのチップキャリア形セラミックパッケージ３を
面付けして実装して成る断面図を示す。

このチップキャリア形セラミックパッケージは。

第２図に示すように、セラミックペース（基板）４上に
接合材料を介して半導体素子５をマウント（固着）して
あり、当該素子のポンディングパッド（電極）にコネク
タワイヤ６の一端部を超音波ボンディングなどによりボ
ンディングし、コネクタワイヤ６の他端部を前記セラミ
ック基板４に形成された配線７にボンディングし、もっ
て前記素子６と厚膜配線７とを電気的に接続し、当該素
子の内部配線を外部に導出している。

配線７は、第２図１では、セラミック基板（第一層）表
面に形成されかつコネクタワイヤがボンディングされた
部分７Ａと、当該部分に延設されかつ当該基板の側面に
形成された部分７Ｂと、当該基板の裏面に形成された部
分７Ｃとから成る。当該裏面配線７Ｃは半田付は用能な
電極として構成され、当該電極を半田付けして第２図に
示すように、チップキャリア形セラミックパッケージ３
をプリント基板ｌの導体パターン２面に接続する。

本発明における面取りは、第３図に例示するように、セ
ラミック基板４の角部に一定の曲率の曲面をつけ、当該
基板４に配線７を形成し、角部の厚膜配線の膜厚ｔ、を
他の部分の膜厚ｔ、と同等ないしそれ以上としてもよい
。本発明における面取りは、セラミック基板の角部の配
線の膜厚を大とし、電流マイグレーションによる断線や
抵抗値の増大を排除し得る限りどのような態様でも差支
えない。

本発明に使用される実装基体には、上記で代表的に例示
するようにセラミック基板が用いられる。

コネクタワイヤは例えば１．ＡＬ！細線などで構成され
る。

配線７は周知の配線技術により形成され１例えばタング
ステン（Ｗ）などの導体ペーストをセラミックのグリー
ンシートと同時に焼成してメタライズ層を設け、このメ
タライズ層のうち露出した部分上に例えばニッケル（Ｎ
ｉ　）下地メッキを施し、次いで金（Ａｕ）メッキを施
すなどの方法で形成することができる。Φ十ツブ８を低
融点ガラスなどの封止材によりセラミック基板４に固着
される。尚該キャップ８は例えばセラミック又は金属に
より構成される。　′ 第４図は第２図に示すチップキャリアの斜視図であり、
第４図にて、８はキャップ、４はセラミック基板、７は
配線を示す。

第５図は本発明の他の実施例を示し、配線７Ｄがセラミ
ック基板（第二層）の側面及び表面にも延設された例を
示す。第６図も同様に本発明の他の実施例を示し、本発
明を樹脂封止型のチップキャリアに適用した例を示す。

第６図において％９は樹脂体、ｌＯは配線（Ｃｕ箔パタ
ーン）、１１は側面に形成された配線（スルーホール）
、１２は下部電極であり、実装基体４はガラスエポキシ
樹樹脂よりなる基板により構成されている。

これら第５図および第６図に示す実施態様においても、
第１図の例と同様に、配線の形成される角部な面とりし
てエレクトロマイグレーションによる配線の断線を防止
している。

〔効　果〕

（１１基体の角部を面取、すしたので、当該角部におい
ても配線が薄（ならず、したがって、エレクトロマイグ
レーションの影響を受けず、当該配線の断線や抵抗値の
増大を招来せず、半導体装置の信頼度を向上することが
できた。

（２）　上記のごとく面取りを施したので、プリント基
板などに実装したときにはがれ強度が向上することがで
きた。

すなわち、第７図に示すように、従来では、面取りがな
く（同図仮想線で示″ｆ）、チップキャリアパッケージ
３を半田付けによりプリント基板ｌに実装するときには
、Ａ、の点までしか半田付け１３がされなかったが１本
発明ではＡ１の上部のＡ、の位置まで半田が盛付けされ
、したがって、実装した際にチップキャリア３がプリン
ト基板１からはがれ難く、はがれ強度を向上できる。

セラミック製のチップキャリアはプリント基板に直接半
田付けすると温度サイクル時に熱膨張係数差により接続
部にはがれやクラックを生じ易い欠点があるが１本発明
では上記のごとくはがれ強度が向上し、その実用上の意
義において大なるものがある。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが１本発明は、上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。

たとえば、面取りについて、第１図などに示す実施例で
は斜めに切欠き（面取り）した例を、また第３図ではア
ールを設けて面取りした例をそれぞれ示したが、セラミ
ック基板の−の角部を斜めに面取りし、他の角部を曲面
を設けて面取りするというように両者を併用実施しても
よい。

また上記実施例ではセラミック基板の角部Ｘについて実
施した例を示したが、他の角部たとえば第２図Ｙで示す
角部について本発明を実施することも差支えない。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となったチップキャリアの厚膜配線技術につ
いて適用した場合について説明したが、それに限定され
るものではな（、前記したごとく樹脂封止型のチップキ
ャリアをはじめとする広（は厚膜配線技術を用いた半導
体パッケージ全般に適用することができる。

【図面の簡単な説明】

第１図は従来例を示す拡大断面図。 第２図は本発明の実施例を示す断面図。 第３図は本発明の他の実施例を示す拡大断面図。 第４図は第２図に示すチップキャリアの外観斜視図。 第５図は本発明の他の実施例を示す断面図。 第６図は本発明の他の実施例を示す断面図。 第７図は本発明の作用効果を説明する断面図である。 １・・・プリント基板、２・・・導体パターン、３・・
・チップキャリア、４・・・実装基体（セラミック基板
）。 ５・・・半導体素子、６・・・コネクタワイヤ、７・・
・厚膜配線、８・・・キャップ、９・・・樹脂封止体、
１０・・・厚膜配線（ＣＬＩ箔パターン）、１１・・・
厚膜配線（スルーホール）、１２・・・下部電極、１３
・・・半田。 第１図 Ｃ 第　３　図 第　４　図 ゲ ７ 第　５　図 第　６　図 ノ　第　７　図 へ

Claims (1)

1. 【特許請求の範囲】 １、半導体素子を搭載する実装基体表面に、前記素子の
   内部配線を外部に導出する配線が形成された半導体装置
   において、前記実装基体の角部な切欠きして成ることを
   特徴とする半導体装置。 ２、実装基体がセラミック基板である。特許請求の範囲
   第１項記載の半導体装置。