JPH09298252A - 半導体パッケージ及びこれを用いた半導体装置 - Google Patents
半導体パッケージ及びこれを用いた半導体装置Info
- Publication number
- JPH09298252A JPH09298252A JP11084096A JP11084096A JPH09298252A JP H09298252 A JPH09298252 A JP H09298252A JP 11084096 A JP11084096 A JP 11084096A JP 11084096 A JP11084096 A JP 11084096A JP H09298252 A JPH09298252 A JP H09298252A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- connection terminal
- semiconductor package
- solder
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Abstract
(57)【要約】
【課題】 半導体装置を実装した際に実装基板と半導体
パッケージとの熱膨張係数の差によって生じる熱応力に
より外部接続端子の接合部が破損等することを防止し、
信頼性の高い半導体装置を提供する。 【解決手段】 セラミック回路基板１０の実装面に形成
された外部接続用の端子パッド１４に外部接続端子１２
を接合して成る半導体パッケージにおいて、前記端子パ
ッド１４が形成された部位に、前記端子パッド１４が内
底面で露出され、該端子パッド１４側の開口径が前記外
部接続端子１２を接合する側の開口径よりも拡径となる
段差部が内壁面に形成されるとともに該内壁面に金属層
３６が形成された凹部３２内に低融点金属３４が充填さ
れて成る外部接続端子接合部３０が形成されたことを特
徴とする。
パッケージとの熱膨張係数の差によって生じる熱応力に
より外部接続端子の接合部が破損等することを防止し、
信頼性の高い半導体装置を提供する。 【解決手段】 セラミック回路基板１０の実装面に形成
された外部接続用の端子パッド１４に外部接続端子１２
を接合して成る半導体パッケージにおいて、前記端子パ
ッド１４が形成された部位に、前記端子パッド１４が内
底面で露出され、該端子パッド１４側の開口径が前記外
部接続端子１２を接合する側の開口径よりも拡径となる
段差部が内壁面に形成されるとともに該内壁面に金属層
３６が形成された凹部３２内に低融点金属３４が充填さ
れて成る外部接続端子接合部３０が形成されたことを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は外部接続端子として
はんだボール等の端子を使用する半導体パッケージ及び
これを用いた半導体装置に関する。
はんだボール等の端子を使用する半導体パッケージ及び
これを用いた半導体装置に関する。
【０００２】
【従来の技術】ＢＧＡ（Ball Grid Array)型半導体装置
のように外部接続端子としてボール状の端子を取り付け
た製品では、半導体装置を実装した際に、実装基板と半
導体パッケージとの熱膨張係数の差により外部接続端子
に熱応力が作用して外部接続端子を破損させる場合があ
ることが問題になっている。とくにセラミック基板を回
路基板とする半導体パッケージは、高密度配線が可能で
あり発熱量の大きな半導体素子が搭載できるといった利
点があるものの、プリント配線基板（樹脂基板）などを
主に使用する実装基板と半導体パッケージのセラミック
基板との熱膨張係数の差が大きいことから前述した熱応
力の作用が大きくなるといった問題がある。
のように外部接続端子としてボール状の端子を取り付け
た製品では、半導体装置を実装した際に、実装基板と半
導体パッケージとの熱膨張係数の差により外部接続端子
に熱応力が作用して外部接続端子を破損させる場合があ
ることが問題になっている。とくにセラミック基板を回
路基板とする半導体パッケージは、高密度配線が可能で
あり発熱量の大きな半導体素子が搭載できるといった利
点があるものの、プリント配線基板（樹脂基板）などを
主に使用する実装基板と半導体パッケージのセラミック
基板との熱膨張係数の差が大きいことから前述した熱応
力の作用が大きくなるといった問題がある。
【０００３】図１０は基板にセラミック回路基板１０を
使用した半導体パッケージで外部接続端子１２としては
んだボールを接合した部分の構成を示す。１４はセラミ
ック回路基板１０に形成した端子パッドで基板内の内部
配線パターンと接続され、はんだボールが低融点はんだ
１６を介して端子パッド１４に接合されている。このよ
うに外部接続端子１２を直接的に端子パッド１４に接合
する方法は外部接続端子１２の取り付け方法として一般
的な方法であるが、この場合はセラミック回路基板１０
と実装基板との熱膨張係数の差に起因する熱応力が低融
点はんだ１６によって外部接続端子１２を接合している
部位に作用し、この接合部位にクラックが発生するとい
った現象が生じる。
使用した半導体パッケージで外部接続端子１２としては
んだボールを接合した部分の構成を示す。１４はセラミ
ック回路基板１０に形成した端子パッドで基板内の内部
配線パターンと接続され、はんだボールが低融点はんだ
１６を介して端子パッド１４に接合されている。このよ
うに外部接続端子１２を直接的に端子パッド１４に接合
する方法は外部接続端子１２の取り付け方法として一般
的な方法であるが、この場合はセラミック回路基板１０
と実装基板との熱膨張係数の差に起因する熱応力が低融
点はんだ１６によって外部接続端子１２を接合している
部位に作用し、この接合部位にクラックが発生するとい
った現象が生じる。
【０００４】外部接続端子１２のはんだ接合部が熱応力
によって破損する問題を防止する方法としては、図１１
に示すように、セラミック回路基板１０の実装面に凹部
２０を設け、この凹部２０内にはんだを充填してはんだ
接合部（外部接続端子接合部）１８を形成する方法があ
る。凹部２０の内底面には端子パッド１４が配置され、
凹部２０内にはんだを充填することによって端子パッド
１４と外部接続端子１２が電気的に導通する。外部接続
端子１２ははんだ接合部１８を介して取り付けられる。
によって破損する問題を防止する方法としては、図１１
に示すように、セラミック回路基板１０の実装面に凹部
２０を設け、この凹部２０内にはんだを充填してはんだ
接合部（外部接続端子接合部）１８を形成する方法があ
る。凹部２０の内底面には端子パッド１４が配置され、
凹部２０内にはんだを充填することによって端子パッド
１４と外部接続端子１２が電気的に導通する。外部接続
端子１２ははんだ接合部１８を介して取り付けられる。
【０００５】このように凹部２０にはんだを充填して形
成したたはんだ接合部１８を介して外部接続端子１２を
接続する構成による場合は、歪みに弱い接合部がセラミ
ック回路基板１０によって補強されて保持されること、
はんだ接合部１８とセラミック回路基板１０との接着面
積が大きくなり接合部の接合強度を向上させることがで
きることから、熱応力の作用によって接合部を破損しに
くくすることができ接合部の耐久性を高めることが可能
になる。
成したたはんだ接合部１８を介して外部接続端子１２を
接続する構成による場合は、歪みに弱い接合部がセラミ
ック回路基板１０によって補強されて保持されること、
はんだ接合部１８とセラミック回路基板１０との接着面
積が大きくなり接合部の接合強度を向上させることがで
きることから、熱応力の作用によって接合部を破損しに
くくすることができ接合部の耐久性を高めることが可能
になる。
【０００６】
【発明が解決しようとする課題】上記のようにはんだ接
合部１８を介して外部接続端子１２を接合する方法は、
熱応力の作用によって破損しやすい接合部分を補強する
ことにより破損を防止するものである。しかしながら、
パッケージ基板として大型の基板を使用するといった場
合には、外部接続端子の接合部の信頼性がさらに重要と
なり、熱疲労によって外部接続端子の接続部分が破損し
たりしない十分な信頼性が求められる。
合部１８を介して外部接続端子１２を接合する方法は、
熱応力の作用によって破損しやすい接合部分を補強する
ことにより破損を防止するものである。しかしながら、
パッケージ基板として大型の基板を使用するといった場
合には、外部接続端子の接合部の信頼性がさらに重要と
なり、熱疲労によって外部接続端子の接続部分が破損し
たりしない十分な信頼性が求められる。
【０００７】本発明は上記のようなはんだボール等の外
部接続端子を使用する表面実装タイプの半導体パッケー
ジおよびこれを用いる半導体装置で、外部接続端子の接
合部に熱応力が作用した場合でも接合部の破損や剥離と
いった問題を生じさせずに確実に接合部を保持すること
ができ、これによって信頼性の高い製品として提供でき
るようにすることを目的とする。
部接続端子を使用する表面実装タイプの半導体パッケー
ジおよびこれを用いる半導体装置で、外部接続端子の接
合部に熱応力が作用した場合でも接合部の破損や剥離と
いった問題を生じさせずに確実に接合部を保持すること
ができ、これによって信頼性の高い製品として提供でき
るようにすることを目的とする。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、セラミック回路
基板の実装面に形成された外部接続用の端子パッドに外
部接続端子を接合して成る半導体パッケージにおいて、
前記端子パッドが形成された部位に、前記端子パッドが
内底面で露出され、該端子パッド側の開口径が前記外部
接続端子を接合する側の開口径よりも拡径となる段差部
が内壁面に形成されるとともに該内壁面に金属層が形成
された凹部内に低融点金属が充填されて成る外部接続端
子接合部が形成されたことを特徴とする。また、前記段
差部が多段に形成されたもの、前記段差部の段差面に金
属層が形成されたもの、前記金属層が前記凹部の開口縁
に被着形成されたもの、前記開口縁に前記外部接続端子
を接合するための段差面が形成されたもの、前記金属層
が、メタライズ層の表面にニッケルめっきおよび金めっ
きが施されたものが、外部接続端子の接合部の耐久性、
信頼性を向上させる上で有効である。また、半導体装置
として、前記半導体パッケージに半導体素子が搭載さ
れ、前記外部接続端子接合部に外部接続端子が接合され
て成ることを特徴とし、また、前記低融点金属として凹
部内にはんだが充填され、外部接続端子としてはんだボ
ールが接合されたことを特徴とする。
するため次の構成を備える。すなわち、セラミック回路
基板の実装面に形成された外部接続用の端子パッドに外
部接続端子を接合して成る半導体パッケージにおいて、
前記端子パッドが形成された部位に、前記端子パッドが
内底面で露出され、該端子パッド側の開口径が前記外部
接続端子を接合する側の開口径よりも拡径となる段差部
が内壁面に形成されるとともに該内壁面に金属層が形成
された凹部内に低融点金属が充填されて成る外部接続端
子接合部が形成されたことを特徴とする。また、前記段
差部が多段に形成されたもの、前記段差部の段差面に金
属層が形成されたもの、前記金属層が前記凹部の開口縁
に被着形成されたもの、前記開口縁に前記外部接続端子
を接合するための段差面が形成されたもの、前記金属層
が、メタライズ層の表面にニッケルめっきおよび金めっ
きが施されたものが、外部接続端子の接合部の耐久性、
信頼性を向上させる上で有効である。また、半導体装置
として、前記半導体パッケージに半導体素子が搭載さ
れ、前記外部接続端子接合部に外部接続端子が接合され
て成ることを特徴とし、また、前記低融点金属として凹
部内にはんだが充填され、外部接続端子としてはんだボ
ールが接合されたことを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施形態に
つき添付図面に基づいて説明する。図１は本発明に係る
半導体パッケージの一実施形態の断面図である。本実施
形態の半導体パッケージはアルミナや窒化アルミニウム
などを主成分とするセラミック回路基板１０の実装面
に、端子パッド１４の配置位置に合わせて外部接続端子
１２を接合するための外部接続端子接合部３０を設けた
ものである。外部接続端子接合部３０はセラミック回路
基板１０の実装面から端子パッド１４まで通じる凹部３
２を設け、凹部３２内にはんだ３４を充填して形成す
る。
つき添付図面に基づいて説明する。図１は本発明に係る
半導体パッケージの一実施形態の断面図である。本実施
形態の半導体パッケージはアルミナや窒化アルミニウム
などを主成分とするセラミック回路基板１０の実装面
に、端子パッド１４の配置位置に合わせて外部接続端子
１２を接合するための外部接続端子接合部３０を設けた
ものである。外部接続端子接合部３０はセラミック回路
基板１０の実装面から端子パッド１４まで通じる凹部３
２を設け、凹部３２内にはんだ３４を充填して形成す
る。
【００１０】図２に外部接続端子接合部３０を拡大して
示す。はんだ３４を充填する凹部３２は平面形状で円形
に開口させて設けるもので、深さ方向で径寸法が異なる
２段構成とし、段差部３２ａの外側の開口側の径寸法を
内側の径寸法よりも縮径させて設けること、および凹部
３２の内壁面を金属層３６によって被覆して金属化した
ことを特徴とする。
示す。はんだ３４を充填する凹部３２は平面形状で円形
に開口させて設けるもので、深さ方向で径寸法が異なる
２段構成とし、段差部３２ａの外側の開口側の径寸法を
内側の径寸法よりも縮径させて設けること、および凹部
３２の内壁面を金属層３６によって被覆して金属化した
ことを特徴とする。
【００１１】本実施形態では凹部３２の内壁面に段差を
設けて内壁面に段差面を形成したことにより、凹部３２
にはんだ３４を充填して形成して成る外部接続端子接合
部３０がセラミック回路基板１０の実装面で抜け止めさ
れ、これによって外部接続端子接合部３０をセラミック
回路基板１０に確実に支持することが可能となる。ま
た、凹部３２の内壁面を金属層３６で被覆したことによ
り、凹部３２の内壁面とはんだ３４との濡れ性が向上
し、凹部３２の内面にはんだ３４が確実に密着し、これ
によって外部接続端子接合部３０がセラミック回路基板
１０に確実に保持される。また、さらにはんだ３４と凹
部３２の内壁面との接着面積が増大することにより、外
部接続端子接合部３０が確実にセラミック回路基板１０
に支持されるようになる。
設けて内壁面に段差面を形成したことにより、凹部３２
にはんだ３４を充填して形成して成る外部接続端子接合
部３０がセラミック回路基板１０の実装面で抜け止めさ
れ、これによって外部接続端子接合部３０をセラミック
回路基板１０に確実に支持することが可能となる。ま
た、凹部３２の内壁面を金属層３６で被覆したことによ
り、凹部３２の内壁面とはんだ３４との濡れ性が向上
し、凹部３２の内面にはんだ３４が確実に密着し、これ
によって外部接続端子接合部３０がセラミック回路基板
１０に確実に保持される。また、さらにはんだ３４と凹
部３２の内壁面との接着面積が増大することにより、外
部接続端子接合部３０が確実にセラミック回路基板１０
に支持されるようになる。
【００１２】なお、図１で２２は半導体素子を搭載する
ためのキャビティ、２４は配線パターンのボンディング
部、２６は内部配線パターン、２８はビアである。半導
体素子と端子パッド１４とはボンディング部２４、内部
配線パターン２６、ビア２８を介して電気的に接続され
る。
ためのキャビティ、２４は配線パターンのボンディング
部、２６は内部配線パターン、２８はビアである。半導
体素子と端子パッド１４とはボンディング部２４、内部
配線パターン２６、ビア２８を介して電気的に接続され
る。
【００１３】図３は上記半導体パッケージに半導体素子
４０を搭載した半導体装置の断面図である。本実施形態
の半導体装置はキャビティ２２の底面に半導体素子４０
をダイ付けし、半導体素子４０とボンディング部２４と
をワイヤボンディングによって接続し、キャップ４２に
より半導体素子４０を封止した後、外部接続端子接合部
３０に外部接続端子１２としてはんだボールを接合して
成る。
４０を搭載した半導体装置の断面図である。本実施形態
の半導体装置はキャビティ２２の底面に半導体素子４０
をダイ付けし、半導体素子４０とボンディング部２４と
をワイヤボンディングによって接続し、キャップ４２に
より半導体素子４０を封止した後、外部接続端子接合部
３０に外部接続端子１２としてはんだボールを接合して
成る。
【００１４】図４は外部接続端子接合部３０に外部接続
端子１２としてはんだボールを接合した状態を拡大して
示す。はんだボールは外部接続端子接合部３０の凹部３
２に充填したはんだ３４を溶融してはんだ３４と一体に
接合される。前述したように、凹部３２の内壁面が抜け
止め形状の段差面に形成されていること、凹部３２の内
壁面が金属化されたことによって、はんだボールははん
だ３４を介してきわめて強固にセラミック回路基板１０
に支持される。
端子１２としてはんだボールを接合した状態を拡大して
示す。はんだボールは外部接続端子接合部３０の凹部３
２に充填したはんだ３４を溶融してはんだ３４と一体に
接合される。前述したように、凹部３２の内壁面が抜け
止め形状の段差面に形成されていること、凹部３２の内
壁面が金属化されたことによって、はんだボールははん
だ３４を介してきわめて強固にセラミック回路基板１０
に支持される。
【００１５】図５、６に、上記外部接続端子接合部３０
を有する半導体パッケージの製造方法を示す。本実施形
態の半導体パッケージは半導体パッケージの本体を構成
するセラミックグリーンシートに加えて、外部接続端子
接合部３０を形成するためのセラミックグリーンシート
を積層して一体形成することを特徴とする。
を有する半導体パッケージの製造方法を示す。本実施形
態の半導体パッケージは半導体パッケージの本体を構成
するセラミックグリーンシートに加えて、外部接続端子
接合部３０を形成するためのセラミックグリーンシート
を積層して一体形成することを特徴とする。
【００１６】図５は半導体パッケージを形成するために
積層するセラミックグリーンシートを示す。５０ａ、５
０ｂ、５０ｃは半導体パッケージの本体部を構成するセ
ラミックグリーンシートである。５２はボンディング部
２４および内部配線パターン２８を形成するためタング
ステンぺーストあるいはモリブテンぺーストを用いて所
定パターンで形成したメタライズパターンである。５４
はビア２８を形成するためセラミックグリーンシート５
０ｂ、５０ｃにビアホールを形成し、そのビアホールに
充填したメタライズペーストである。５６は端子パッド
１４のパターンにしたがってセラミックグリーンシート
５０ｃの下面に被着したメタライズぺーストである。こ
れらメタライズパターン５２、ビアホールへのメタライ
ズぺースト５４の充填等の操作は通常の多層セラミック
パッケージの製造方法とまったく同様である。
積層するセラミックグリーンシートを示す。５０ａ、５
０ｂ、５０ｃは半導体パッケージの本体部を構成するセ
ラミックグリーンシートである。５２はボンディング部
２４および内部配線パターン２８を形成するためタング
ステンぺーストあるいはモリブテンぺーストを用いて所
定パターンで形成したメタライズパターンである。５４
はビア２８を形成するためセラミックグリーンシート５
０ｂ、５０ｃにビアホールを形成し、そのビアホールに
充填したメタライズペーストである。５６は端子パッド
１４のパターンにしたがってセラミックグリーンシート
５０ｃの下面に被着したメタライズぺーストである。こ
れらメタライズパターン５２、ビアホールへのメタライ
ズぺースト５４の充填等の操作は通常の多層セラミック
パッケージの製造方法とまったく同様である。
【００１７】６０ａ、６０ｂはパッケージ基板に外部接
続端子接合部３０を形成するために用いるセラミックグ
リーンシートである。上述したように外部接続端子接合
部３０の凹部３２の内壁面は段差状に形成するから、こ
の段差形状を２枚のセラミックグリーンシート６０ａ、
６０ｂによって形成する。図６にセラミックグリーンシ
ート６０ａ、６０ｂの製法を示す。セラミックグリーン
シート６０ａ、６０ｂは０．５ｍｍ程度の厚さのものを
使用する。図６(a) は、まずパンチングによって端子パ
ッド１４の配置位置に合わせて透孔６２ａ、６２ｂを形
成した状態を示す。凹部３２を抜け止め形状とするた
め、透孔６２ｂの開口径を透孔６２ａの径寸法よりも小
さく設定する。
続端子接合部３０を形成するために用いるセラミックグ
リーンシートである。上述したように外部接続端子接合
部３０の凹部３２の内壁面は段差状に形成するから、こ
の段差形状を２枚のセラミックグリーンシート６０ａ、
６０ｂによって形成する。図６にセラミックグリーンシ
ート６０ａ、６０ｂの製法を示す。セラミックグリーン
シート６０ａ、６０ｂは０．５ｍｍ程度の厚さのものを
使用する。図６(a) は、まずパンチングによって端子パ
ッド１４の配置位置に合わせて透孔６２ａ、６２ｂを形
成した状態を示す。凹部３２を抜け止め形状とするた
め、透孔６２ｂの開口径を透孔６２ａの径寸法よりも小
さく設定する。
【００１８】次に、透孔６２ａ、６２ｂの内壁面を金属
化するため、透孔６２ａ、６２ｂの内壁面にメタライズ
ぺースト６４をコーティングする。このコーティングに
は低粘度のメタライズペーストを使用するのがよい。次
いで、セラミックグリーンシート６０ｂに形成した透孔
６２ｂの開口縁でセラミックグリーンシート６０ａの開
口縁に対向する部位にメタライズぺースト６４をコーテ
ィングする（図６(b))。このメタライズぺースト６４の
コーティング操作は、凹部３２の内壁面に形成される段
差面の部分をも金属化するために必要である。
化するため、透孔６２ａ、６２ｂの内壁面にメタライズ
ぺースト６４をコーティングする。このコーティングに
は低粘度のメタライズペーストを使用するのがよい。次
いで、セラミックグリーンシート６０ｂに形成した透孔
６２ｂの開口縁でセラミックグリーンシート６０ａの開
口縁に対向する部位にメタライズぺースト６４をコーテ
ィングする（図６(b))。このメタライズぺースト６４の
コーティング操作は、凹部３２の内壁面に形成される段
差面の部分をも金属化するために必要である。
【００１９】図６(c) はセラミックグリーンシート６０
ａ、６０ｂを位置合わせして重ね合わせた状態である。
上記のように透孔６２ａ、６２ｂの開口径を異径にする
ことで、図のように抜け止め形状の段差を有する凹部３
２が形成される。
ａ、６０ｂを位置合わせして重ね合わせた状態である。
上記のように透孔６２ａ、６２ｂの開口径を異径にする
ことで、図のように抜け止め形状の段差を有する凹部３
２が形成される。
【００２０】セラミック回路基板１０は上記のセラミッ
クグリーンシート６０ａ、６０ｂと前述したセラミック
グリーンシート５０ａ、５０ｂ、５０ｃを位置合わせし
て積層し、加熱・加圧して一体化した後、所定温度で焼
成して焼結体として得られる。こうして得たセラミック
回路基板１０の、端子パッド１４を含めてメタライズパ
ターンが露出する部位に、たとえば下地めっきとしての
ニッケルめっきと金めっきによる保護めっきを施す。こ
れにより、セラミック回路基板１０のメタライズ部が保
護めっきによって被覆され、ボンディング部２４、端子
パッド１４、凹部３２の内壁面の金属層３６が形成され
る。
クグリーンシート６０ａ、６０ｂと前述したセラミック
グリーンシート５０ａ、５０ｂ、５０ｃを位置合わせし
て積層し、加熱・加圧して一体化した後、所定温度で焼
成して焼結体として得られる。こうして得たセラミック
回路基板１０の、端子パッド１４を含めてメタライズパ
ターンが露出する部位に、たとえば下地めっきとしての
ニッケルめっきと金めっきによる保護めっきを施す。こ
れにより、セラミック回路基板１０のメタライズ部が保
護めっきによって被覆され、ボンディング部２４、端子
パッド１４、凹部３２の内壁面の金属層３６が形成され
る。
【００２１】凹部３２にはんだ３４を充填するには、セ
ラミック回路基板１０を凹部３２を上向きにして支持
し、凹部３２にはんだタブレットを配置した状態でセラ
ミック回路基板１０を加熱してはんだタブレットを溶融
することによる。これにより溶融したはんだが凹部３２
を満たし、凹部３２にはんだ３４が充填された外部接続
端子接合部３０が得られる。はんだタブレットは凹部３
２を満たす分量で設定すればよい。こうして、端子パッ
ド１４と電気的に導通し、抜け止め形状に形成された外
部接続端子接合部３０を有する半導体パッケージが得ら
れる。
ラミック回路基板１０を凹部３２を上向きにして支持
し、凹部３２にはんだタブレットを配置した状態でセラ
ミック回路基板１０を加熱してはんだタブレットを溶融
することによる。これにより溶融したはんだが凹部３２
を満たし、凹部３２にはんだ３４が充填された外部接続
端子接合部３０が得られる。はんだタブレットは凹部３
２を満たす分量で設定すればよい。こうして、端子パッ
ド１４と電気的に導通し、抜け止め形状に形成された外
部接続端子接合部３０を有する半導体パッケージが得ら
れる。
【００２２】なお、凹部３２を抜け止め形状とする方法
には、凹部３２の内壁面を逆テーパ面にする方法もあり
得るが、セラミックグリーンシートに内壁面を逆テーパ
面とする貫通孔を設けることは製造工程が複雑になり実
際的でない。これに対して、上記製造方法の場合はセラ
ミックグリーンシート６０ａ、６０ｂの平面に垂直に透
孔６２ａ、６２ｂを設ければよいから製造が容易である
という利点がある。
には、凹部３２の内壁面を逆テーパ面にする方法もあり
得るが、セラミックグリーンシートに内壁面を逆テーパ
面とする貫通孔を設けることは製造工程が複雑になり実
際的でない。これに対して、上記製造方法の場合はセラ
ミックグリーンシート６０ａ、６０ｂの平面に垂直に透
孔６２ａ、６２ｂを設ければよいから製造が容易である
という利点がある。
【００２３】図７は半導体パッケージに形成する外部接
続端子接合部３０の他の実施形態を示す。この実施形態
は外部接続端子接合部３０にはんだボール等の外部接続
端子１２を接合する際に、外部接続端子１２の接合性を
向上させるため、凹部３２の外部端子を接合する側の開
口縁に沿って金属層３６ａを設けたことを特徴とする。
金属層３６ａは図６(b) に示すように、セラミックグリ
ーンシート６０ｂにメタライズぺースト６４をコーティ
ングする際に、透孔６２ｂの他方の開口縁にもコーティ
ングすることによって形成することができる。
続端子接合部３０の他の実施形態を示す。この実施形態
は外部接続端子接合部３０にはんだボール等の外部接続
端子１２を接合する際に、外部接続端子１２の接合性を
向上させるため、凹部３２の外部端子を接合する側の開
口縁に沿って金属層３６ａを設けたことを特徴とする。
金属層３６ａは図６(b) に示すように、セラミックグリ
ーンシート６０ｂにメタライズぺースト６４をコーティ
ングする際に、透孔６２ｂの他方の開口縁にもコーティ
ングすることによって形成することができる。
【００２４】凹部３２の開口縁に金属層３６ａを設ける
ことにより、外部接続端子１２を接合する際の濡れ性を
向上させ、外部接続端子１２を確実に接合することを可
能とする。これにより、実装した際の熱応力によって外
部接続端子１２の外部接続端子接合部が破損するといっ
た問題を防止することができる。
ことにより、外部接続端子１２を接合する際の濡れ性を
向上させ、外部接続端子１２を確実に接合することを可
能とする。これにより、実装した際の熱応力によって外
部接続端子１２の外部接続端子接合部が破損するといっ
た問題を防止することができる。
【００２５】図８は外部接続端子接合部３０に外部接続
端子１２を接合した接合部のさらに他の構成例を示す。
この実施形態では凹部３２の外部接続端子１２を接合す
る側の開口部に段差面３７を設け、段差面３７と凹部３
２の内壁面全体を金属化したことを特徴とする。金属層
３６を被着した段差面３７を設けたことにより接合部で
の外部接続端子１２の接合強度を高め、接合部の耐久性
を高めることが可能になる。本実施形態のように外部接
続端子１２を接合するための段差面３７を形成する場合
は、セラミックグリーンシートを３枚使用して外部接続
端子接合部３０を形成する。
端子１２を接合した接合部のさらに他の構成例を示す。
この実施形態では凹部３２の外部接続端子１２を接合す
る側の開口部に段差面３７を設け、段差面３７と凹部３
２の内壁面全体を金属化したことを特徴とする。金属層
３６を被着した段差面３７を設けたことにより接合部で
の外部接続端子１２の接合強度を高め、接合部の耐久性
を高めることが可能になる。本実施形態のように外部接
続端子１２を接合するための段差面３７を形成する場合
は、セラミックグリーンシートを３枚使用して外部接続
端子接合部３０を形成する。
【００２６】図９は外部接続端子接合部３０に外部接続
端子１２を接合したさらに他の構成例を示す。この実施
形態の外部接続端子接合部３０は接合部を抜け止め形状
とするための段差面を２段に形成したことを特徴とす
る。すなわち、この実施形態では外部接続端子接合部３
０を構成するセラミックグリーンシートを３枚重ねと
し、外部接続端子１２を接合する開口側の透孔の径寸法
が段階的に小さくなるよう設定して一体に積層すること
によって形成する。本実施形態のように段差面を多段に
形成することで外部接続端子接合部３０をさらに確実に
抜け止めすることが可能になる。
端子１２を接合したさらに他の構成例を示す。この実施
形態の外部接続端子接合部３０は接合部を抜け止め形状
とするための段差面を２段に形成したことを特徴とす
る。すなわち、この実施形態では外部接続端子接合部３
０を構成するセラミックグリーンシートを３枚重ねと
し、外部接続端子１２を接合する開口側の透孔の径寸法
が段階的に小さくなるよう設定して一体に積層すること
によって形成する。本実施形態のように段差面を多段に
形成することで外部接続端子接合部３０をさらに確実に
抜け止めすることが可能になる。
【００２７】なお、上記各実施形態では外部接続端子接
合部３０を構成する凹部３２にははんだ３４を充填した
が、凹部３２にははんだに限らず外部接続端子１２を接
合可能とする低融点金属であれば適宜使用することがで
きる。また、外部接続端子１２もはんだボールに限ら
ず、たとえば銅球の表面にはんだを被着したボール状の
端子等も使用することが可能である。
合部３０を構成する凹部３２にははんだ３４を充填した
が、凹部３２にははんだに限らず外部接続端子１２を接
合可能とする低融点金属であれば適宜使用することがで
きる。また、外部接続端子１２もはんだボールに限ら
ず、たとえば銅球の表面にはんだを被着したボール状の
端子等も使用することが可能である。
【００２８】
【発明の効果】本発明に係る半導体パッケージ及びこれ
を用いた半導体装置は、上述したように、パッケージを
構成するセラミック回路基板に外部接続端子接合部が強
固に取り付けられたことにより、はんだボール等の外部
接続端子を外部接続端子接合部に確実に接合して支持す
ることが可能になる。これによって、実装基板と半導体
パッケージとの熱膨張係数の差に起因する熱応力が外部
接続端子の接合部に作用した場合であっても、接合部が
破損したりすることを確実に防止することができ、信頼
性の高い実装をなすことを可能にする。また、これによ
り、半導体パッケージの大型化を図ることが可能になる
等によって、セラミック回路基板を用いた半導体装置の
用途を拡大することができる等の著効を奏する。
を用いた半導体装置は、上述したように、パッケージを
構成するセラミック回路基板に外部接続端子接合部が強
固に取り付けられたことにより、はんだボール等の外部
接続端子を外部接続端子接合部に確実に接合して支持す
ることが可能になる。これによって、実装基板と半導体
パッケージとの熱膨張係数の差に起因する熱応力が外部
接続端子の接合部に作用した場合であっても、接合部が
破損したりすることを確実に防止することができ、信頼
性の高い実装をなすことを可能にする。また、これによ
り、半導体パッケージの大型化を図ることが可能になる
等によって、セラミック回路基板を用いた半導体装置の
用途を拡大することができる等の著効を奏する。
【図１】本発明に係る半導体パッケージの構成を示す断
面図である。
面図である。
【図２】半導体パッケージの外部接続端子接合部の構成
を拡大して示す断面図である。
を拡大して示す断面図である。
【図３】本発明に係る半導体装置の構成を示す断面図で
ある。
ある。
【図４】半導体装置の外部接続端子接合部の構成を拡大
して示す断面図である。
して示す断面図である。
【図５】半導体パッケージの製造方法を示す説明図であ
る。
る。
【図６】半導体パッケージの外部接続端子接合部の製造
方法を示す説明図である。
方法を示す説明図である。
【図７】半導体装置の外部接続端子接合部の他の構成を
示す断面図である。
示す断面図である。
【図８】半導体装置の外部接続端子接合部のさらに他の
構成を示す断面図である。
構成を示す断面図である。
【図９】半導体装置の外部接続端子接合部のさらに他の
構成を示す断面図である。
構成を示す断面図である。
【図１０】半導体装置の外部接続端子接合部の従来の構
成を示す断面図である。
成を示す断面図である。
【図１１】半導体装置の外部接続端子接合部の従来の他
の構成を示す断面図である。
の構成を示す断面図である。
１０ セラミック回路基板 １２ 外部接続端子 １４ 端子パッド １８ はんだ ２４ ボンディング部 ２６ 内部配線パターン ２８ ビア ３０ 外部接続端子接合部 ３２ 凹部 ３４ はんだ ３６ 金属層 ３７ 段差面 ４０ 半導体素子 ５０ａ、５０ｂ セラミックグリーンシート ５２ メタライズパターン ５４ メタライズぺースト ６０ａ、６０ｂ セラミックグリーンシート ６２ａ、６２ｂ 透孔 ６４ メタライズぺースト
Claims (8)
- 【請求項１】 セラミック回路基板の実装面に形成され
た外部接続用の端子パッドに外部接続端子を接合して成
る半導体パッケージにおいて、 前記端子パッドが形成された部位に、 前記端子パッドが内底面で露出され、該端子パッド側の
開口径が前記外部接続端子を接合する側の開口径よりも
拡径となる段差部が内壁面に形成されるとともに該内壁
面に金属層が形成された凹部内に低融点金属が充填され
て成る外部接続端子接合部が形成されたことを特徴とす
る半導体パッケージ。 - 【請求項２】 段差部が多段に形成されたことを特徴と
する請求項１記載の半導体パッケージ。 - 【請求項３】 段差部の段差面に金属層が形成されたこ
とを特徴とする請求項１または２記載の半導体パッケー
ジ。 - 【請求項４】 前記金属層が前記凹部の開口縁に被着形
成されたことを特徴とする請求項１、２または３記載の
半導体パッケージ。 - 【請求項５】 前記開口縁に前記外部接続端子を接合す
るための段差面が形成されたことを特徴とする請求項４
記載の半導体パッケージ。 - 【請求項６】 前記金属層が、メタライズ層の表面にニ
ッケルめっきおよび金めっきが施されたものであること
を特徴とする請求項１、２、３、４または５記載の半導
体パッケージ。 - 【請求項７】 請求項１、２、３、４、５または６記載
の半導体パッケージに半導体素子が搭載され、前記外部
接続端子接合部に外部接続端子が接合されて成ることを
特徴とする半導体装置。 - 【請求項８】 低融点金属として凹部内にはんだが充填
され、外部接続端子としてはんだボールが接合されたこ
とを特徴とする請求項７記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11084096A JPH09298252A (ja) | 1996-05-01 | 1996-05-01 | 半導体パッケージ及びこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11084096A JPH09298252A (ja) | 1996-05-01 | 1996-05-01 | 半導体パッケージ及びこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09298252A true JPH09298252A (ja) | 1997-11-18 |
Family
ID=14546006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11084096A Pending JPH09298252A (ja) | 1996-05-01 | 1996-05-01 | 半導体パッケージ及びこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09298252A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999050906A1 (en) * | 1998-03-27 | 1999-10-07 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device |
| JP2000243776A (ja) * | 1999-02-19 | 2000-09-08 | Micronas Gmbh | 薄膜構造ユニットを製造する方法並びに該方法によって製造された薄膜構造ユニット |
| KR100474207B1 (ko) * | 2002-02-13 | 2005-03-11 | 삼성전자주식회사 | 웨이퍼 레벨 패키지의 공기 패드 솔더 접합 구조 및 그 제조 방법 |
| JP2007294584A (ja) * | 2006-04-24 | 2007-11-08 | Nec Electronics Corp | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 |
| JP2008263125A (ja) * | 2007-04-13 | 2008-10-30 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
| JP2009129951A (ja) * | 2007-11-20 | 2009-06-11 | Shinko Electric Ind Co Ltd | 導電性バンプの形成方法 |
| JP2009239100A (ja) * | 2008-03-27 | 2009-10-15 | Koa Corp | 積層セラミックス基板およびその製造方法 |
| JP2009246300A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 表面実装部品およびその製造方法ならびに実装方法 |
| JP2011205036A (ja) * | 2010-03-26 | 2011-10-13 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP5091674B2 (ja) * | 2005-06-29 | 2012-12-05 | 株式会社東芝 | 段差を有するセラミックス基板の製造方法 |
-
1996
- 1996-05-01 JP JP11084096A patent/JPH09298252A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518239B2 (en) | 1998-03-27 | 2009-04-14 | Seiko Epson Corporation | Semiconductor device with substrate having penetrating hole having a protrusion |
| US6097610A (en) * | 1998-03-27 | 2000-08-01 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| US6340606B1 (en) | 1998-03-27 | 2002-01-22 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| US6815815B2 (en) | 1998-03-27 | 2004-11-09 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| WO1999050906A1 (en) * | 1998-03-27 | 1999-10-07 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device |
| EP1659625A2 (en) | 1998-03-27 | 2006-05-24 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit board, and electronic instrument |
| US7094629B2 (en) | 1998-03-27 | 2006-08-22 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| EP1659625A3 (en) * | 1998-03-27 | 2006-10-25 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit board, and electronic instrument |
| US8310057B2 (en) | 1998-03-27 | 2012-11-13 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| US7871858B2 (en) | 1998-03-27 | 2011-01-18 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| JP2000243776A (ja) * | 1999-02-19 | 2000-09-08 | Micronas Gmbh | 薄膜構造ユニットを製造する方法並びに該方法によって製造された薄膜構造ユニット |
| KR100474207B1 (ko) * | 2002-02-13 | 2005-03-11 | 삼성전자주식회사 | 웨이퍼 레벨 패키지의 공기 패드 솔더 접합 구조 및 그 제조 방법 |
| JP5091674B2 (ja) * | 2005-06-29 | 2012-12-05 | 株式会社東芝 | 段差を有するセラミックス基板の製造方法 |
| JP2007294584A (ja) * | 2006-04-24 | 2007-11-08 | Nec Electronics Corp | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 |
| JP2008263125A (ja) * | 2007-04-13 | 2008-10-30 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
| US8237270B2 (en) | 2007-04-13 | 2012-08-07 | Shinko Electric Industries Co., Ltd. | Wiring board manufacturing method, semiconductor device manufacturing method and wiring board |
| JP2009129951A (ja) * | 2007-11-20 | 2009-06-11 | Shinko Electric Ind Co Ltd | 導電性バンプの形成方法 |
| JP2009239100A (ja) * | 2008-03-27 | 2009-10-15 | Koa Corp | 積層セラミックス基板およびその製造方法 |
| JP2009246300A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 表面実装部品およびその製造方法ならびに実装方法 |
| JP2011205036A (ja) * | 2010-03-26 | 2011-10-13 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| US8658905B2 (en) | 2010-03-26 | 2014-02-25 | Ngk Spark Plug Co., Ltd. | Multilayer wiring substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573458B1 (en) | Printed circuit board | |
| EP1804562B1 (en) | Composite multilayer substrate and its manufacturing method | |
| US4724472A (en) | Semiconductor device | |
| US5736790A (en) | Semiconductor chip, package and semiconductor device | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| US5780933A (en) | Substrate for semiconductor device and semiconductor device using the same | |
| EP0987748A2 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| JP2573809B2 (ja) | 電子部品内蔵のマルチチップモジュール | |
| JPH09298252A (ja) | 半導体パッケージ及びこれを用いた半導体装置 | |
| US6680528B2 (en) | Electronic component and electronic equipment using the same | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| US20020153608A1 (en) | Land grid array semiconductor device and method of mounting land grid array semiconductor devices | |
| JP3404277B2 (ja) | 半導体素子収納用パッケージ | |
| WO1988005428A1 (en) | Method for connecting leadless chip packages and articles | |
| US6404059B1 (en) | Semiconductor device having a mounting structure and fabrication method thereof | |
| US6022763A (en) | Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof | |
| JPH10256259A (ja) | マルチチップモジュールの製造方法 | |
| JPH09321168A (ja) | 半導体パッケージ及び半導体装置 | |
| JPH09260438A (ja) | セラミックパッケージ及びその製造方法 | |
| JP2572092Y2 (ja) | 半導体素子パッケージ | |
| JP2702455B2 (ja) | ピングリッドアレイ型半導体装置 | |
| JPH09148334A (ja) | バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置 | |
| US6084298A (en) | Manufacturing of semiconductor device | |
| JP2853695B2 (ja) | チップキャリア及び半導体集積回路装置 |