JP2853695B2 - チップキャリア及び半導体集積回路装置 - Google Patents

チップキャリア及び半導体集積回路装置

Info

Publication number
JP2853695B2
JP2853695B2 JP3876197A JP3876197A JP2853695B2 JP 2853695 B2 JP2853695 B2 JP 2853695B2 JP 3876197 A JP3876197 A JP 3876197A JP 3876197 A JP3876197 A JP 3876197A JP 2853695 B2 JP2853695 B2 JP 2853695B2
Authority
JP
Japan
Prior art keywords
integrated circuit
chip
circuit device
chip carrier
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3876197A
Other languages
English (en)
Other versions
JPH10242188A (ja
Inventor
秀明 貝賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3876197A priority Critical patent/JP2853695B2/ja
Publication of JPH10242188A publication Critical patent/JPH10242188A/ja
Application granted granted Critical
Publication of JP2853695B2 publication Critical patent/JP2853695B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、気密構造を有する
半導体チップを収容するチップキャリアに関するもので
あり、又当該チップキャリアを搭載した半導体集積回路
装置に関するものである。
【０００２】
【従来の技術】従来から、気密封止型の高信頼性を有す
る半導体集積回路装置を製造する場合には、主として、
所定の回路基板にベアチップを複数個、ダイアタッチし
てワイヤボンディングにより当該チップと基板間を接続
する様に実装してから、当該回路基板全体を適宜のシー
ル部材で被覆して構成しているが、被覆操作が容易では
なく、基板全体が気密構造にしていないので、信頼性が
十分ではなく、又小型化軽量化に難点が有った。
【０００３】又一旦、回路基板全体をシールした後に各
チップの何れかが不良品であった場合には、半導体集積
回路装置そのものが不良品と判断される為、コスト増加
の原因となっていた。更に、係る従来の構造では、ヒー
トシンクをチップに裏面に直接的に取りつける事が不可
能であるので、放熱性にも劣るという問題も有った。
【０００４】係る従来の問題を改善する方法として、例
えば、特開平６−１８８２８８号公報には、半導体チッ
プがＣＣＢバンプを介してパッケージ基板に実装された
チップキャリアの構造が示されている。図３は、上記公
報に開示されているチップキャリアの一例を示す断面図
である。
【０００５】図３を用いてその構造を説明すると、前記
チップキャリアは半導体チップとパッケージ基板をＣＣ
Ｂバンプを介して接続することを特徴としたものであっ
て、具体的には、パッケージ基板２はムライトの様なセ
ラミック材料からなり、その主面及び裏面には、それぞ
れ電極３ａ，３ｂが形成されている。又該電極３ａ，３
ｂはパッケージ基板２の内部に形成された内部配線４に
よって、電気的に接続されている。
【０００６】さらに、当該パッケージ基板２の主面の電
極３ａには、ＣＣＢバンプ６が接合されている。当該Ｃ
ＣＢバンプ６は、鉛／錫合金からなり、半導体チップ７
の主面に形成されたバンプ用下地金属であるＣＣＢバン
プ電極６ａに接続されている。即ち、パッケージ基板２
の主面の電極３ａには、ＣＣＢバンプ６を介して半導体
チップ７が電気的に接続されている。
【０００７】また、該半導体チップ７は、キャップ８に
よって気密封止されている。当該キャップ８は、封止用
はんだ９ａを介してパッケージ基板２の主面に接合され
ている。尚、該キャップ８とパッケージ基板２との接合
部においては、該キャップ８及び当該パッケージ基板２
のそれぞれの表面には、封止用はんだ９ａの接合の為
に、接合用金属層が形成されている。
【０００８】更に、半導体チップ７の裏面には、伝熱用
はんだ９ｂを介してキャップ８の内面と接合されてお
り、これにより、回路動作時に半導体チップ７に於いて
発生した熱が、伝熱用はんだ９ｂを経てキャップ８の表
面から発散される構造となっている。然しながら、上記
した従来のＣＣＢバンプを介した半導体チップと基板と
の接続構成では、当該接続部の品質及び信頼性が問題と
なる。
【０００９】その理由は、該ＣＣＢバンプと半導体チッ
プとの接続は、パッケージ基板と半導体チップまでの距
離、ＣＣＢバンプの高さ、該キャップの寸法及び封止は
んだの厚み、それぞれの寸法精度に影響され、接続の品
質及び信頼性を確保することは非常に困難である。しか
も、上記の従来例では、構造が複雑であり、又ワイヤボ
ンディングを使用する構造を採用している事から、接続
不良等の品質のばらつきの問題と製造コストの面からも
改善が要求されている。
【００１０】又、特開昭６１−８９６５７号公報には、
主チップとサブチップをフェースダウンで対向接合した
半導体装置の構造が示されているが、係る構造では、単
に主チップとサブチップを積層する事が開示されている
に過ぎず、サブチップとパッケージ基板との電気的な接
続に関しては具体的な開示がない。更に、特開平４−３
５４５５号公報には、半導体チップを封止樹脂で密封し
当該半導体チップと接続する引き出し電極をパッケージ
基板に設けたスルーホールを介して当該パッケージ基板
の裏面に設けた回路パターンと接続する構造のチップキ
ャリアが示されているが、構造が複雑となるので、コス
トの問題は解決されていない。
【００１１】又、特開平３−４９２４６号公報には、ベ
アチップとパッケージ基板との接続部のみが、封止材に
よって気密に封止される構造を示しているが、半導体チ
ップ全体を気密封止構造としていないので、半導体集積
回路装置全体としての高信頼性を高めることが困難であ
る。
【００１２】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、簡易な構成で、精密なア
ラインメント操作を必要とせず、フェースダウン操作に
よって、半導体チップと基板間の接続に於ける品質と信
頼性を，向上させた高信頼性のある半導体集積回路装置
を効率良く、且つ低コストで製造する事が可能なチップ
キャリア及び当該チップキャリアを使用した半導体集積
回路装置を提供するものである。
【００１３】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には以下に記載されたような技術
構成を採用するものである。即ち、本発明に於ける第１
の態様としては、基板の周縁部に突起状に形成された側
壁部により形成された凹陥部の底面に少なくとも一つの
半導体チップが配置され、当該凹陥部の底面に当該半導
体チップと接続される引き出し電極部の第１の端部が配
置されると共に、他の部分が当該側壁部を貫通して当該
側壁部の外面に沿って延展し、且つ当該引き出し電極部
の第２の端部が、当該側壁部の頂部面に到達している引
き出し電極線が設けられ、更に当該半導体チップと該引
き出し電極線の当該凹陥部の底面に存在するその一端部
がとがワイヤーで接続されており、然かも当該側壁部の
頂部面の当該凹陥部側に位置する部位に当該凹陥部を囲
繞する連続的なシール用パターン部が形成されているチ
ップキャリアであり、又第２の態様としては、上記した
構成を有するチップキャリアに於ける該側壁部の頂部面
に配置されている当該引き出し電極部の第２の他端部と
該連続的なシール用パターン部とが、フェースダウン方
式によって、集積回路基板の主面に配置されている配線
部及び連続的なシール用パターン部とそれぞれ接続する
事によって、当該凹陥部内部を機密構造に形成した半導
体集積回路装置である。
【００１４】
【実施の形態】本発明に係るチップキャリアは、ベアチ
ップを当該チップキャリアを構成する例えばセラミック
等の絶縁性材料で構成された基板に設けた凹陥部内の底
部面に適宜の手段を使用して固定すると共に、当該チッ
プの端子電極と接続される引き出し電極を当該凹陥部内
から当該凹陥部を構成する周縁部の壁部の基部を内部か
ら貫通させて、当該壁部の外壁面に導出させ、更に、該
引き出し電極を該壁部の外壁面に沿って当該壁部の頂部
迄延展させ、その先端部（第２の端部）を折り曲げて該
壁部の頂部主面の一部にまで延在させる様に形成させた
ものであり、更に、当該壁部の頂部主面の一部で、該引
き出し電極の先端部よりも当該壁部の内周縁側に、当該
壁部の頂部主面を囲繞する連続的な金属材料からなるシ
ール用パターン部が形成されているものである。
【００１５】一方、当該チップキャリアが搭載されるパ
ッケージ基板の側には、当該チップキャリアが搭載され
る主面で、該チップキャリアの上記引き出し電極のそれ
ぞれに対応する予め定められた位置に所定の配線部を形
成せしめておくと同時に、該チップキャリアに於ける該
シール用パターン部が形成されている位置に対応する位
置に、同様の寸法を有する金属材料からなる連続した閉
ループ形状を持つシール用パターン部が形成されてい
る。
【００１６】従って、該チップキャリアの該引き出し電
極と該パッケージ基板に設けられた配線部とが接合する
様に、又該チップキャリアに設けた該シール用パターン
部と該パッケージ基板に設けられた該シール用パターン
部とが互いに接合する様に両者をフェースダウン方式で
接合する事によって、容易に高信頼性を有するチップキ
ャリアをもつ半導体集積回路装置を得る事が出来る。
【００１７】
【実施例】以下に、本発明に係るチップキャリア及び該
チップキャリアを使用した半導体集積回路装置に付いて
の具体例を図面を参照しながら詳細に説明する。即ち、
図１は、本発明に係るチップキャリア２０の一具体例の
構成を示す断面図であり、図中、基板２１の周縁部に突
起状に形成された側壁部２２により形成された凹陥部２
３の底面２４に少なくとも一つの半導体チップ２５が配
置され、当該凹陥部２３の底面２４に当該半導体チップ
２５と接続される引き出し電極部２６の第１の端部２７
が配置されると共に、他の部分が当該側壁部２２を貫通
して当該側壁部２２の外面２８に沿って延展し、且つ当
該引き出し電極部２６の第２の端部２９が、当該側壁部
２２の頂部面３０に到達している引き出し電極線２６が
設けられ、更に当該半導体チップ２５と該引き出し電極
線２６の当該凹陥部２３の底面２４に存在するその一端
部２７とがワイヤーで３１接続されており、然かも当該
側壁部２２の頂部面３０の当該凹陥部側２３に位置する
部位に当該凹陥部２３を囲繞する連続的なシール用パタ
ーン部３２が形成されているチップキャリア２０が示さ
れている。
【００１８】つまり本発明に係るチップキャリア２０
は、基板２１に設けられた凹陥部２３内部に半導体チッ
プ２５をダイアタッチ等により固定した構造を有すると
共に、当該半導体チップと接続される引き出し電極２６
を当該凹陥部２３の内部から当該凹陥部２３を構成する
周縁側壁部２２を貫通してその外面２８に引き出し、当
該周縁側壁部２２の外面２８を所定の距離、該凹陥部２
３の底面に対して略直角に延展させて該周縁側壁部２２
の頂部に到らしめ、更にその先端部（第２の端子部）２
９を該周縁側壁部２２の頂部主面３０側に折り曲げて形
成させたものである。
【００１９】図２は、本発明に係る該チップキャリア２
０の下面図であり、上記した本発明に係るチップキャリ
アの構成がより明確に理解されると同時に、当該側壁部
２２の頂部面３０の当該凹陥部側２３に位置する部位に
当該凹陥部２３を囲繞する連続的なシール用パターン部
３２が形成されている状態も理解される。本発明に係る
チップキャリア２０の特徴の一つは、該半導体チップ２
５に接続された引き出し電極２６と封止の為の金属層か
らなるシール用パターン部３２とが同一の平面３０上に
形成され、その形態で、パッケージ基板４０と接続され
るので、精密なアラインメント操作が必要でなくなり、
接続部の構成並びに気密性を確実なものとする事が出来
るので、高品質、高信頼性のあるチップキャリア２０並
びに当該チップキャリアを使用した半導体集積回路装置
を容易に且つ低コストで製造する事が可能となる。
【００２０】本発明に係るチップキャリアの基板２１
は、適宜のセラミック材料で構成される事が望ましい。
本発明に係るチップキャリア２１を製造する方法の例と
しては、例えば、先ず当該基板２１の平坦部分と外壁部
２２の部分とを別々に構成し、前者に於いては、当該基
板２１の平坦部分の一主面に半導体チップを接続する為
の電極部分と該引き出し電極２６を、該外壁部２２が後
の工程で覆うことになる部分を含めて、公知の電極印刷
技術、即ち厚膜精製技術を用いて印刷形成する。
【００２１】一方、該外壁部２２に相当する四角状の中
空体部の外部側壁面の所定の位置にシール用パターン部
２６の一部を構成する電極部を同様の方法で印刷形成す
ると共に、該外壁部２２の頂部主面３０に相当する部分
にも、該シール用パターン部の端部を構成する電極部と
金属層からなるシール用パターン部３２とを、同様の方
法で印刷形成した後、上記両者を重ね合わせて焼成する
事によって、図１及び図２に示す様なチップキャリア２
０が形成される。
【００２２】一方、図４に示す様に、該チップキャリア
２０が搭載されるパッケージ基板４０の主面４１には、
該チップキャリア２０に設けられている上記複数個の引
き出し電極２６のそれぞれに対応する予め定められた位
置に所定の数の配線部４２を形成せしめておくと同時
に、該チップキャリア２０に於ける該シール用パターン
部３２が形成されている位置に対応する位置に、同様の
寸法と形状を有する金属材料からなる連続した閉ループ
形状を持つシール用パターン部４３を形成しておく。
【００２３】次いで、該チップキャリア２０の該引き出
し電極２６と該パッケージ基板４０に設けられた配線部
４２とが接合する様に、又該チップキャリア２０に設け
た該シール用パターン部３２と該パッケージ基板４０に
設けられた該シール用パターン部４３とが互いに接合
し、特に該チップキャリア２０の該引き出し電極２６と
該パッケージ基板４０に設けられた配線部４２とが接合
する接合部には、例えばロー付け処理５２を施す事によ
って、その接合状態を確実な構造にする事が望ましい。
【００２４】かくして構成された本発明に係る半導体集
積回路装置５０が図５に示されている。本発明に於いて
は、係るロー付け処理５２によって、当該半導体集積回
路装置に於けるチップキャリアとパッケージ基板との接
合状態を目視により検査する事も可能となるので、検査
工程も簡略化することが出来る。
【００２５】本発明に於いては、上記した該シール用パ
ターン部３２と４３とが互いに密接して接合されるの
で、該凹陥部２３内を確実に気密状態に保持する事が可
能となる。本発明に於いては、半導体チップ２５が搭載
されている基板２１そのものが、気密構造の蓋部材を兼
用する事が出来るので、部材点数の減少により、小型
化、軽量化、低コスト化、高集積化が実現出来る。
【００２６】更に、図５に示す様に、基板２１の裏面側
に直接的にヒートシンク５１を接合せしめる事が可能と
なるので、低熱抵抗化が実現でき、放熱効率を良好なも
のとなす事が出来る。上記具体例に於いては、一つのチ
ップキャリア２０内に一つの半導体チップ２５を実装し
た例を示したが、本発明に於いては、複数個の半導体チ
ップを一つのチップキャリア２０内部に実装する事も可
能であり、従って、本発明に於ける半導体集積回路装置
５０に於いては、予め定められた位置に複数個のベアチ
ップを実装する事はなく、当該パッケージ基板４０の所
定の位置にグループ毎に必要な半導体チップを一つのチ
ップキャリアに収納した上でパッケージ基板４０に実装
する様に構成するものであるので、当該チップキャリア
毎に予め半導体チップの良品、不良品を判別しておき、
良品の半導体チップを実装したチップキャリアのみをパ
ッケージ基板４０に搭載する事が可能となるので、製造
コストが大幅に低減する。
【００２７】
【発明の効果】本発明に係るチップキャリア及び当該チ
ップキャリアを使用した半導体集積回路装置は、上記し
た構成を採用していることから、当該半導体チップとパ
ッケージ基板との間の接続に対する品質並びに信頼性を
大幅に向上させる事が出来、特に使用環境の厳しい処で
使用する場合に、例えば人工衛星搭載用の半導体集積回
路装置として有用である。
【００２８】その理由は、電気的接続の為の電極と封止
の為の金属層を該チップキャリアのキャップ部の同一面
上に形成する事によって基板と平面的に接続する事が可
能となった事によるものである。
【図面の簡単な説明】
【図１】図１は、本発明に係るチップキャリアの一具体
例の構成を示す側面図である。
【図２】図２は、本発明に係るチップキャリアの一具体
例の構成を示す下面図である。
【図３】図３は、従来のチップキャリアの構成例を示す
断面図である。
【図４】図４は、本発明に係るパッケージ基板の一具体
例の構成を示す側面図である。
【図５】図５は、本発明に係る半導体集積回路装置の一
具体例の構成を示す側面図である。
【符号の説明】
１…チップキャリア ２…パッケージ基板 ６…ＣＣＢバンプ ２０…チップキャリア ２１…基板 ２２…側壁部 ２３…凹陥部 ２４…凹陥部の底面部 ２５…半導体チップ ２６…引き出し電極 ２７…引き出し電極の第１の端部 ２８…側壁部の外面 ２９…引き出し電極の第２の端部 ３０…側壁部の頂部平面部 ３１…ワイヤー ３２…シール用パターン部 ４０…パッケージ基板 ４１…パッケージ基板の主面 ４２…配線部 ４３…シール用パターン部 ５０…半導体集積回路装置 ５１…ヒートシンク ５２…ロー付け部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/00 - 23/10 H01L 21/60 301 H01L 21/60 311

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板の周縁部に突起状に形成された側壁
    部により形成された凹陥部の底面に少なくとも一つの半
    導体チップが配置され、当該凹陥部の底面に当該半導体
    チップと接続される引き出し電極部の第１の端部が配置
    されると共に、他の部分が当該側壁部を貫通して当該側
    壁部の外面に沿って延展し、且つ当該引き出し電極部の
    第２の端部が、当該側壁部の頂部面に到達している引き
    出し電極線が設けられ、更に当該半導体チップと該引き
    出し電極線の当該凹陥部の底面に存在するその一端部と
    がワイヤーで接続されており、然かも当該側壁部の頂部
    面の当該凹陥部側に位置する部位に当該凹陥部を囲繞す
    る連続的なシール用パターン部が形成されている事を特
    徴とするチップキャリア。
  2. 【請求項２】 請求項１に規定されたチップキャリアに
    於ける該側壁部の頂部面に配置されている当該引き出し
    電極部の第２の他端部と該連続的なシール用パターン部
    とが、フェースダウン方式によって、集積回路基板の主
    面に配置されている配線部及び連続的なシール用パター
    ン部とそれぞれ接続する事によって、当該凹陥部内部を
    機密構造に形成されている事を特徴とする半導体集積回
    路装置。
  3. 【請求項３】 該集積回路基板の主面上に、一つの半導
    体チップを内蔵する請求項１に記載のチップキャリアが
    複数個配備されて構成されている事を特徴とする請求項
    ２記載の半導体集積回路装置。
  4. 【請求項４】 該集積回路基板の主面上に、複数個の半
    導体チップを内蔵する請求項１に記載のチップキャリア
    が複数個配備されて構成されている事を特徴とする請求
    項２記載の半導体集積回路装置。
  5. 【請求項５】 当該チップキャリアの該側壁部の外面に
    沿って延展している当該引き出し電極部の一部と該集積
    回路基板上に形成された配線部との接合部にロー付け処
    理を施した事を特徴とする請求項２乃至４の何れかに記
    載の半導体集積回路装置。
  6. 【請求項６】 当該チップキャリアの該凹陥部内が気密
    状態に保持されている事を特徴とする請求項２乃至５の
    何れかに記載の半導体集積回路装置。
  7. 【請求項７】 当該チップキャリアの底部が、気密空間
    部の蓋を兼ねている事を特徴とする請求項３記載の半導
    体集積回路装置。
  8. 【請求項８】 当該チップキャリアの該半導体チップが
    搭載されている底部主面の反対側の主面にヒートシンク
    が設けられている事を特徴とする請求項２乃至７の何れ
    かに記載の半導体集積回路装置。
  9. 【請求項９】 当該半導体集積回路装置は、人工衛星用
    に使用されるものである事を特徴とする請求項２乃至８
    記載の半導体集積回路装置。
JP3876197A 1997-02-24 1997-02-24 チップキャリア及び半導体集積回路装置 Expired - Lifetime JP2853695B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3876197A JP2853695B2 (ja) 1997-02-24 1997-02-24 チップキャリア及び半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3876197A JP2853695B2 (ja) 1997-02-24 1997-02-24 チップキャリア及び半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH10242188A JPH10242188A (ja) 1998-09-11
JP2853695B2 true JP2853695B2 (ja) 1999-02-03

Family

ID=12534276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3876197A Expired - Lifetime JP2853695B2 (ja) 1997-02-24 1997-02-24 チップキャリア及び半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2853695B2 (ja)

Also Published As

Publication number Publication date
JPH10242188A (ja) 1998-09-11

Similar Documents

Publication Publication Date Title
US5644163A (en) Semiconductor device
US5404273A (en) Semiconductor-device package and semiconductor device
US7994633B2 (en) Substrate for electrical device
KR100263292B1 (ko) 반도체 패키지
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US4974057A (en) Semiconductor device package with circuit board and resin
JP2001077293A (ja) 半導体装置
JPH06244231A (ja) 気密半導体デバイスおよびその製造方法
US6486551B1 (en) Wired board and method of producing the same
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
KR100226335B1 (ko) 플라스틱 성형회로 패키지
JPH0773117B2 (ja) 半導体パッケ−ジ
JPH0558657B2 (ja)
JP2853695B2 (ja) チップキャリア及び半導体集積回路装置
JP3652102B2 (ja) 電子回路モジュール
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
JP3470852B2 (ja) 配線基板とその製造方法
JPS645893Y2 (ja)
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
US6084298A (en) Manufacturing of semiconductor device
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JPH08181168A (ja) 半導体装置
JP2000138340A (ja) ハイブリッドモジュール
JPH10189819A (ja) 半導体装置及びその製造方法
JPH05506545A (ja) パワー半導体チップ用の高密度気密パッケージのバッチ式組立