JP3652102B2 - 電子回路モジュール - Google Patents

電子回路モジュール Download PDF

Info

Publication number
JP3652102B2
JP3652102B2 JP4702098A JP4702098A JP3652102B2 JP 3652102 B2 JP3652102 B2 JP 3652102B2 JP 4702098 A JP4702098 A JP 4702098A JP 4702098 A JP4702098 A JP 4702098A JP 3652102 B2 JP3652102 B2 JP 3652102B2
Authority
JP
Japan
Prior art keywords
substrate
metal case
electronic circuit
semiconductor element
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4702098A
Other languages
English (en)
Other versions
JPH11251497A (ja
Inventor
貴紀 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4702098A priority Critical patent/JP3652102B2/ja
Publication of JPH11251497A publication Critical patent/JPH11251497A/ja
Application granted granted Critical
Publication of JP3652102B2 publication Critical patent/JP3652102B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は各種の電子機器や電子装置等の重要部に用いられる、基板上に搭載された電子部品を金属ケースで覆って成る電子回路モジュールに関し、特に金属ケースを半導体素子の放熱構造に利用した電子回路モジュールに関する。
【0002】
【従来の技術】
最近の電子機器や電子装置に対しては小型化や薄型化・高機能化・低コスト化等の要求が絶えることがなく、それらの要求を実現するために、電子機器や電子装置を構成する半導体装置である電子回路モジュールに対しても同様に小型化・薄型化・高機能化・低コスト化の検討が急速に押し進められている。
【0003】
このような電子回路モジュールは、一般に、回路基板を構成する基板上に電子部品や半導体素子が搭載されて電子回路を構成し、さらに電子回路の保護や電磁シールドのためにこれら電子部品や半導体素子を覆うように金属ケースが取着されることにより構成されている。
【0004】
この電子回路モジュールを構成する基板には、例えば、酸化アルミニウム質焼結体を主成分とするセラミックス材料や窒化アルミニウム質焼結体を主成分とする高熱伝導性のセラミックス材料、あるいはガラス材料と有機材料とから成るガラスエポキシ、またはセラミック材料に比べて低温焼成が可能なガラスセラミックス等が用いられている。これらの基板材料について電子回路モジュールでは、その用途によって以下のように各基板材料が使い分けられている。
【0005】
例えば、酸化アルミニウム質焼結体を主成分とするセラミックス材料は、安定性や信頼性の高い絶縁材料であるが、約1400〜1650℃程度の高温で焼成しなければならないために配線導体の材料に高融点金属であるタングステンやモリブデン等を用いる必要があり、これら高融点金属が高比抵抗金属材料であることから、高速信号処理を行なう電子回路モジュールには適用が困難である。
【0006】
また、窒化アルミニウム質焼結体を主成分とする高熱伝導性のセラミックス材料は、良好な放熱性を有する点では有効であるが、一般的な民生分野の電子回路モジュールに対しては高価であり、低コスト化を図ることが困難である。
【0007】
また、ガラス材料と有機材料とから成るガラスエポキシは、安価であるが耐熱性が不十分であり、熱的な安定性も要求される電子回路モジュールには不向きである。
【0008】
これに対し、セラミックス材料に比べて低温でかつ短時間で焼成可能であるガラスセラミックスは、低コストで作製することができ、さらに配線導体の材料に低融点金属材料であるAuやAg・Cu等の低比抵抗金属材料を使用できるため、高速信号処理を行なう電子回路モジュールに有利である。
【0009】
また、基板を小型化する観点から、基板の上面に電子部品とともに半導体素子を搭載する構成に対して、基板の下面にキャビティ(凹部)を設けてその底面に形成した半導体素子搭載部に半導体素子を搭載し収納する構成とし、基板上面の面積を電子部品実装のために有効に活用することにより、電子回路モジュールの更なる小型化が図られている。
【0010】
さらに、電子回路モジュールの基板となる回路基板の製造においては、製造コストや工数の削減を目的として、回路基板の集合体である1枚のシート状基板からの基板取り数の増大化を図り、一回の製造工程でできるだけ多くの回路基板を得ることが重要な課題となっている。また、その回路基板上への電子部品や半導体素子等の搭載ならびに電気的特性の調整・ケーシング(ケース取着)・電気テスト等、製品となる最終工程までをシート状基板の状態で製造することで、電子回路モジュールの製造工数および製造時間の削減が図られている。
【0011】
これらの工程のうちケーシング工程においては、通常、基板上面に金属ケースを固定するための接続パッドである金属電極を設置してこの金属電極と金属ケースとを半田付けしたり、基板の端部にケース取付用の端面電極を形成してこの端面電極に金属ケースに設けたべろ部を半田付けしたりすることで金属ケースを基板に取着していた。また、これらの固定方法を併用することで、金属ケースを基板に対して位置精度良く固定し取着することも行なわれていた。
【0012】
【発明が解決しようとする課題】
近年の半導体素子は高機能化により発熱量が増加しており、半導体装置の小型化にとって必要不可欠な技術となりつつある半導体素子の直接搭載技術、すなわち金属バンプ等を用いた半導体素子のフリップチップ実装技術を適用して電子回路モジュールの小型化を達成するためには、小型化と低コスト化を図りつつ従来以上の良好な放熱性を確保して半導体素子の発熱の影響をいかに抑えるかが重要な課題となっている。
【0013】
このような半導体素子の発熱の影響を抑制する手法としては、例えば、高熱伝導率材料からなる基板に直接半導体素子を実装する手法や、半導体素子搭載位置の直下の基板に多数のサーマルビアホールと呼ばれる熱伝導部材を形成して放熱部材に熱を放散する手法等が採用されている。
【0014】
また、基板の下面の凹部内に搭載収納された半導体素子に対する放熱対策としては、例えば、凹部の底部から基板の上面に貫通させた複数のサーマルビアホールといわれる熱伝導部材を配設し、それら熱伝導部材を基板上面に被着形成した金属電極に接続しておき、この金属電極に金属製の放熱部材を半田付け等により取着することにより対応することができる。また、この放熱部材を基板上面に取着される金属ケ一スと密着させることにより放熱性を向上させることが可能となる。
【0015】
しかしながら、このような構成では、基板上面に放熱部材を余分に搭載する必要があると同時に、放熱部材と金属ケースとを接触させることから放熱部材の高さがケースの高さつまり製品としての電子回路モジュールの高さを決定することとなって、電子回路モジュールの小型化が困難であるという問題点があった。さらに、放熱部材を半田付けによって搭載する際に、その半田量の制御や半田厚みの制御が困難であることから高さのバラツキが大きくなってしまうという問題点もあった。
【0016】
一方、シート状基板により回路基板の集合体の状態で製造する場合には、電子回路モジュールとなる回路基板が小さくなるに従い、シート状基板の状態で金属ケースのべろ部を回路基板側面の端面電極に半田付けするときに隣接する金属ケース同士の間隔が十分確保できなくなって隣接する金属ケースのべろ部同士が半田付けされてしまい、シート状基板の状態から各回路基板への分割ができなくなることがあるという問題点があった。
【0017】
このような場合には、その対策としてケーシング工程前にシート状基板を予め各回路基板に分割しておき、その後に金属ケースの取着を行なう手法が採られているが、これではシート状基板の状態で最終工程まで製造することを目的とした多数個取り法の意味がなくなってしまうという問題点があった。
【0018】
これに対し、隣接する回路基板間の間隔を広げて金属ケース同士の間隔を広げればシート状基板の状態でのケーシングが行なえるが、これではシート状基板からの回路基板の個数の増大が図れず、また回路基板の小型化の達成も困難となってしまうという問題点があった。
【0019】
本発明は、上記間題点に鑑みて案出されたものであり、その目的は、安価でかつ信頼性の高い基板を用い、電子回路モジュールの小型化を図りつつその基板に搭載された半導体素子からの発熱を効率良く放熱することができる、小型化・高密度化・低コスト化に対応可能な高信頼性の電子回路モジュールを提供することにある。
【0020】
【発明が解決しようとする課題】
本発明の電子回路モジュールは、ガラスセラミックスから成り、上面に電子部品搭載部を、下面に凹部を有する基板と、前記基板の凹部底面から上面にかけて基板を貫通し、一端が基板上面に形成した接続パッドに接続されている複数個の熱伝導部材と、前記基板の電子部品搭載部に搭載されている電子部品と、前記基板の凹部内に収容されている半導体素子と、前記基板の上面に搭載されている電子部品を覆う金属ケースとから成り、前記基板は側面に実装用電極を形成し、封止樹脂あるいはシールキャップにより前記半導体素子を前記凹部内に封止して下面を平坦化しており、前記金属ケースの内側の下面に凸部を形成するとともにこの凸部を前記接続パッドに半田付けして前記接続パッドを介して前記熱伝導部材に熱的に接続したことを特徴とするものである。
【0021】
【発明の実施の形態】
以下、本発明の電子回路モジュールについて、図面を参照しながら詳細に説明する。
【0022】
図1は本発明の電子回路モジュールの実施の形態の一例を示す金属ケース取着前の分解斜視図であり、図2は金属ケース取着後の斜視図、図3は図2におけるA−A’線断面図である。
【0023】
また、図4は電子回路モジュールの基板を1枚のシート状基板から同時に多数作製する場合の基板の集合体であるシート状基板の例を示す斜視図である。
【0024】
なお、以後説明する各工程およびそれらにおける加工、例えば基板への半導体素子や電子部品等の搭載工程や電気的特性の調整工程・ケーシング工程・電気テスト工程等、製品となる最終工程までは、図4に示すような基板の集合体であるシート状基板の状態で実施することにより電子回路モジュールの搬送時間および製造時間の削減を図ることができ、ケーシング終了後に基板を分割することで図1〜3に示す本発明の電子回路モジュールを効率良く得ることができる。
【0025】
これらの図において、1は基板であり、2は金属ケースである。基板1の上面には電子部品搭載部(図示せず)が形成されてチップコンデンサやチップ抵抗等の電子部品4が搭載され、一方、基板1の下面には凹部1aが形成されるとともに半導体集積回路素子等の半導体素子3がこの凹部1aの底面に搭載されて凹部1a内に収容されており、これら半導体素子3および電子部品4により電子回路が構成されている。
【0026】
5は基板1の凹部1aの底面から基板1の上面にかけて基板1を貫通して配線された複数個の熱伝導部材であり、6は基板1の上面に被着形成され、熱伝導部材5の一端が接続されている、金属ケース2取着用の接続パッドである。
【0027】
また、金属ケース2はその内側に凸部2aが、この例では金属ケース2の上側から見て凹部となるように形成されており、この凸部2aを接続パッド6に半田付け等により取着することによって金属ケース2が基板1上に電子部品4を覆うように取着され、それにより金属ケース2の凸部2aが接続パッド6を介して熱伝導部材5に熱的に接続されて本発明の電子回路モジュール7が構成される。
【0028】
基板1は電子回路モジュール7の基板となるとともに回路基板となるものであり、本発明においてはガラスセラミックスから成る基板が用いられ、特に本発明には電子回路の高密度化が可能となる多層回路基板が好適に用いられる。基板1としてガラスセラミックスから成る基板を用いることにより、搭載される半導体素子3による発熱を考慮した場合、後述する熱伝導部材5として高熱伝導率材料であるAu・Ag・Cu等を用いることができ、良好な放熱性を実現することができる。また、近年の電子機器の高周波化に伴い電子回路モジュールおよびそれに用いられる半導体素子3も同様に高周波化されているのに対し、配線導体の材料として電気伝導率の高い金属材料であるAu・Ag・Cu等を用いることができ、高速信号処理も可能となる。
【0029】
基板1の下面に形成される凹部1aは、図3に示すように、多層回路基板による半導体素子収納用パッケージと同様に複数の段状に形成すると、半導体素子3の電極と基板1内の配線導体(図示せず)とをボンディングワイヤ8等により接続し、かつエポキシ樹脂等の封止樹脂9あるいはシールキャップ等により封止して半導体素子3を保護・収納するのに好適なものとなる。
【0030】
また、基板1にはその側面に金属ケース2のべろ部2bの位置決めを行なうべろ部挿入用凹部1bを形成すると、金属ケース2の位置決め精度をより向上させることができる点で好ましい。
【0031】
基板1の凹部1a底面には半導体素子搭載部が形成されており、ここに半導体素子3の裏面を例えばAu−SnやAu−Siまたは熱硬化型Agぺースト等により接着し、半導体素子3の電極と凹部1aの半導体素子搭載部近傍に設けられた配線導体の電極パッドとをボンディングワイヤ8により接続する。このとき、可能な限り熱伝導性の良好な接続材料を選定することが重要である。あるいは、半導体素子3を凹部1aの半導体素子搭載部にフリップチップ実装法により搭載してもよく、この場合は、凹部1aの底面と半導体素子3との間に伝熱性フィラーを含有したアンダーフィル樹脂を充填しておくことが重要である。
【0032】
一方、基板1には、半導体素子3からの発熱を伝導し放散させるために凹部1aの底面から基板1上面にかけて基板1を貫通するサーマルビアホール等の複数個の熱伝導部材5が形成されており、これら熱伝導部材5の一端は、基板1上面に被着形成された接続パッド6と電気的および熱的に接続されている。この接続パッド6は、基板1の上面に通常の金属電極と同様のメタライズ層等として被着形成されており、金属ケース2の内側に設けた凸部2aを半田付け等により取着して金属ケース2の凸部2aと熱伝導部材5とを熱的に接続し、それにより半導体素子3の発熱を熱伝導部材5・接続パッド6・凸部2aを介して金属ケース2から効率良く放散させるためのものである。
【0033】
そして、図3に示すように接続パッド6に金属ケース2の凸部2aを取着することにより、金属ケース2により電子部品4ならびに電子回路を保護するとともに、凹部1a底面に搭載された半導体素子3から発生する熱を熱伝導部材5を介して基板1上面の接続パッド6に伝え、さらに接続パッド6から凸部2aを通じて金属ケース2に熱を伝えることが可能となり、半導体素子3の発熱を金属ケース2から効率良く放散させることができる。
【0034】
この後、半導体素子3を保護する目的で、エポキシ樹脂等の半導体素子封止用の封止樹脂9により、あるいはシールキャップ等により半導体素子3を凹部1a内に封止して収納する。ここで、面実装型の電子部品モジュールとするために、基板1下面には突起が無いよう平坦化することが重要である。
【0035】
次に、電子部品4を半田等により基板1に形成された回路導体に電気的に接着させることで所望の電子回路が構成される。電子部品4を半田付けする場合は、予め半田ペーストを基板1上面の電子部品搭載部の電極パッドに印刷塗布しておき、そこに電子部品4を搭載した後、ベルト式リフロー炉等により半田ぺーストを溶融して半田付けが行なわれる。
【0036】
金属ケース2は電子部品4の保護および電子回路の電磁シールドの目的で用いられるとともに半導体素子3からの発熱に対する放熱部材としても機能するものであり、その内側の中央部には基板1上面の接続パッド6に半田等により取着させるための凸部2aが設けられている。この凸部2aは、例えば金属ケース2加工用金型による型押し加工やパンチ加工等により金属ケース2上面から見て凹部となるように、あるいは金属ケース2の内側に適当な金属部材を取着することにより電子回路モジュール7の仕様に応じたものとして形成する。また、金属ケース2の材料としては、鉄・洋白・アルミニウム・SUS・銅等が用いられる。
【0037】
金属ケース2の凸部2aと基板1の接続パッド6とは半田付けにより取着されるが、この半田付けは、例えば電子部品4の搭載と同様に半田ペーストをディスペンサー等を用いて接続パッド6上に塗布しておき、凸部2aが接続パッド6に接触するように金属ケース2を載置して、ベルト式リフロー炉等を用いて半田付けすればよい。このとき、金属ケース2には基板1との位置合わせを行なうためのべろ部2bを形成しておくと、基板1に設けられたべろ部挿入用凹部1bにより正確に位置合わせを行なうことができる。
【0038】
また、金属ケース2取着のための半田付けリフロー時には、凸部2aの周囲に沿って余分な半田が吸い上げられ、金属ケース2の自重により金属ケース2の凸部2aと基板1の接続パッド6とを密着させることができ、これにより金属ケース2の高さのバラツキを低減させることが可能となり、電子回路モジュール7の高さのバラツキも低減させることが可能となるとともに、本発明の主目的である半導体素子3の発熱を金属ケース2に効率良く伝えることが可能となって、金属ケース2全体で半導体素子3の発熱を放散させることが可能となる。
【0039】
また、基板1への金属ケース2の取着を接続パッド6と凸部2aとの取着によって行なうことから、多数の基板1を高密度に配置したシート状基板の状態でも隣接した金属ケース2同士が互いに半田付けされてケーシング後に各基板1に分割できなくなることがなくなり、シート状基板の状態でのケーシングが可能となるため、製造工程の短縮化も実現できるものとなる。
【0040】
本発明の電子回路モジュール7によれば、金属ケース2はその凸部2aでもって基板1の接続パッド6に取着されることから、従来のように金属ケースを固定するためのケース取着用端面電極を形成する必要がないため、べろ部2bとべろ部挿入用凹部1bとにより金属ケース2の位置決めを行なっても、従来のように基板1面積が大きなものとなることはなく基板1の小型化が図れるとともに、基板1をシート状基板の状態で高密度に配置してもべろ部2b同士が半田付けされてしまうこともなく、シート状基板の状態での製造が可能なものである。
【0041】
なお、1cは電子回路モジュール7を外部電気回路基板に実装する際の実装用電極が形成されるキャスタレーションであり、電子回路モジュール7の仕様に応じて適宜設けられる。
【0042】
基板1にべろ部挿入用凹部1bやキャスタレーション1cを形成するには、例えば基板1を形成するガラスセラミックスのグリーンシートにパンチング加工によりべろ部挿入用凹部1bやキャスタレーション1cとなる所望の形状の貫通孔を所望の数だけ形成して焼結させることで、べろ部挿入用凹部1b・キャスタレーション1cを有する基板1を得ることができる。
【0043】
このような基板1を図4に示したシート状基板10から得る場合、ガラスセラミックスのグリーンシートを積層して、下面に凹部1aが形成されるとともに上面に接続パッド6が形成され、かつ凹部1a底面から上面にかけて一端が接続パッド6に接続し形成された熱伝導部材5が形成された回路基板となる基板1が多数個形成されたシート状基板10に、各基板1の分離後にべろ部挿入用凹部1bとなる所望の形状の貫通孔10bおよびキャスタレーション1cとなる所望の形状の貫通孔10cをそれぞれ所望の数だけ形成した後、焼結一体化することによって基板1の集合体であるシート状基板10が得られる。そして、このシート状基板10を同図中に示した点線に沿って各基板1毎に分割することにより、下面に凹部1aが、上面に接続パッド6が形成され、側面にべろ部挿入用凹部1b・キャスタレーション1cを有する基板1を得ることができる。なお、10dはシート状基板10の耳部に設けた位置決め用認識マークである。
【0044】
このようなシート状基板10に半導体素子3および電子部品4を搭載し、特性調整等の所定の工程を終えた後、金属ケース2をシート状基板10の各基板1上に搭載配置する。
【0045】
この時、金属ケース2のべろ部2bをシート状基板10の貫通孔10b(基板1のべろ部挿入用凹部1b)に挿入することで、金属ケース2を基板1上に位置精度良く搭載させることができる。
【0046】
次に、前述のように半田リフロー等により金属ケース2の凸部2aと基板1の接続パッド6とを半田付けして金属ケース2を基板1に取着する。
【0047】
そして、ケーシング後、各基板1毎にシート状基板10を分割することで、本発明の電子回路モジュール7が完成する。
【0048】
なお、本発明は上記の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を施すことは何ら差し支えない。
【0049】
【発明の効果】
以上のように、本発明の電子回路モジュールによれば、ガラスセラミックスからなる基板の下面に設けた凹部内にフェイスアップまたはフェイスダウンの形態で半導体素子が搭載され、凹部底面から基板の上面にかけて基板を貫通して熱伝導部材が配設されるとともにその一端が基板上面に形成された接続パッドと電気的および熱的に接続されており、基板は側面に実装用電極を形成し、封止樹脂あるいはシールキャップにより半導体素子を凹部内に封止して下面を平坦化して面実装型としており、接続パッドに金属ケースの内側の下面に形成した凸部を半田付けにより取着して凸部を接続パッドを介して熱伝導部材に熱的に接続する構成としたことから、半導体素子からの発熱を熱伝導部材・接続パッド・金属ケースの凸部を介して金属ケースにより効率良く放散させることができ、面実装型の電子回路モジュールにおいて小型化を図りつつ良好な放熱を行なうことができる。
【0050】
また、金属ケースの凸部と基板の接続パッドとは金属ケースの自重により十分に密着させることができるので、両者を取着させる半田厚みのバラツキをなくすことができ、金属ケ一スの高さつまり電子回路モジュールの高さのバラツキをなくすことができる。
【0051】
また、金属ケースの基板への取着は金属ケース内側下面の凸部と基板上面の接続パッドとを半田付けすることにより行なうことから、基板の小型化が進んで多数個取りのためのシート状基板で隣接する金属ケース同士の間隔が十分確保できない場合でも、はんだリフロー炉によりはんだ付けされた後に隣接するケース同士がはんだ付けされて多数個取りから単品の基板への分割ができなくなる問題もなくすことができる。
【0052】
以上により、本発明によれば、安価でかつ信頼性の高い基板を用い、電子回路モジュールの小型化を図りつつその基板に搭載された半導体素子からの発熱を効率よく放熱することができる、小型化・高密度化・低コスト化に対応可能な高信頼性の面実装型の電子回路モジュールを提供することができた。
【図面の簡単な説明】
【図1】本発明の電子回路モジュールの実施の形態の一例を示す金属ケース取着前の分解斜視図である。
【図2】本発明の電子回路モジュールの実施の形態の一例を示す金属ケース取着後の斜視図である。
【図3】図2のA−A' 線部分断面図である。
【図4】電子回路モジュールの基板の集合体であるシート状基板の斜視図である。
【符号の説明】
1・・・基板
1a・・・凹部
2・・・金属ケース
2a・・・凸部
3・・・半導体素子
4・・・電子部品
5・・・熱伝導部材
6・・・接続パッド
7・・・電子回路モジュール

Claims (1)

  1. ガラスセラミックスから成り、上面に電子部品搭載部を、下面に凹部を有する基板と、前記基板の凹部底面から上面にかけて基板を貫通し、一端が基板上面に形成した接続パッドに接続されている複数個の熱伝導部材と、前記基板の電子部品搭載部に搭載されている電子部品と、前記基板の凹部内に収容されている半導体素子と、前記基板の上面に搭載されている電子部品を覆う金属ケースとから成り、前記基板は側面に実装用電極を形成し、封止樹脂あるいはシールキャップにより前記半導体素子を前記凹部内に封止して下面を平坦化しており、前記金属ケースの内側の下面に凸部を形成するとともに該凸部を前記接続パッドに半田付けして前記接続パッドを介して前記熱伝導部材に熱的に接続したことを特徴とする電子回路モジュール。
JP4702098A 1998-02-27 1998-02-27 電子回路モジュール Expired - Fee Related JP3652102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4702098A JP3652102B2 (ja) 1998-02-27 1998-02-27 電子回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4702098A JP3652102B2 (ja) 1998-02-27 1998-02-27 電子回路モジュール

Publications (2)

Publication Number Publication Date
JPH11251497A JPH11251497A (ja) 1999-09-17
JP3652102B2 true JP3652102B2 (ja) 2005-05-25

Family

ID=12763510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4702098A Expired - Fee Related JP3652102B2 (ja) 1998-02-27 1998-02-27 電子回路モジュール

Country Status (1)

Country Link
JP (1) JP3652102B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158318A (ja) * 2000-11-22 2002-05-31 Mitsubishi Electric Corp 半導体装置
JP4078400B2 (ja) * 2003-03-19 2008-04-23 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー 電子デバイスの放熱システム
JP4830807B2 (ja) * 2006-11-22 2011-12-07 株式会社デンソー 電子装置
JP4856014B2 (ja) * 2007-06-28 2012-01-18 三菱電機株式会社 回路モジュールとその製造方法
JP2015029043A (ja) * 2013-06-26 2015-02-12 京セラ株式会社 電子装置および光モジュール

Also Published As

Publication number Publication date
JPH11251497A (ja) 1999-09-17

Similar Documents

Publication Publication Date Title
KR100231589B1 (ko) 반도체장치 및 그 실장구조
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP3266505B2 (ja) 多層回路基板
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
CN109244045B (zh) 一种厚膜基板小型化金属管壳封装结构
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
US20180061751A1 (en) Electronic component mounting substrate, electronic device, and electronic module
JP3419915B2 (ja) リードレスタイプ半導体モジュール
JP3652102B2 (ja) 電子回路モジュール
JP3058266B2 (ja) 半導体集積回路装置及びその半導体ベアチップ実装方法
JP3660817B2 (ja) 電子回路モジュール
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2524482B2 (ja) Qfp構造半導体装置
JP3725949B2 (ja) 半導体素子収納用基体とその製造方法
JP3297959B2 (ja) 半導体装置
CN113228258A (zh) 布线基板、电子装置以及电子模块
JP2722451B2 (ja) 半導体装置
JP3065288B2 (ja) 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法
JP3314139B2 (ja) 半導体装置
JP2541494B2 (ja) 半導体装置
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JPH0458189B2 (ja)
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041122

A521 Written amendment

Effective date: 20050117

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050222

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090304

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110304

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110304

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120304

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20130304

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20140304

LAPS Cancellation because of no payment of annual fees