JP2015029043A - 電子装置および光モジュール - Google Patents

電子装置および光モジュール Download PDF

Info

Publication number
JP2015029043A
JP2015029043A JP2014046439A JP2014046439A JP2015029043A JP 2015029043 A JP2015029043 A JP 2015029043A JP 2014046439 A JP2014046439 A JP 2014046439A JP 2014046439 A JP2014046439 A JP 2014046439A JP 2015029043 A JP2015029043 A JP 2015029043A
Authority
JP
Japan
Prior art keywords
electronic device
heat
radiator
insulating substrate
heat radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014046439A
Other languages
English (en)
Inventor
雄二 福留
Yuji Fukudome
雄二 福留
光治 坂井
Mitsuharu Sakai
光治 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014046439A priority Critical patent/JP2015029043A/ja
Publication of JP2015029043A publication Critical patent/JP2015029043A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 絶縁基板と、絶縁基板にフェイスダウン実装される素子とフェイスアップ実装される素子を有する熱放散性の高い電子装置等を提供すること。【解決手段】 絶縁基板5の上面の第1実装部1にフェイスダウン実装されている第1素子6と、絶縁基板5の下面の凹部4底部の第2実装部2にフェイスアップ実装されている第2素子7と、第1素子6および第2素子7の上方において各素子の放熱面と熱的に接続された放熱体8とを備える電子装置20等である。第1素子6および第2素子7が発生する熱を上方の放熱体8から外部に効率的に放散することができる。【選択図】 図1

Description

本発明は、絶縁基板と、絶縁基板にフェイスダウン実装された素子と、フェイスアップ実装された素子とを有する電子装置等に関するものである。
半導体素子(ICおよびLSI等)、容量素子または圧電振動子等の各種の素子が搭載される配線基板として、酸化アルミニウム質焼結体またはガラスセラミック質焼結体等からなる四角形状等の絶縁基板と、絶縁基板の主面に設けられた素子の搭載部とを有するものが多用されている。
近年の、電子装置に対する小型化、高密度化の市場要求により、単一の絶縁基板の主面に複数個の素子が搭載される、いわゆるマルチチップモジュール(MCM)化が加速している。
素子の多くは、半導体基板等からなる本体を含んでいる。本体は、集積回路および電極等が設けられた機能面と、その機能面と反対側の非機能面(放熱面)とを有している。これらの素子の配線基板への実装方法として、フェイスダウン実装とフェイスアップ実装とが知られている。
素子の発熱(外部への放熱性)が問題となるとき、フェイスダウン実装された素子の場合には、素子の非機能面(放熱面)上にヒートシンクまたはヒートスラグと呼ばれる放熱体が熱伝導性樹脂等で接続されて、熱放散性が向上されている。一方、フェイスアップ実装された素子の場合、素子の非機能面(放熱面)の直下に位置する配線基板(絶縁基板)中に、放熱用の金属貫通導体等が配置されて、熱放散性が向上されている。
特開平6−077361号公報 特開平9−331016号公報 特開2013−042030号公報
しかしながら、例えば電子装置が外部実装されたとき、配線基板の下方には、配線基板と電気的、機械的に接続された外部回路基板が配置されていることから、下方への放熱による放熱性の向上の効果は比較的小さい。そのため、フェイスアップ実装された素子が含まれる電子装置の場合、外部回路基板により熱の放散が阻害され、素子から外部への排熱効率の向上が難しいという問題点があった。
本発明の一つの態様による電子装置は、第1実装部を含む上面を有するとともに、第2実装部を含む底部を有する凹部が設けられた下面を有する絶縁基板と、前記第1実装部に設けられた第1接続パッドと、前記第2実装部に設けられた第2接続パッドとを有している。また、電極が設けられた機能面および該機能面と反対側の放熱面を有しており、前記機能面が前記第1実装部に対してフェイスダウン実装されている第1素子と、電極が設けられた機能面および該機能面と反対側の放熱面を有しており、前記機能面が前記第2実装部に対してフェイスアップ実装されている第2素子とを有している。また、前記絶縁基板
の前記上面に平面透視で前記第1素子および前記第2素子と重なるように接合されており、前記第1素子および前記第2素子のそれぞれの前記放熱面と熱的に接続された放熱体を有している。
本発明の一つの態様による電子装置等によれば、絶縁基板と、絶縁基板にフェイスダウン実装されている第1素子と、フェイスアップ実装されている第2素子と、第1素子および第2素子の放熱面と熱的に接続された上方に位置する放熱体とを備えることから、第1素子の放熱面および第2素子の放熱面から、各素子において発生する熱を上方の放熱体に効率的に伝えて、放熱体から外部に効率的に放散することができる。以上のことから、絶縁基板にフェイスダウン実装された素子およびフェイスアップ実装された素子のいずれにおいても熱放散性の高い電子装置等を提供することができる。
本発明の第1の実施形態の電子装置を示す断面図である。 図1に示す電子装置の変形例を示す断面図である。 本発明の第2の実施形態の電子装置を示す断面図である。 図3に示す電子装置の第1の変形例を示す断面図である。 図3に示す電子装置の第2の変形例を示す断面図である。 図3に示す電子装置の第3の変形例を示す断面図である。 (a)は図3に示す電子装置の第4の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は図3に示す電子装置の第5の変形例を示す平面図であり、(b)は(a)のB−B線における断面図である。 本発明の実施形態の光モジュールを示す断面図である。 図9に示す光モジュールの変形例を示す断面図である。
(第1の実施形態)
本発明の電子装置を添付の図面を参照して説明する。図1は本発明の第1の実施形態の電子装置を示す断面図である。
図1に示す電子装置20は、第1実装部1を含む上面を有するとともに、第2実装部2を含む底部3を有する凹部4が設けられた下面を有する絶縁基板5を有している。この絶縁基板5の第1実装部1に第1素子6がフェイスダウン実装されているとともに、第2実装部2に第2素子7がフェイスアップ実装されている。また、絶縁基板5の上面に、平面透視で第1および第2素子6,7と重なるように放熱体8が接合されている。この放熱体8は、第1および第2素子6、7と熱的に接続されている。また、第2素子7の機能面を封止する封止材9が絶縁基板5に接合されている。以上により実施形態の電子装置20が基本的に形成されている。
このような電子装置20によれば、第1素子6の放熱面および第2素子7の放熱面から、各素子において発生する熱が上方の放熱体8に効率的に伝えられる。そのため、放熱体8から外部に効率的に放熱することができる。したがって、絶縁基板5にフェイスダウン実装された第1素子6およびフェイスアップ実装された第2素子7のいずれにおいても熱放散性の高い電子装置20を提供することができる。
絶縁基板5は、例えばガラスセラミック質焼結体または酸化アルミニウム質焼結体等からなる複数の絶縁層(符号なし)が積層されて形成されている。絶縁層間には複数の金属導体層と、絶縁層を貫通する金属貫通導体(図示せず)が配置されており、電気回路を形
成している。図1においては、絶縁層が3層で形成されているが、その他の層数で形成されていても構わない。絶縁基板5を形成するガラスセラミック焼結体としては、ホウケイ酸系ガラスにセラミック成分として酸化アルミニウムおよび酸化ケイ素を添加してなるもの、およびリチウム系ガラスを用いたもの等が挙げられる。
絶縁基板5は、例えば各絶縁層が、ホウケイ酸ガラスにセラミック成分として酸化アルミニウムを添加してなるガラスセラミック焼結体からなる場合であれば、次のようにして製作することができる。すなわち、まず、酸化ケイ素、酸化ホウ素等のガラス成分の粉末に酸化アルミニウム等のセラミック粉末を添加した原料粉末に適当な有機バインダおよび有機溶剤を添加混合してスラリーを作製する。次に、このスラリーをドクターブレード法またはリップコーター法等のシート成形技術を採用してシート状に成形することによって複数枚のセラミックグリーンシートを作製する。その後、セラミックグリーンシートを切断加工および打ち抜き加工等から選択した加工方法によって適当な形状とするとともにこれらを複数枚積層し、最後にこの積層したセラミックグリーンシートを還元雰囲気中において約900〜1000℃の温度で焼成することによって製作することができる。
絶縁基板5は、例えば平面視において四角形状(長方形状等)であり、上面等に第1および第2素子6、7が搭載され、下面が外部回路基板13と対向して実装される。第1および第2素子6、7としては、ICおよびLSI等の半導体集積回路素子、ならびにLED(発光ダイオード)、PD(フォトダイオード)、VCSEL(垂直共振器面発光レーザ)およびCCD(電荷結合素子)等の光半導体素子を含む半導体素子、弾性表面波素子および水晶振動子等の圧電素子、容量素子、抵抗器、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等の種々の素子が挙げられる。
電子装置20が、例えば機器間のインターフェイスに用いられる、いわゆる光インターコネクト用の光信号と電気信号とが伝送されるモジュールの場合であれば、第1素子6および第2素子7の一方が光信号を電気信号に変換する光電変換素子であり、他方が電気信号により機能するドライバ素子や増幅素子等の他の半導体素子である。このような光インターコネクト用モジュールの場合、光ケーブルを接続する光コネクタが、光電変換素子の周囲に設置されていてもよい。
第1実装部1は、第1素子6が実装される部分であり、絶縁基板5の上面の一部に含まれている。この第1実装部1に第1接続パッド1aが設けられている。第1接続パッド1aには第1素子6が電気的に接続されている。第1接続パッド1aと第1素子6との電気的な接続は、フェイスダウン実装により行なわれている。すなわち、絶縁基板5の上面の一部である第1実装部1に第1素子の機能面が対向して搭載され、第1素子6の機能面に含まれている電極(図示せず)と第1接続パッド1aとが互いに対向し合って接続されている。
第1接続パッド1aと第1素子6の電極との接続は、例えばスズ、銀、銅等の合金からなるはんだや金等の金属材料からなる金属バンプ12を介して行なわれている。第1素子6の第1実装部1に対する実装の工程は、例えば、金属バンプ12となるはんだ材料を介して第1接続パッド1aと第1素子6の電極とが対向し合うように第1素子を位置合わせさし、この金属材料をいったん溶融させた後に固化することによって行なわれている。
第2実装部2は、第2素子7が実装される部分であり、絶縁基板5の下面に設けられた凹部4の底部3に設けられている。 この第2実装部2に第2接続パッド2aが設けられている。第2接続パッド2aには第2素子7が電気的に接続されている。第2接続パッド2aと第2素子7との電気的な接続は、フェイスアップ実装により行なわれている。すな
わち、第2素子7の機能面に含まれている電極(図示せず)と第2接続パッド2aとが金やアルミニウムなどの金属細線、いわゆるボンディングワイヤ等の接続材を介して接続されている。
また、第2素子7の放熱面が凹部2の底部3に対向して、ろう材等の接合材(図示せず)等の接合手段によって接合されている。
第1および第2接続パッド1a、2aは、例えば、銅、銀、パラジウム、金、白金、タングステン、モリブデン、マンガンおよびニッケル等の金属材料から適宜選択された金属材料からなる。これらの金属材料は、メタライズ層、めっき層または蒸着層等の形態で絶縁基板5の表面等に形成されている。
第1および第2接続パッド1a、2aが銅のメタライズ層からなる場合であれば、銅の粉末を有機溶剤およびバインダとともに混練して作製した金属ペーストを、絶縁基板5となるセラミックグリーンシートのうち第1実装部1または第2実装部2となる部位に所定パターンに印刷し、同時焼成することによって形成することができる。
なお、図1の例では、平面透視において第2素子7と重なる部位において、絶縁基板5の上面と放熱体8との間に介在するブロック部10が設けられている。このブロック部10に、平面透視において第2素子7の機能面と重なる部位の絶縁基板5の上面が対向して接合されている。ブロック部10は、例えば直方体状であり、第2素子7が接合されている面と反対側の面が例えば、金シリコン、金スズ、銀ペースト、はんだ、銀ガラス、銀エポキシ樹脂等のいわゆるダイアタッチ材によって放熱体8と接合されて、電子装置20内において固定されている。この例におけるブロック部10は、放熱体8の下面の一部が下方に突出した部位とみなすこともできる。すなわち、ブロック部10を有する放熱体8が絶縁基板5に接合されているとみなすこともできる。ブロック部10と放熱体8とは、例えば銀エポキシ樹脂などの伝熱性の接着剤14を介して接合されている。
第2接続パッド2aと第2素子7の電極との接続は、例えばアルミニウムワイヤまたは金ワイヤ等のボンディングワイヤ11を介して行なわれている。第2素子7の第1実装部2に対する実装の工程は、例えば、まず、第2素子7の放熱面(非機能面)を上記のようなダイアタッチ材(接合剤)を介して絶縁基板5の凹部4の底部3に接合する。その後、第2素子7の電極および第2接続パッド2aにボンディングワイヤ11を順次接合することによって行なわれている。
放熱体8は、第1素子6および第2素子7を保護するとともに、これらの素子で発生する熱を外部に放散するためのものである。そのため、放熱体8は、平面透視において第1素子6および第2素子7と重なるように、絶縁基板5の上面に接合されている。この放熱体8は、第1素子6および第2素子7のそれぞれの放熱面(非機能面)と熱的に接続されている。
放熱体8は、例えば図1に示す例では四角平板状の上部と、上部の外周から下方に延びる平面視で枠状の側部とを有する、いわゆる蓋体である。この放熱体8の側部の下端が絶縁基板5の上面の外周部に低弾性樹脂、導電性樹脂、熱伝導性樹脂等で接合されて、第1および第2素子6、7が放熱体8によって覆われている。図1には示されていないが、放熱体8の蓋状部の上面に、さらに放熱フィンを設けて上方への放熱性を向上させても良い。
放熱体8が、例えば上記のように蓋体として絶縁基板5の上面に接合されたときには、第1素子等が放熱体8と絶縁基板5とからなる容器内に気密封止される。なお、放熱体8
について、このような気密封止を確保するものである必要はなく、例えば絶縁基板5の上面に接合されたものでなくてもよく、また、平板状等の形態であってもよい。 第1素子6と放熱体8との熱的な接続は、例えば第1素子6の放熱面(非機能面)と放熱体8の上部の下面とが銀エポキシ樹脂などの伝熱性の接着剤14を介して互いに接着されることによって行なわれ得る。また、第2素子7と放熱体8との熱的な接続は、絶縁基板5の一部およびブロック部10を介して行なわれる。すなわち、第2素子7で発生した熱は、第2素子7の放熱面から絶縁基板5、ブロック部10を含む放熱体8を通って外部に放散される。この場合の放熱方向は外部回路基板13が位置している下方向と反対方向であるため、電子装置20から外部への放熱性が効果的に高められている。
放熱体8およびブロック部10は、例えば、銅や、アルミニウム等の金属、銅−タングステン、銅―モリブデン等の合金、窒化アルミニウム等のセラミックス、Al−SiC、Si−SiC等のセラミック―金属複合材料等の材料によって形成されている。このような材料に対して、例えば、金属であれば、切断、圧延、プレスまたはエッチング等の所定の金属加工を施すことによって、放熱体8およびブロック部10を作製することができる。
放熱体8の絶縁基板5に対する接合は、例えば金−スズ合金またははんだ等の低融点ろう材、ガラスまたは樹脂等の接合材(図示せず)を介して行なわれている。接合材として低融点ろう材が用いられる場合には、絶縁基板5の上面のうち放熱体8が接合される部位にろう付け用の金属層(図示せず)があらかじめ設けられる。この金属層は、例えば第1および第2接続パッド1a、2aと同様の材料を用い、同様の方法で形成することができる。
伝熱性の接着剤14としては、例えばエポキシ樹脂またはシリコーン樹脂等の樹脂材料に、銀、銅、アルミニウム等の金属材料またはカーボン、セラミック、ダイヤモンド等の無機材料等の、熱伝導率が比較的大きい材料からなる伝熱性のフィラー粒子が添加されたものが挙げられる。
凹部4のうち第2素子7の機能面側(図1では下側)には第2素子7の機能面を封止する封止材9が設けられている。封止材9は、例えば絶縁基板5の下面に接合されて凹部4の開口部分を塞ぐ蓋体である。
封止材9は、例えば放熱体8と同様の材料を用い、同様の方法で作製することができる。封止材9は、放熱体8とは異なる材料からなるものであってもよい。
放熱体8および封止材9に使用する材料としては、絶縁基板5と線熱膨張係数のできるだけ近い材料が望ましい。このような材料を選択することで、温度サイクル(例えば素子の作動−停止に伴う発熱−冷却のサイクル等)が付加された際に、部材(絶縁基板5および放熱体8等)間の熱膨張量の差により、部材間に熱応力が生じ、部材が破壊してしまう可能性を低減することができる。
この実施形態の例によれば、前述したように、放熱性が高い電子装置20を提供することができる。すなわち、フェイスダウン実装されている第1素子6およびフェイスアップ実装されている第2素子7のいずれについても、その放熱面である非機能面が、外部への放熱性に優れた放熱体8に熱的に接続されている。この場合、フェイスアップ実装されている第2素子7についても、その非機能面が放熱体8に対向するように実装されている。そのため、例えば伝熱性の接着剤14を介した接着といった容易な手段で第2素子7の非機能面と放熱体8との熱的な接続が可能になっている。したがって、放熱性の高い電子装置20を提供することができる。
なお、第2素子7の放熱体8に対する熱的な接続が、上記の例のようにブロック部10を介して行なわれている場合には、例えば、ブロック部10の高さを適宜調整することにより、第1素子6と放熱体8との間の距離に合わせて、第2素子7と放熱体8との間の距離を適宜調整することもできる。そのため、電子装置20としての生産の容易性、および実用性等において有利である。
図2は、図1に示す電子装置の変形例を示す断面図である。図2において図1と同様の部位には同様の符号を付している。この変形例においては、放熱体8が下面に突出部分を有し、この突出部分の下面が絶縁基板5に接している。突出部分の下面と絶縁基板5とは、上記と同様の接着剤14等によって互いに接合されていてもよい。この場合には、放熱体8が絶縁基板5に直接接合された形態になるので、絶縁基板5から放熱体5に対する伝熱性が高められている。
また、図2に示す例においては、絶縁基板5が、凹部4の底部3から上面にかけて貫通する貫通孔4aを有し、この貫通孔4a内に、金属材料等の伝熱性の材料からなる伝熱部8Aが設けられている。この伝熱部8Aによって、第2素子7から放熱体8への熱の伝導がより効率よく行なわれる。したがって、この変形例の電子装置20においては、外部への放熱性がさらに向上している。
伝熱部8Aを形成する金属材料としては、例えば第1および第2接続パッド1a、2aと同様の金属材料、または放熱体8と同様の金属材料が挙げられる。伝熱部8Aは、熱伝導性を考慮すれば、銀または銅等の熱伝導率が高い金属材料からなるものであることが好ましい。
この場合、平面透視において第2素子7の放熱面の少なくとも一部が貫通孔4aと重なっていることが望ましい。これにより、貫通孔4a内の伝熱部8A等による第2素子7と放熱体8との熱的な接続がより容易かつ効果的に行なわれる。
貫通孔4aは、例えば絶縁基板5となるセラミックグリーンシートの一部に機械的な打ち抜き加工等の孔あけ加工を施しておいて、そのセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、焼成することによって設けることができる。
また、この貫通孔4a内に銀または銅等の金属ペーストを充填し、セラミックグリーンシートと同時焼成すれば、伝熱部8Aを形成することができる。
(第2の実施形態)
図3は、本発明の第2の実施形態の電子装置20を示す断面図である。図3において図1および図2と同様の部位には同様の符号を付している。第2の実施形態の電子装置20においては、凹部4の底部3から絶縁基板5の上面にかけて貫通する貫通孔4aが設けられており、この貫通孔4a内に第2素子7が入っている。この形態の場合には、例えば第2素子7の放熱面と放熱体8とを直接に対向させて熱的に接続することもできる。そのため、外部への放熱性の点においてより高い効果が得られる。
図3の例の電子装置20は、上記のように貫通孔4a内に第2素子7が入っている点が第1の実施形態の電子装置20と異なり、他の点においては同様の形態である。貫通孔4a内に配置された第2素子7の放熱面は、ブロック部10を介して放熱体8と熱的に接続されている。このような電子装置20によれば、第2素子7の放熱面から直接にブロック部10に熱的に接続されるため、第2素子7からブロック部10により効率よく熱が伝導され、電子装置20としての放熱性がより高められている。
なお、貫通孔4aは、例えば平面視において第2素子7よりも若干大きい四角形状等であり、第2素子7の放熱面が絶縁基板5の上面に向かって露出するようになっている。また、第2素子7の厚み方向の少なくとも一部に相当する深さを有し、貫通孔4a内の絶縁基板5の段状部(図示せず)に設けられた第2接続パッド2aに金属ワイヤ11を介して、第2素子7の機能面に設けられた電極と電気的に接続される。そのため、第1の実施形態の電子装置20と比べて、金属ワイヤ11の長さを短くすることができるので、高周波信号が通る場合等において、金属ワイヤ11のインダクタンス成分を減少させることで、高周波特性を向上させることができる。
なお、図3の例では、第2素子7と放熱体8との間にブロック部10が介在し、このブロック部10が伝熱性の接着剤14を介して第2素子7の非機能面および放熱体8と接合されて、第2素子7と放熱体8とが熱的に接続されている。言い換えれば、ブロック部10を介して第2素子7と放熱体8とが互いに熱的に接続されている。この場合、ブロック部10について、上記形態の放熱体8の本体に接合された延長部分とみなすこともできる。つまり、ブロック部10を放熱体8の一部とみなすこともできる。
図4は、図3に示す電子装置の第1の変形例を示す断面図である。図4において図3と同様の部位には同様の符号を付している。図4に示す例においては、放熱体8が、第2素子7の放熱面と対向する部分において凸部8aを有している。この凸部8aの下面に第2素子7の放熱面が接合されている。
このような電子装置20の場合には、放熱体8と第2素子との熱的な接続が、凸部8aの下面と第2素子7との接着だけでできる。また、凸部8aが放熱体8(本体)と一体化されている。そのため、例えば上記の例のようにブロック部10が用いられている場合に比べて、接着剤14で放熱体8とブロック部10を接合させる必要がないため、接着剤の塗布量が不均一になり、放熱体8とブロック部10の間に非接合面ができてしまうようなことがないため、第2素子7から外部への放熱性の点で有利である。また、電子装置20としての生産性等の点においても有利である。
このような形態の放熱体8は、例えば上記のような材料および方法によって放熱体8を作製するときに、凸部8aが形成されるように加工方法を設定すればよい。
図5は、図3に示す電子装置の第2の変形例を示す断面図である。図5において図3と同様の部位には同様の符号を付している。図5に示す例においては、ブロック部10の一部が絶縁基板5の貫通孔4a中に配置されている。図3の例と比べて、ブロック部10の体積が大きくなるため、ブロック部10の熱容量がより大きくなる。そのため、第2素子7からブロック部10への熱の伝導がより容易になり、放熱性が向上する。
このような形態のブロック部10は、例えば上記のような材料および方法によってブロック部10を作製するときに、絶縁基板5中の貫通孔4aに入るような凸状部が形成されるように加工すればよい。また、直方体状のブロックを複数個用意し、伝熱性の接着剤で接合するようにして形成してもよい。伝熱性の接着剤としては、例えば、銀または銅等の熱伝導率が比較的高い金属材料の粉末を含有する有機樹脂接着剤等が挙げられる。
ブロック部10に上記のような凸状部が形成されていることから、ブロック部10を絶縁基板5中の貫通孔4aに接続する際に、位置合わせすることが容易になる。
図6は、図3に示す電子装置の第3の変形例を示す断面図である。図6において図3と同様の部位には同様の符号を付している。図6に示す例においては、絶縁基板5が第2実装部2を含む上記の凹部とは異なる他の凹部(符号なし)を有しており、この凹部内に第
1素子6が収容されている。凹部の底面の一部が第1実装部1であり、この凹部の底面の一部に第1接続パッド1aが設けられている。凹部内に収容された第1素子6は、その主面が凹部の底面と対向して実装され、主面の電極と第1接続パッド1aとが金属バンプ12を介して電気的および機械的に接続されている。
この、他の凹部の深さは、例えば第1素子6および金属バンプ12のそれぞれの高さ(厚み)を合計した寸法よりも大きい。これにより、凹部内に第1素子の全体が収容される。このような例においては、凹部内に第1素子6が収容されているため、絶縁基板5の上面から放熱体8までの距離をより小さくすることができる。また、絶縁基板5の上面と放熱体8とが直接接合し合うこともできる。そのため、電子装置の低背化においてより有効である。放熱体8を直方体(平板)形状とすることができるため、放熱体8を作製するための加工が容易であり、生産性が高い。
なお、上記他の凹部は、例えば絶縁基板5となる複数のセラミックグリーンシートのうち一部のセラミックグリーンシートに平面視で四角形状等の貫通孔を設けておいて、これを他のセラミックグリーンシート上に積層し、同時焼成することにより設けることができる。
図6の例において、第2素子7の封止材9は、図1および図3等の例で示した蓋体のような形状ではなく、エポキシ樹脂等の封止材を利用している。このような有機樹脂等を利用することで、第2素子7(特に機能面)を封止しても構わない。
図7(a)は図3に示す電子装置の第4の変形例を示す平面図であり、図7(b)は図7(a)のA−A線における断面図である。図7において図3と同様の部位には同様の符号を付している。また、図7(a)の透視部(破線部)は図7(b)の要部のみを示している。なお、図7(a)は断面図ではないが、見やすくするためにハッチングを施している。
図7に示す例においては、放熱体8が、第1素子6の放熱面が接続されている第1部分と、第2素子7の放熱面が接続されている第2部分とを結ぶ仮想の直線Kに交差(図5の例では直交)する方向に沿って、分離している。なお、第1部分は、図5(a)において第1素子6を示す部分(破線で囲まれた部分)であり、第2部分は、図5(a)において第2素子7を示す部分(破線で囲まれた部分)である。
このように分離している部分(分離部)15を放熱体8が有することによって、第1素子6と第2素子7との間で互いに熱が伝わり合う可能性が低減される。
例えば、第1素子6と第2素子7とがそれぞれ、発熱量の高い素子と光素子などの熱の影響を受けやすい素子である場合、発熱量の高いいずれか一方の素子の熱が、熱の影響を受けやすい他の素子に伝達してしまい、誤作動を起こしてしまう可能性が考えられる。これに対して、上記のような分離部15があるときには、その可能性を低減させることができる。
また、図7に示す例においては、ブロック部10と絶縁基板5の間の一部において、非接続部を設けている。このような形態にすることで、ブロック部10から絶縁基板5への熱の伝達を抑制することができる。絶縁基板5がガラスやガラスセラミックスなどの熱伝導率の低い材料の場合上記のような非接続部を設ける必要は少ない。
図8(a)は図3に示す電子装置の第5の変形例を示す平面図であり、図8(b)は図8(a)のB−B線における断面図である。図8において図3と同様の部位には同様の符
号を付している。また、図8(a)の透視部(点線部)は図8(b)の要部のみを示している。なお、図8(a)は断面図ではないが、見やすくするためにハッチングを施している。
図8の例においては、図7に示した例に比べて、分離部15の平面視における形状が異なっている。この例における分離部15は、第4の変形例と同様の、第1部分と第2部分とを結ぶ仮想の直線Kに交差する方向に沿った直線(線分)状の部分と、その直線状の部分の両端部からそれぞれ、上記仮想の直線に平行な方向に延びた部分とを有している。
このような形態にすることで、第1素子6と第2素子7との熱の相互影響をさらに低減することが可能となる。
また、図8の例では、ブロック部10が、絶縁基板5の上面における貫通孔4aの開口部分を塞ぐような形状および寸法になっている。ブロック部10の外周部が、例えばはんだを含む低融点ろう材等の接合材によって絶縁基板5の上面に接合されている。つまり、貫通孔4aがブロック部10によって塞がれている。また、第1素子6の機能面と第1実装部1との間に樹脂材料等からなる封止材(いわゆるアンダーフィル)が充填されている。これにより、第1および第2素子6、7の機能面が有効に封止されている。
図7および図8に示した例において、分離部15にウレタン樹脂等の、比較的熱伝導率が小さい樹脂材料(断熱樹脂)等を充填するように設けても構わない。この場合、分離部15から外気が流れ込むことを防止し、素子の気密封止性を確保することができる。
図9は、本発明の実施形態の光モジュールを示す断面図である。この光モジュールは、図3の形態の電子装置20が用いられて形成されている。図9において図3と同様の部位には同様の符号を付している。図9に示す例においては、第2素子7が光電変換素子であり、第2素子7は光を透過する封止材9で封止されている。この光モジュールにおいて、外部回路基板13は平面透視で第2素子7と重なる部位を有している。また、外部回路基板13の上に光導波路16が配置されている。光導波路16の一部(端部分)は、外部回路基板13のうち平面透視で第2素子7と重なる部位に位置している。外部回路基板13のうち平面透視で第2素子7と重なる部位は光学的接続部位であり、この部位で第2素子7と光導波路16とが光学的に結合している。
光電変換素子としては、例えば、電気信号を光に変換する発光ダイオード等の発光素子、および光を電気信号に変換するフォトダイオード等の受光素子が挙げられる。第2素子7が発光素子の場合であれば、第1素子6で処理された電気信号が第2素子7に伝送され、この電気信号に応じて光が放射され、光導波路16を通って伝送される。第2素子7が受光素子の場合であれば、光導波路16を通ってされ光が第2素子7で受光されて電気信号に変換され、この電気信号が例えば第1素子6で処理される。
なお、第2素子7と光導波路16との間にミラー等の光の進行方向を変える補助部材(図示せず)が配置されていてもよい。補助部材によって、例えば、第2素子7および光導波路16に対する光の授受が容易になり得る。
光導波路16は、例えば透光性の高分子材料(有機樹脂材料)によって形成されている。このような光導波路16は、外部回路基板13の上部に紫外線硬化型の、エポキシ系や、アクリル系や、シロキサン系の高分子材料(未硬化物)を用いて光導波路16となる部分が設けられた後、この部分に露光、現像が行なわれて形成される。
図9の例において、封止材9は凹部4を塞ぐ蓋体である。光を透過する封止材9はガラ
ス等の透明な材料を用いればよく、その形状は、平板や、レンズ形状に加工されていてもよい。また、封止材9は、蓋体に限らず、第2素子7の機能面を封止している透明な樹脂材料であってもよい。
図9の例は、第2素子7として光電変換素子を含む電子装置20であり、光電変換装置の一例とみなすこともできる。この電子装置20と、電子装置20が搭載されている外部回路基板13とによって光モジュール(符号なし)が形成されている。
光モジュールは、例えば通信機器等の電子機器に実装されて用いられる。この場合、電子機器に伝送された光が光モジュールによって電気信号に変換される。また、電子機器で処理された電気信号が光モジュールで光に変換されて、さらに外部に伝送される。電気信号が光に変換されて伝送されるため、伝送中の信号の損失および信号間の干渉等が抑制される。
図10は、図9に示す光モジュールの変形例を示す断面図である。図10において図9と同様の部位には同様の符号を付している。図10に示す例においては、図9に示す例と比べて、外部回路基板13に貫通部17が設けられている点、および外部回路基板13の下側に光導波路13が配置されている点が異なり、他の点については同様である。この同様の点については説明を省略する。この例において、光導波路16Aの一部(端部分)が貫通部17の下側の開口部に位置している。この貫通部17において、光電変換素子である第2素子7が外部回路基板13の下側に配置された光導波路16Aと光学的に結合している。
このような光導波路16Aとしては、例えば、光コネクタ(図示せず)中に設けられる光ファイバ等が挙げられる。図9に示したような外部回路基板13上に直接光導波路16を形成しない場合、外部回路基板13に貫通部17が設けられていることから、第2素子7と貫通部17の下方に取り付けられる光コネクタ中の光導波路16Aを光学的に結合させることが容易となる。
また、光導波路16Aが、外部回路基板13の下側に配置されている。この光導波路16Aは、例えば電子装置20が搭載されている面と反対側の面上に配置されるため、光導波路16Aを設けるためのスペースの確保がより容易である。そのため、光コネクタ中にレンズを内蔵した場合等に光コネクタが大きくなったとしても、容易に光コネクタを取り付けることが可能となり、生産性および実用性等がより高い光モジュールを提供できる。
図9および図10に示した例においては、光通信の高速化により第2素子7(光電変換素子)の発熱量が大きくなったとしても、その熱が、第1素子6の動作に影響を与えることを抑制することが可能となる。
貫通部17は、例えば外部回路基板13を製作する際に、貫通部17となる部分を外部回路基板13の一部に設定しておくことによって設けることができる。外部回路基板13は、例えばエポキシ樹脂等の樹脂材料、または樹脂とガラス材料との複合材料からなる基板に回路導体(図示せず)が形成されて製作されている。基板は、上記の樹脂材料の未硬化物が各種の樹脂成型法で所定の形状に成形され、硬化されて作製されている。貫通部17は樹脂材料が硬化した後、機械的な打抜き加工等を用いて形成される。回路導体は、例えば銅、ニッケルまたは金等の金属材料からなり、めっき法等の方法で形成されている。
なお、本発明の電子装置および光モジュールは上記実施の形態の例に限られるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。例えば、第2素子7が光電変換素子であり、封止材9が透光性材料からなる電子装置20は、絶縁基板5が貫通孔4aを有していない形態(例えば図1および図2の形態)であっても構わない。また、光モ
ジュールにおいて外部回路基板に複数の光導波路(図示せず)が設けられていてもよい。
1・・・第1実装部
1a・・・第1接続パッド
2・・・第2実装部
2a・・・第2接続パッド
3・・・底部
4・・・凹部
4a・・・貫通孔
5・・・絶縁基板
6・・・第1素子
7・・・第2素子
8・・・放熱体
8a・・・凸部
8A・・・伝熱部
9・・・封止材
10・・・ブロック部
11・・・金属ワイヤ
12・・・金属バンプ
13・・・外部回路基板
14・・・接着剤
15・・・分離部
16・・・光導波路
16A・・・光導波路(光ファイバー)
17・・・貫通部
20・・・電子装置

Claims (8)

  1. 第1実装部を含む上面を有するとともに、第2実装部を含む底部を有する凹部が設けられた下面を有する絶縁基板と、
    前記第1実装部に設けられた第1接続パッドと、
    前記第2実装部に設けられた第2接続パッドと、
    電極が設けられた機能面および該機能面と反対側の放熱面を有しており、前記機能面が前記第1実装部に対してフェイスダウン実装されている第1素子と、
    電極が設けられた機能面および該機能面と反対側の放熱面を有しており、前記機能面が前記第2実装部に対してフェイスアップ実装されている第2素子と、
    前記絶縁基板の上方に、平面透視で前記第1素子および前記第2素子と重なるように配置されており、前記第1素子および前記第2素子のそれぞれの前記放熱面と熱的に接続された放熱体とを備えることを特徴とする電子装置。
  2. 前記絶縁基体が、前記凹部の底部から前記上面にかけて貫通している貫通孔を有しており、
    平面透視において前記第2素子の前記放熱面の少なくとも一部が前記貫通孔と重なっていることを特徴とする請求項1に記載の電子装置。
  3. 前記第2素子の前記放熱面に接合されたブロック部をさらに備えており、該ブロック部を介して前記第2素子の前記放熱面と前記放熱体とが熱的に接続されていることを特徴とする請求項2に記載の電子装置。
  4. 前記放熱体が、前記第2素子の前記放熱面と対向する部分において凸部を有しており、該凸部の下面に前記第2素子の前記放熱面が接合されていることを特徴とする請求項2に記載の電子装置。
  5. 前記放熱体が、前記第1素子の前記放熱面が接続されている第1部分と、前記第2素子の前記放熱面が接続されている第2部分との間の少なくとも一部において、前記第1部分と前記第2部分とを結ぶ直線に交差する方向に沿って、前記放熱体よりも熱伝導率が低い部分を有していることを特徴とする請求項1〜請求項4のいずれかに記載の電子装置。
  6. 前記第2素子が光電変換素子であり、透光性材料からなる封止材によって前記第2素子が封止されていることを特徴とする請求項1〜請求項5のいずれかに記載の電子装置。
  7. 請求項6に記載の電子装置と、
    該電子装置が搭載されており、平面透視で前記第2素子と重なる光学的接続部位を有している外部回路基板と、
    該外部回路基板上に配置されており、一部が前記光学的接続部位に位置している光導波路とを備えており、
    前記第2素子が前記光導波路と光学的に結合していることを特徴とする光モジュール。
  8. 請求項6に記載の電子装置と、
    上面に該電子装置が搭載されており、平面透視で前記第2素子と重なる部位において貫通部を有している外部回路基板と、
    該外部回路基板の下側に配置されている光導波路とを備えており、
    前記第2素子が前記貫通部を介して前記光導波路と光学的に結合していることを特徴とする光モジュール。
JP2014046439A 2013-06-26 2014-03-10 電子装置および光モジュール Pending JP2015029043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014046439A JP2015029043A (ja) 2013-06-26 2014-03-10 電子装置および光モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013133911 2013-06-26
JP2013133911 2013-06-26
JP2014046439A JP2015029043A (ja) 2013-06-26 2014-03-10 電子装置および光モジュール

Publications (1)

Publication Number Publication Date
JP2015029043A true JP2015029043A (ja) 2015-02-12

Family

ID=52492579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014046439A Pending JP2015029043A (ja) 2013-06-26 2014-03-10 電子装置および光モジュール

Country Status (1)

Country Link
JP (1) JP2015029043A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018189697A (ja) * 2017-04-28 2018-11-29 日本電信電話株式会社 光送信器
WO2019117035A1 (ja) * 2017-12-12 2019-06-20 日東電工株式会社 光電気混載基板
CN111983758A (zh) * 2019-05-24 2020-11-24 富士通光器件株式会社 光学模块
CN112262334A (zh) * 2018-06-19 2021-01-22 日本电气株式会社 光收发器
WO2021065078A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 光導波路パッケージおよび発光装置
WO2021245907A1 (ja) * 2020-06-05 2021-12-09 日本電信電話株式会社 光電子集積モジュール
CN114488423A (zh) * 2020-10-27 2022-05-13 青岛海信宽带多媒体技术有限公司 一种光模块

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119247A (ja) * 1988-10-28 1990-05-07 Nec Corp ピングリッドアレイパッケージ型半導体装置
JPH0677361A (ja) * 1992-08-24 1994-03-18 Hitachi Ltd マルチチップモジュール
JPH06252303A (ja) * 1993-02-23 1994-09-09 Mitsubishi Electric Corp 高放熱タイプの半導体装置
JPH07202084A (ja) * 1993-12-29 1995-08-04 Nec Corp 半導体素子の冷却構造および電磁遮蔽構造
JPH11251497A (ja) * 1998-02-27 1999-09-17 Kyocera Corp 電子回路モジュール
JP2004319555A (ja) * 2003-04-11 2004-11-11 Ricoh Co Ltd 光電変換素子パッケージ、その作製方法及び光コネクタ
JP2005353867A (ja) * 2004-06-11 2005-12-22 Mitsubishi Electric Corp 半導体装置
JP2013042030A (ja) * 2011-08-18 2013-02-28 Shinko Electric Ind Co Ltd 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119247A (ja) * 1988-10-28 1990-05-07 Nec Corp ピングリッドアレイパッケージ型半導体装置
JPH0677361A (ja) * 1992-08-24 1994-03-18 Hitachi Ltd マルチチップモジュール
JPH06252303A (ja) * 1993-02-23 1994-09-09 Mitsubishi Electric Corp 高放熱タイプの半導体装置
JPH07202084A (ja) * 1993-12-29 1995-08-04 Nec Corp 半導体素子の冷却構造および電磁遮蔽構造
JPH11251497A (ja) * 1998-02-27 1999-09-17 Kyocera Corp 電子回路モジュール
JP2004319555A (ja) * 2003-04-11 2004-11-11 Ricoh Co Ltd 光電変換素子パッケージ、その作製方法及び光コネクタ
JP2005353867A (ja) * 2004-06-11 2005-12-22 Mitsubishi Electric Corp 半導体装置
JP2013042030A (ja) * 2011-08-18 2013-02-28 Shinko Electric Ind Co Ltd 半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018189697A (ja) * 2017-04-28 2018-11-29 日本電信電話株式会社 光送信器
WO2019117035A1 (ja) * 2017-12-12 2019-06-20 日東電工株式会社 光電気混載基板
JP2019105718A (ja) * 2017-12-12 2019-06-27 日東電工株式会社 光電気混載基板
TWI809017B (zh) * 2017-12-12 2023-07-21 日商日東電工股份有限公司 光電混合基板
JP7176842B2 (ja) 2017-12-12 2022-11-22 日東電工株式会社 光電気混載基板
CN112262334B (zh) * 2018-06-19 2022-10-11 日本电气株式会社 光收发器
CN112262334A (zh) * 2018-06-19 2021-01-22 日本电气株式会社 光收发器
JP2020194019A (ja) * 2019-05-24 2020-12-03 富士通オプティカルコンポーネンツ株式会社 光モジュール
CN111983758A (zh) * 2019-05-24 2020-11-24 富士通光器件株式会社 光学模块
US11710914B2 (en) 2019-05-24 2023-07-25 Fujitsu Optical Components Limited Optical module
JP2022001947A (ja) * 2019-09-30 2022-01-06 京セラ株式会社 光導波路パッケージおよび発光装置
CN114375501A (zh) * 2019-09-30 2022-04-19 京瓷株式会社 光波导封装件以及发光装置
JPWO2021065078A1 (ja) * 2019-09-30 2021-10-28 京セラ株式会社 光導波路パッケージおよび発光装置
WO2021065078A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 光導波路パッケージおよび発光装置
JP7238058B2 (ja) 2019-09-30 2023-03-13 京セラ株式会社 光導波路パッケージおよび発光装置
WO2021245907A1 (ja) * 2020-06-05 2021-12-09 日本電信電話株式会社 光電子集積モジュール
CN114488423A (zh) * 2020-10-27 2022-05-13 青岛海信宽带多媒体技术有限公司 一种光模块

Similar Documents

Publication Publication Date Title
JP2015029043A (ja) 電子装置および光モジュール
JP4697077B2 (ja) 光モジュール
JP5964858B2 (ja) 撮像素子収納用パッケージおよび撮像装置
TWI605280B (zh) Electronic module
WO2006112039A1 (ja) 表面実装型光半導体装置およびその製造方法
CN110301050B (zh) 热电元件内置封装
WO2021068657A1 (zh) 封装结构和电子装置
JP2019071412A (ja) チップパッケージ
JP6733534B2 (ja) 半導体装置およびその製造方法
CN114765151A (zh) 在层合物和导热载体之间具有包封的电子部件的封装体
WO2011083703A1 (ja) Ledモジュール装置及びその製造方法
JP2018032704A (ja) 電子素子実装用基板、電子装置および電子モジュール
WO2019107400A1 (ja) 電子素子実装用基板、電子装置および電子モジュール
US20130307005A1 (en) Low Cost Surface Mount Packaging Structure for Semiconductor Optical Device and Packaging Method Therefor
JP6026900B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP2011151276A (ja) 光電変換装置及び光電変換モジュール
EP3764487A1 (en) Light emitting element mounting substrate and light emitting device
KR101897304B1 (ko) 파워 모듈
JP2015046495A (ja) 発光素子搭載用基板および発光装置
CN113474884A (zh) 布线基板、电子装置以及电子模块
JP2000183253A (ja) 半導体素子収納用パッケージ
JP2015065293A (ja) 光学素子実装モジュール、および光学素子実装モジュールの製造方法
WO2023074342A1 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2018107181A (ja) 電子装置および電子モジュール
JP2012134350A (ja) 半導体素子実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180116