JP2018107181A - 電子装置および電子モジュール - Google Patents

電子装置および電子モジュール Download PDF

Info

Publication number
JP2018107181A
JP2018107181A JP2016249296A JP2016249296A JP2018107181A JP 2018107181 A JP2018107181 A JP 2018107181A JP 2016249296 A JP2016249296 A JP 2016249296A JP 2016249296 A JP2016249296 A JP 2016249296A JP 2018107181 A JP2018107181 A JP 2018107181A
Authority
JP
Japan
Prior art keywords
substrate
electronic element
electronic
electronic device
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016249296A
Other languages
English (en)
Other versions
JP6849425B2 (ja
Inventor
明彦 舟橋
Akihiko Funahashi
明彦 舟橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016249296A priority Critical patent/JP6849425B2/ja
Publication of JP2018107181A publication Critical patent/JP2018107181A/ja
Application granted granted Critical
Publication of JP6849425B2 publication Critical patent/JP6849425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 電子素子のクラック発生の低減が可能な電子装置および電子モジュールを提供することが可能となる。【解決手段】 電子装置２１は、上面に複数の凸部６ａを有するとともに、電子素子１０が実装される基板２を有する。電子装置２１は、基板２の凸部６ａの上面に固定された電子素子１０を有している。電子装置２１の複数の凸部は、断面視において、電子素子１０の外縁よりも内側に位置している。電子装置２１は、断面視において、凸部６ａよりも外側に位置する電子素子１０の下面と基板２の上面とは間が空いている。【選択図】図１

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子又は集積回路等が実装される枠体および電子装置に関するものである。
従来より、絶縁層からなる基板が知られている。また、このような基板に電子素子が実装された電子装置が知られている（特許文献１参照）。
特開２００９―２１８４５１号公報
一般的に基板に実装される電子素子はシリコンを主な材料としている。基板に電子素子を実装する工程において、基板の変形または、自動機の振動等によって電子素子の外縁と基板とが接触する場合がある。また、電子装置に外部から落下衝撃等の応力が加わることで、基板に撓みが発生し、電子素子を実装後においても電子素子の外縁と基板とが接触することで、電子素子に欠けまたはクラックが発生する場合があった。
本発明の１つの態様に係る電子装置は、上面に複数の凸部を有するとともに、電子素子が実装される基板と、前記第凸部の上面に固定された電子素子とを備えており、断面視において、前記複数の凸部は、前記電子素子の外縁よりも内側に位置しており、断面視において、前記凸部よりも外側に位置する前記電子素子の下面と前記基板の上面とは間が空いていることを特徴としている。
本発明の１つの態様に係る電子モジュールは、電子装置の上面に設けられた筐体と、を備えている。
本発明の１つの態様に係る電子装置は、上記のような構成により、安定して電子素子を実装することができる。さらに、上述した電子装置を用いることによって、電子素子が作動しない不具合、または誤動作をする不具合の発生を低減させることが可能な電子装置および電子モジュールを提供することが可能となる。
図１（ａ）は本発明の第１の実施形態に係る電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＸ１−Ｘ１線に対応する縦断面図である。 図２（ａ）は本発明の第１の実施形態のその他の態様に係る電子装置の外観を示す上面図であり、図２（ｂ）は図２（ａ）のＸ２−Ｘ２線に対応する縦断面図である。 図３（ａ）は本発明の第１の実施形態のその他の態様に係る電子モジュールの外観を示す上面図であり、図３（ｂ）は図３（ａ）のＸ３−Ｘ３線に対応する縦断面図である。 図４（ａ）は本発明の第２の実施形態に係る電子装置の外観を示す上面図であり、図４（ｂ）は図４（ａ）のＸ４−Ｘ４線に対応する縦断面図である。 図５（ａ）は本発明の第２の実施形態のその他の態様に係る電子装置の外観を示す上面図であり、図５（ｂ）は図５（ａ）のＸ５−Ｘ５線に対応する縦断面図である。 図６（ａ）は本発明の第２の実施形態のその他の態様に係る電子装置の外観を示す上面図であり、図６（ｂ）は図６（ａ）のＸ６−Ｘ６線に対応する縦断面図である。 図７（ａ）は本発明の第３の実施形態に係る電子装置の外観を示す上面図であり、図７（ｂ）は図７（ａ）のＸ７−Ｘ７線に対応する縦断面図である。 図８（ａ）は本発明の第３の実施形態のその他の態様に係る電子装置の外観を示す上面図であり、図８（ｂ）は図８（ａ）のＸ８−Ｘ８線に対応する縦断面図である。 図９（ａ）は本発明の第４の実施形態に係る電子装置の外観を示す上面図であり、図９（ｂ）は図９（ａ）のＸ９−Ｘ９線に対応する縦断面図である。 図１０（ａ）は本発明の第５の実施形態に係る電子装置の外観を示す上面図であり、図１０（ｂ）は図１０（ａ）のＸ１０−Ｘ１０線に対応する縦断面図である。
＜電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、基板に電子素子が実装された構成を電子装置とする。電子装置は、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。
（第１の実施形態）
図１〜図３を参照して本発明の第１の実施形態における電子装置２１、および電子モジュール３１について説明する。なお、基板２の内部に設けられたビア導体６は、上面図および断面図においてはドットで示している。
電子装置２１は、上面に複数の凸部（第１凸部）６ａを有するとともに、電子素子１０が実装される基板２を有する。電子装置２１は、基板２の凸部６ａの上面に固定された電子素子１０を有している。電子装置２１の複数の凸部は、断面視において、電子素子１０の外縁よりも内側に位置している。電子装置２１は、断面視において、凸部６ａよりも外側に位置する電子素子１０の下面と基板２の上面とは間が空いている。なお、電子装置２１において、電子素子１０が実装されていない基板２のみは、電子素子実装用基板１としてもよい。つまり、電子素子実装用基板１としての基板２に、電子素子１０が実装されて電子装置２１となる。
電子装置２１は、上面に複数の凸部６ａを有するとともに、電子素子１０が実装される基板２を有する。なおここでは、基板２の電子素子１０が実装される領域を実装領域４ｂとし、その周辺の領域を周辺領域４ａとしている。実装領域４ｂは、基板２の中心部近傍に設けられていてもよいし、基板２の中心部から偏心した位置に設けられていてもよい。周辺領域４ａは、基板２上であって、実装領域４ｂを取り囲む領域のことであり、電子素子１０の外縁に沿った領域のことである。また、周辺領域４ａと実装領域４ｂとは、連続している。
電子装置２１は、上面に複数の凸部６ａを有する。複数の凸部６ａとは、言い換えれば上面視において、実装領域４ｂと重なる複数の位置において、基板２の上面が盛り上がっている部分である。図１に示す例の様に凸部６ａは上面がなだらかな弧を描いていてもよいし、図２および図３に示す例の様に、凸部６ａは上面が平らであってもよい。図１に示
す例の様に凸部６ａは上面がなだらかな弧を描いていることで、電子素子１０を実装する工程において、凸部６ａからの応力で電子素子１０に傷がつくことを低減させることが可能となる。図２および図３に示す例の様に、凸部６ａは上面が平らであることで、電子素子１０と基板２とが平面で接する面積を大きくすることが可能となる。よって、電子素子１０をより安定して実装することが可能となる。
基板２は、絶縁層から成り、基板２は上面にパッド３（電子素子接続用のパッド）が設けられていてもよい。また、基板２の下面には外部回路と接続される電極（外部回路接続用の電極）を複数設けてもよい。基板２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂（例えば、プラスティックス）等が使用される。
基板２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等である。フッ素系樹脂としては例えば、ポリエステル樹脂または四フッ化エチレン樹脂等である。
基板２を形成する絶縁層は、前述した材料から成る絶縁層を複数上下に積層して形成されていてもよい。基板２を形成する絶縁層は、図１〜図３に示すように５層の絶縁層から形成されていてもよいし、単層〜４層または６層以上の絶縁層から形成されていてもよい。また、図１〜図３に示す例のように、基板２に開口部を設け、設けた開口部の大きさを異ならせ上面に段差部を形成し、段差部に複数のパッド３が設けられていてもよい。また、基板２は平板状であってもよい。
基板２は例えば、1辺の大きさは０．３ｍｍ〜１０ｃｍ程度であり、平面視において基
板２が矩形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、基板２の厚みは０．２ｍｍ以上である。
また、基板２の上面、側面または下面に、電極が設けられていてもよい。電極は、基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続するものである。
基板２の内部には、絶縁層間に形成される内部配線、内部配線同士を上下に接続する貫通導体が設けられていてもよい。これら内部配線または貫通導体は、基板２の表面に露出していてもよい。この内部配線または貫通導体によって、電極およびパッド３が電気的に接続されていてもよい。
パッド３、電極、内部配線および貫通導体は、基板２が電気絶縁性セラミックスから成る場合には、例えばタングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、パッド３、電極、内部配線および貫通導体は、基板２が樹脂から成る場合には、例えば銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
パッド３、電極、内部配線および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、パッド３、電極、内部配線および貫通導体の露出表面を保護して酸化を抑制できる。また、この構成によれば、パッド３と電子素子１０とをワイヤボンディング等の接続部材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
電子装置２１は、基板２の凸部６ａの上面に固定された電子素子１０を有している。また、電子装置２１の複数の凸部は、断面視において、電子素子１０の外縁よりも内側に位置している。電子素子１０は例えば、ＣＣＤ（Charge Coupled Device）型またはＣＭＯ
Ｓ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light emitting Diode）等の発光素子または集積回路等が用いられる。なお、電子素子１０は、接着材を介して、基板２の凸部６ａの上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
電子素子１０は基板２の凸部６ａの上面に固定されている。なお、凸部６ａが複数あるとき、少なくとも２つの凸部６ａが電子素子１０と接していればよい。その他に凸部６ａと同様の凸形状の第２凸部を有しており、この第２凸部は電子素子１０と接していなくてもよい。接していなくてもよい例としては、第２凸部が上面視において電子素子１０の外側に位置していてもよい場合である。なお、ここで接するとは、電子素子１０と基板２の凸部６ａの上面とが、直接若しくは上述した接着剤を介して接していることである。
基板２の複数の凸部６ａは、断面視において電子素子１０の外縁よりも内側に位置している。言い換えると、基板２の凸部６ａの上面であって電子素子１０と接する面が、断面視において電子素子１０の外縁よりも内側に位置している。ここで、基板２の凸部６ａを形成する斜面は、断面視において電子素子１０の外縁よりも外側または電子素子１０の外縁と重なる位置に位置していてもよい。
電子装置２１は、電子素子１０を覆うとともに、基板２の上面に接合された蓋体１２を有していてもよい。ここで、基板２は上面に蓋体１２を支え、電子素子１０を取り囲むように設けられた枠状体を設けてもよいし、枠状体を設けなくてもよい。また、枠状体は基板２と同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。
また、枠状体と基板２とが別の材料から成る例として枠状体が蓋体１２と基板２とを接合する蓋体接合材１４と同じ材料から成る場合がある。このとき、蓋体接合材１４を厚く設けることで、接着の効果と枠状体（蓋体１２を支える部材）としての効果を併せ持つことが可能となる。このときの蓋体接合材１４は例えば熱硬化性樹脂、低融点ガラス、または金属成分から成るろう材等が挙げられる。また、枠状体と蓋体１２とが同じ材料から成る場合もあり、このときは枠状体と蓋体１２は同一個体として構成されていてもよい。
蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路等であるとき、金属製材料または有機材料が用いられていてもよい。
蓋体１２は、蓋体接合材１４を介して基板２と接合していてもよい。蓋体接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等がある。
電子装置２１は、断面視において、凸部６ａよりも外側に位置する電子素子１０の下面と基板２の上面とは間が空いている。一般的に基板２に実装される電子素子１０はシリコンを主な材料としている。そのため、基板２に電子素子１０を実装する工程において、基板２の例えば反りのような変形または、実装の為の自動機の振動等によって電子素子１０が傾き、電子素子１０の外縁と基板２とが接触することで、電子素子１０に欠け、または
クラックが発生する場合があった。特に、電子素子１０の外縁は中心付近と比較して、衝撃によりクラックおよび欠け等が生じやすい。これにより、電子装置２１を作製するにあたっての歩留まりが低下すること、および電子素子１０の欠陥により電子装置２１が作動しないまたは誤動作をする場合がある。
これに対し、本実施形態では、基板２の凸部６ａの上面に電子素子１０は設置され、断面視において、凸部６ａよりも外側に位置する電子素子１０の下面と基板２の上面とは間が空いている。これにより、電子素子１０を実装する工程において、基板２に例えば反りのような変形があった場合、または実装の為の自動機の振動において、電子素子１０の外縁と基板２とが接触することを低減させることが可能となる。よって、電子素子１０の外縁からのクラックおよびそれに伴う、電子素子１０に欠けまたはクラックが発生することを低減させることが可能となる。また、これにより、電子装置２１を作製するにあたっての歩留まりが低下すること、および電子素子１０の欠陥により電子装置２１が作動しない、または誤動作をすることを低減させることが可能となる。
また、電子装置２１、または電子装置２１が組み込まれた機器が落下した場合、電子装置２１には応力が加わる。このことで、基板２に撓みが発生し、電子素子１０を実装後においても電子素子１０の外縁と基板２とが接触する場合がある。このとき、電子素子１０と基板２とが接触することで、電子素子１０の外縁と基板２とが接触する場合がある。このとき、電子素子１０と基板２とが接触することで、電子素子１０に欠けまたはクラックが発生する場合があった。これにより、電子素子１０の欠陥により電子装置２１が作動しないまたは誤動作をする場合がある。
これに対し、本実施形態では、基板２の凸部６ａの上面に電子素子１０は設置され、断面視において、凸部６ａよりも外側に位置する電子素子１０の下面と基板２の上面とは間が空いている。これにより、電子素子１０を実装後、落下などの衝撃で基板２が撓んだ場合においても、電子素子１０の外縁と基板２とが接触することを低減させることが可能となる。よって、電子素子１０に欠けまたはクラックが発生することを低減させることが可能となる。これにより、電子素子１０の欠陥により電子装置２１が作動しないまたは誤動作をすることを低減させることが可能となる。
基板２は例えば電気絶縁性セラミックス等の熱伝導率が高い材料からなることで、基板２と電子素子１０とが凸部６ａのみで接している場合においても、放熱性を維持することが可能となる。
また、基板２は例えば電気絶縁性セラミックス等の剛性が大きい材料からなることで、電子素子１０を凸部６ａの上面で実装する際に、実装時の加圧により凸部６ａが変形しづらいものとなるため、より安定して実装することが可能となる。また、電子素子１０の実装の応力により凸部６ａが厚み方向に変形しづらいことによって、電子素子１０を実装する際、傾きをより低減させることが可能となる。
図１〜図３に示す例の様に、電子装置２１は電子素子１０の下面と、基板２の上面とは間が空いていてもよい。電子素子１０の下面に空間があることで、電子装置２１が組み込まれた機器が落下した場合、電子装置２１に応力が加わった場合においても、空間があることで電子素子１０の下面に基板２が接触することを低減させることが可能となる。よって、基板２と電子素子１０とが接触することで電子素子１０の位置がずれる、または基板２から電子素子１０が剥離することを低減させることが可能となる。
基板２の凸部６ａは図１に示す例の様に基体２のみで構成されていてもよいし、図２〜図３に示す例の様に、基板２の凸部６ａには、基板２の上面から基板２の厚み方向に設け
られた、複数のビア導体６が設けられていてもよい。基板２の凸部６ａは図１に示す例の様に基体２のみで構成されていることで、複数の凸部６ａ同士の高さ位置を揃えやすくすることが可能となる。ここで基板２の凸部６ａが基体２のみで構成されているとは、例えば基板２を下面側から押圧する、絶縁材料からなるペーストを凸部６ａとなる箇所に１回〜複数回印刷する、または凸部６ａとなる箇所に絶縁層を設けることで構成される。図２〜図３に示す例の様に、基板２の凸部６ａには、基板２の上面から基板２の厚み方向に設けられた、複数のビア導体６が設けられていることで、電子素子１０を凸部６ａの上面で実装する際に、実装時の加圧により凸部６ａが変形しづらいものとなる。このため、より安定して実装することが可能となる。また、電子素子１０の実装の応力により凸部６ａが厚み方向に変形しづらいことによって、電子素子１０を実装する際、電子素子１０の傾きをより低減させることが可能となる。
ビア導体６は基板２の上面から基板２の厚み方向（ｚ軸方向）の途中まで設けられていてもよい。ビア導体６が基板２の上面から基板２の厚み方向の途中まで設けられていることで、ビア導体６と基板２との接合強度を向上させることが可能となる。よって、ビア導体６が基板２から外れることを低減させることが可能となる。
また、ビア導体６は、基板２の上面から基板２の厚み方向に基板２の下面まで貫通して設けられていてもよい。このことで電子素子１０が作動し、発熱した熱をより基板２および外部筐体へ放熱することが可能となり、電子装置２１の放熱性を向上させることが可能となる。
また、凸部６ａはビア導体６を有し、ビア導体６の上面、または上端の一部が凸部６ａの表面に露出していてもよい。このことで、凸部６ａの上面をより平坦とすることが可能となり、電子素子１０をより安定して実装することが可能となる。また、上述した放熱性の特性をより向上させることが可能となる。
＜電子モジュールの構成＞
図３に、電子装置２１を用いた電子モジュール３１を示す。電子モジュール３１は、電子装置２１の基板２の上面に設けられた筐体３２とを有している。なお、以下図３に示す例では説明のため撮像モジュールを例に説明する。
図３に示す例では、電子モジュール３１は筐体３２（レンズホルダー）を有している。筐体３２を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体３２は、例えば樹脂または金属材料等から成る。また、筐体３２がレンズホルダーであるとき筐体３２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体３２は、上下左右の駆動を行う駆動装置等が付いていて、基板２と電気的に接続されていてもよい。
なお、筐体３２は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体３２の開口部から外部回路が挿入され基板２と電気的に接続していてもよい。また筐体３２の開口部は、外部回路が基板２と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。
＜基板および電子装置の製造方法＞
次に、本実施形態の基板２および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、基板２を多数個取り配線基板を用いた製造方法である。また、下記で示す製造方法の一例は、凸部６ａにビア導体６を有している場合の製造方法である。
（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、基板２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基板２を形成することができる。また、基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートにパッド３、電極、内部配線および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。なお、この工程において実装領域４ｂとなる部分に貫通孔を設け、そこに金属ペースとを塗布または充填する事でビア導体６を形成することができる。
（３）次に、前述のグリーンシートを金型等によって加工する。この時、基板２が枠部を有する場合、基板２の枠部となるグリーンシートの中央部に開口部を形成する。
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより基板２となるセラミックグリーンシート積層体を作製する。この工程において、複数のセラミックグリーンシートの所定の位置にビア導体６を形成しておいき、複数のセラミックグリーンシートを積層することで各層を貫く１つのビア導体６を形成することもできる。
（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、基板２が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板２となるセラミックグリーンシートと同時に焼成され、パッド３、電極、内部配線、貫通導体およびビア導体６となる。
これまでの工程において、ビア導体６を形成する金属材料の収縮率がセラミックグリーンシートの収縮率よりも小さい物を使用することで、焼成の工程時にその収縮率の差によりビア導体６周辺のセラミックグリーンシートをビア導体６が引っ張り上げて焼成される。これにより、凸部６ａを形成することもできる。
（６）次に、焼成して得られた多数個取り配線基板を複数の基板２に分断する。この分断においては、基板２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
（７）次に、基体２の凸部６ａの上面に電子素子１０を実装する。電子素子１０は接続部材１３（ワイヤーボンディング）等で基板２と電気的に接合させる。またこのとき、電子素子１０または基体２の凸部６ａの上面に接着材等を設け、基体２の凸部６ａと電子素子１０とを固定しても構わない。また、電子素子１０を基体２に実装した後、蓋体１２を接着剤１４で接合してもよい。
以上のようにして基板２と電子素子１０とを組み立てることで、電子装置２１を作製することができる。上記（１）〜（７）の工程によって、電子装置２１が得られる。なお、上記（１）〜（７）の工程順番は指定されない。
また、凸部６ａにビア導体６が設けられていない場合は、次のようにして組み立てることが可能となる。例えば、（４）の積層の工程において、凸部６ａとなる箇所に所定のセラミックグリーンシートを積層することで、凸部６ａを設けることが可能と成る。
また、例えば（３）〜（４）の工程の途中で、セラミックグリーンシートの凸部６ａとなる箇所とは反対側の面から金型等で押圧することで盛り上げることが可能となり、凸部６ａを作製することが可能となる。また、例えば（２）のペーストを印刷する工程において、パッド３等と同様の手法を用いて、絶縁ペーストを印刷することで、凸部６ａを作製することが可能となる。
（第２の実施形態）
次に、本発明の第２の実施形態による電子装置２１について、図４〜図６を参照しつつ説明する。本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、凸部６ａの位置が異なる点、接合材９を基板２と電子素子１０との間に設けている点である。
図４〜図６に示す例では、電子素子１０は矩形状であり、断面視において、電子素子１０の角部は、基板２の上面と間が空いている。一般的に、電子素子１０が矩形状である場合、角部がもっともクラックまたは欠けの懸念が大きくなる。これに対し、図４〜図６に示す例のように凸部６ａを電子素子１０の角部周辺に配置することとで電子素子１０の角部と基板２との間をあけることが可能となる。よって、電子素子１０の外縁と基板２とが接触することを低減させることが可能となり、電子素子１０に欠けまたはクラックが発生することを低減させることが可能となる。これにより、電子素子１０の欠陥により電子装置２１が作動しないまたは誤動作をすることを低減させることが可能となる。
また一般的に、電子素子１０が矩形状であるとき角部が浮いている状態であると少しの振動および応力により傾く恐れがある。これに対し、凸部６ａを矩形状の電子素子１０の角部に位置する様にもうけることで、電子素子１０を実装する工程で角部を安定した状態で実装できる為、電子素子１０が傾いて実装されることをとより低減させることが可能となる。
図４〜図６に示す例では、基板２の上面と、電子素子１０との間には、接合材９が設けられていてもよい。
図４に示す例では、接合材９は基板２の上面と電子素子１０との間であって、上面視において電子素子１０の外縁と重なる位置に設けられている。これにより、基板２に例えば反りのような変形があった場合、または実装の為の自動機の振動において、電子素子１０の外縁と基板２とが接触したとしても、接合材９が衝撃を吸収して電子素子１０に欠けま
たはクラックが発生することを低減させることが可能となる。また、これにより、電子装置２１を作製するにあたっての歩留まりが低下すること、および電子素子１０の欠陥により電子装置２１が作動しないまたは誤動作をすることを低減させることが可能となる。
図５に示す例では、接合材９は基板２の上面と電子素子１０との間であって、上面視において電子素子１０の中央部分と重なる位置に設けられている。言い換えると、接合材９は上面視において基板２の凸部６ａよりも内側の領域にも設けられている。これにより、電子素子１０が撓み、実装時の不具合が起きることを低減させることが可能となる。よって、基板２の撓みによる電子素子１０のクラックの発生などを防ぎつつ、電子素子１０を実装する工程でより安定して実装することが可能となる。
図６に示す例では、接合材９は基板２の上面と電子素子１０との間であって、上面視において電子素子１０の外縁および中央部分と重なる位置に設けられている。これにより図４および図５で示した例に現れる効果を両方持たせることが可能となる。
接合材９を構成する材料は、例えば銀エポキシまたは熱硬化性樹脂等が使用される。ここで接合材９と第１実施形態に記載した凸部６ａと電子素子１０とを固定する接着剤とは同じ材料であってもよいし、違う材料であってもよい。接合材９と接着剤とが同じ材料である場合、硬化のための加熱の工程が１回で済むため、電子素子１０にかかる熱ストレスを低減させることが可能となる。
また、接合材９と凸部６ａと電子素子１０とを固定する接着剤とが、同じ材料から成るときは接合材９と接着剤とは連続して設けられていてもよいし互いに離間していてもよい。接合材９と接着剤とが連続して設けられていると、接合材９と接着剤とを塗布する工程を１回で対応できるため、工程負荷の低減が可能となる。また、接合材９と接着剤とが離間していると、それぞれを使用する量を低減させることが可能となるとともに、基体２と接合材９および接着剤との熱膨張率の差による不具合を低減させることが可能となる。
図４〜図６に示す電子装置２１を作製する方法として、以下の方法が考えられる。例えば電子素子１０を実装する工程の前に、スクリーン印刷法またはディスペンサー法等を用いて、基板２の所定の箇所に接合材９を塗布することで作製することが可能となる。
（第３の実施形態）
次に、本発明の第３の実施形態による電子装置２１について、図７〜図８を参照しつつ説明する。本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、凸部６ａの位置が異なる点、サーマルビア７を有している点、中央部にも凸部６ａを有している点である。
図７および図８で示す例では、平面視において、複数の凸部６ａは、電子素子１０の中心を囲んで矩形状に等間隔に並んでいる。このように、複数の凸部６ａが電子素子１０の外周に沿って連なって設けられていることで、電子素子１０を実装する工程においてより安定して実装することが可能となる。よって、実装工程において、電子素子１０と基板２とが接触することをより低減することが可能となり、電子素子１０に欠けまたはクラックが発生することを低減させることが可能となる。よって、本発明の効果を奏することができる。
また、凸部６ａが電子素子１０の外周に沿って連なって設けられているとき、複数の凸部６ａは上面視で電子素子１０の表面に設けられた電極と重なっていてもよい。一般的に、電子素子１０と基板２とを金ワイヤー等の接続部材１３で電気的に接続する工程において、電子素子１０の電極およびその周辺は押圧される。これに対し、凸部６ａと電子素子１０の表面に設けられた電極とが上面視において重なっていると、その押圧によって電子素子１０が撓むことを低減させることが可能となる。よって電子素子１０のクラックまたは歪みの発生を低減させることが可能となる。
また、凸部６ａと電子素子１０の表面に設けられた電極とが上面視において重なっていると電子装置２１に外部から応力がかかり、基板２に撓みが発生したとしても、本発明の効果で基板２の撓みが伝搬することを低減させることができる。また、電子素子１０の表面に設けられた電極を凸部６ａによって支えることが可能となる。よって、電子装置２１において、電子素子１０と基板２とを接続している接続部材１３が外れることをより低減させることが可能となる。よって、電子装置２１の誤作動が起きることを本発明の効果と合わせてより低減させることが可能となる。
図７で示す例では、凸部６ａはビア導体６を有しており、平面視において、電子素子１０と重なる位置に設けられた、ビア導体６よりも外径の小さいサーマルビア７をさらに備えている。サーマルビア７は電子素子１０と接していてもよいし、接していなくてもよい。基板２がサーマルビア７を有していることで、電子素子１０が発熱した場合においても、電子素子１０の下面の空間の空気または電子素子１０と基板２とを接着する接合材９を通じてより放熱性を向上させることが可能となる。
なお、このときサーマルビア７が電子素子１０と接していることでより放熱性を向上させることが可能となる。また、サーマルビア７の外形がビア導体６の外形よりも小さいことでビア導体６を広く設けることが可能となり、電子素子１０の実装時に安定して実装することが可能となる。よって、実装工程において、電子素子１０の外縁と基板２とが接触する可能性をより低減させることが可能となる。また、サーマルビア７の外形がビア導体６の外形よりも小さいことで、基板２を製造する工程において、サーマルビア７が周辺の基板２を引っ張り上げる大きさよりも、ビア導体６が周辺の基板２を引っ張り上げる大きさが大きくなる。これにより、凸部６ａをより容易に形成することが可能となる。
また、サーマルビア７とビア導体６とは収縮率が同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。サーマルビア７とビア導体６との収縮率が同じ材料から構成されていると、製造時における基板２の反りまたは変形を抑制することが可能となる。また、サーマルビア７とビア導体６との収縮率が異なる材料、とくにサーマルビア７の収縮率が大きいことで、ビア導体６により引き上げられた凸部６ａの高さを大きく設けることが可能となる。よって、基板２と電子素子１０との接触をより低減させることが可能となる。
サーマルビア７は金属材料で充填されていてもよいし、円筒状で中央部に空洞を有していてもよい。なお、ビア導体６およびサーマルビア７が金属材料で充填されているとき、外径とはそれぞれの直径部分のことを指す。また、ビア導体６およびサーマルビア７が円筒状で中央部に空洞を有しているときは、空洞部分の直径ではなく、金属が塗布されている外縁部分を指す。
図８に示す例では、凸部６ａは上面視において電子素子１０と重なる位置に複数設けられている。図８に示す例では、凸部６ａが電子素子１０の外縁周辺だけではなく、中心部分にまで設けられており、それぞれが電子素子１０と直接または接着材を介して接している。これにより、電子素子１０の中央部近傍も凸部６ａで支えられる。このため、電子素子１０を実装する工程において、電子素子１０の中央部が撓むことを低減させることが可能となり、電子素子１０をより安定して実装することが可能となる。
図７および図８に示す電子装置２１を作製する方法として、以下の方法が考えられる。
第１実施形態において貫通導体および凸部６ａまたはビア導体６を形成する工程において、サーマルビア７または電子素子１０の中央部に位置する凸部６ａを設けることで作製することが可能となる。
（第４の実施形態）
次に、本発明の第４の実施形態による電子装置２１について、図９を参照しつつ説明する。本実施形態における基板２において、第１の実施形態の基板２と異なる点は、凸部６ａに設けられたビア導体６の上面に電極パッド５を設けている点である。
図９に示す例では、凸部６ａはビア導体６を有しており、ビア導体６の上面に設けられた、ビア導体６と電気的に接続される電極パッド５をさらに有している。ビア導体６と電気的に接続される電極パッド５を有していることで、ビア導体６を電子素子１０と電気的に接続することが可能となり、電気的接続の補助とすることが可能となる。また、電極パッド５が金属材料から成るとき、一般的に電極パッド５と基板２とを比較すると電極パッド５のほうが、弾性が大きい。そのため、ビア導体６の表面に電極パッドを設けていることで、電子素子１０と基板２との接触部にかかるストレスを低減させることができる。また、電子装置２１の外部からかかる応力を電極パッド５で吸収し、電子素子１０へ伝わることを低減させることが可能となる。また、電極パッド５が金属材料から成るとき、電子素子１０の作動時の熱をより多く放熱することが可能となる。
なお、電極パッド５の露出表面に、めっき層が設けられてもよい。この構成によれば、電極パッド５の露出表面を保護して酸化を抑制できる。また、この構成によれば、電極パッド５と電子素子１０とをハンダ等の部材を介して良好に電気的接続し、又その強度を向上させることができる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
図９に示す電子装置２１を作製する方法として、以下の方法が考えられる。第１実施形態においてビア導体６または凸部６ａを形成する工程の後、スクリーン印刷法等により所定の位置に電極パッド５を設けることで作製することが可能となる。
（第５の実施形態）
次に、本発明の第５の実施形態による電子装置２１について、図１０を参照しつつ説明する。本実施形態における基板２において、第１の実施形態の基板２と異なる点は、周辺領域４ａと実装領域４ｂとの表面に導体層８を設けている点である。
図１０に示す例では、断面視において、凸部６ａの内側に位置した、電子素子１０の下面と基板２の上面との間に設けられた、導体層８をさらに備えている。このような構成においても、凸部６ａに電子素子１０が固定されていることで、電子素子１０と基板２とが接することを低減させることが可能となる。よって、電子素子１０で発生するクラックまたは割れを抑制することが可能となる。
また、導体層８が金属材料から成るとき、一般的に導体層８と基板２とを比較すると導体層８のほうが、弾性が大きい。そのため、凸部６ａの内側に位置した、電子素子１０の下面と基板２の上面との間に導体層８を設けていることで、電子素子１０と基板２との接触部にかかるストレスを低減させることができる。
また、導体層８は凸部６ａの内側に位置した、電子素子１０の下面と基板２の上面との間に設けられ、さらに凸部６ａおよび周辺領域４ａにまで設けられていてもよい。これにより、電子装置２１の外部からかかった応力により基板２が撓み電子素子１０と接触した
としても、導体層８で電子素子１０の外縁にかかる衝撃を吸収する事が可能となる。よって電子素子１０にクラックまたは割れが発生する可能性を低減させることが可能となる。
また、電子素子１０を実装する工程において、電子素子１０が傾いた場合においても、導体層８で電子素子１０の外縁にかかる衝撃を吸収する事が可能となる。よって電子素子１０にクラックまたは割れが発生する可能性を低減させることが可能となる。また、導体層８が金属材料から成るとき、電子素子１０の作動時の熱を電子素子１０と導体層８が接している箇所からより多く放熱することが可能となる。
また、凸部６ａに設けられたビア導体６と導体層８とがグランド電位または電源電位と接続していることで、基板２の電気的特性をより向上させることが可能となる。特に、ビア導体６と導体層８とがグランド電位と接続していることで、導体層８がシールドの役割を果たすことが可能となり、電子素子１０が作動したときのノイズ（電磁場）が基板２の内層へ到達することを低減させることが可能となる。よって、電子装置２１の誤動作をより低減させることが可能となる。図１０に示す電子装置２１を作製する方法として、第１実施形態においてビア導体６または凸部６ａを形成する（４）の工程の後、スクリーン印刷法等により所定の位置に導体層８を設けることで作製することが可能となる。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものでない。
１・・・・電子素子実装用基板
２・・・・基板
３・・・・パッド
４ａ・・・周辺領域
４ｂ・・・実装領域
５・・・・電極パッド
６・・・・ビア導体
６ａ・・・凸部
７・・・・サーマルビア
８・・・・導体層
９・・・・接合材
１０・・・電子素子
１２・・・蓋体
１３・・・接続部材
１４・・・蓋体接合材
２１・・・電子装置
３１・・・電子モジュール
３２・・・筐体

Claims (11)

  1. 上面に複数の凸部を有するとともに、電子素子が実装される基板と、
    前記凸部の上面に固定された電子素子とを備えており、
    前記複数の凸部は、断面視において、前記電子素子の外縁よりも内側に位置しており、断面視において、前記凸部よりも外側に位置する前記電子素子の下面と前記基板の上面とは間が空いていることを特徴とする電子装置。
  2. 前記電子素子の下面と、前記基板の上面とは間が空いていることを特徴とする請求項１に記載の電子装置。
  3. 前記電子素子は矩形状であり、
    断面視において、前記電子素子の角部は、前記基板の上面と間が空いていることを特徴とする請求項１または請求項２に記載の電子装置。
  4. 平面視において、前記複数の凸部は、前記電子素子の中心を囲んで矩形状に等間隔に並んでいることを特徴とする請求項１〜３のいずれか１つに記載の電子装置。
  5. 前記基板の前記凸部には、前記基板の上面から前記基板の厚み方向に設けられた、複数のビア導体が設けられていることを特徴とする請求項１〜４のいずれか１つに記載の電子装置。
  6. 前記ビア導体は、前記基板の上面から前記基板の厚み方向に前記基板の下面まで貫通して設けられていることを特徴とする請求項５に記載の電子装置。
  7. 平面視において、前記電子素子と重なる位置に設けられた、前記ビア導体よりも外径の小さいサーマルビアをさらに備えていることを特徴とする請求項５または請求項６に記載の電子装置。
  8. 前記ビア導体の上面に設けられた、前記ビア導体と電気的に接続される電極パッドをさらに備えていることを特徴とする請求項５〜７のいずれか１つに記載の電子装置。
  9. 前記基板の上面と、前記電子素子との間には、接合材が設けられていることを特徴とする請求項１〜８のいずれか１つに記載の電子装置。
  10. 断面視において、前記凸部の内側に位置した、前記電子素子の下面と前記基板の上面との間に設けられた、導体層をさらに備えていることを特徴とする請求項１〜９のいずれか１つに記載の電子装置。
  11. 請求項１〜１０のいずれか１つに記載の電子装置と、
    前記電子装置の上面に設けられた筐体とを備えていることを特徴とする電子モジュール。
JP2016249296A 2016-12-22 2016-12-22 電子装置および電子モジュール Active JP6849425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016249296A JP6849425B2 (ja) 2016-12-22 2016-12-22 電子装置および電子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016249296A JP6849425B2 (ja) 2016-12-22 2016-12-22 電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JP2018107181A true JP2018107181A (ja) 2018-07-05
JP6849425B2 JP6849425B2 (ja) 2021-03-24

Family

ID=62787523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016249296A Active JP6849425B2 (ja) 2016-12-22 2016-12-22 電子装置および電子モジュール

Country Status (1)

Country Link
JP (1) JP6849425B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163599A1 (ja) * 2021-01-29 2022-08-04 京セラ株式会社 電子素子実装用基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62140742U (ja) * 1986-02-27 1987-09-05
JPH11284109A (ja) * 1998-03-26 1999-10-15 Sumitomo Metal Electronics Devices Inc 電子部品用セラミックパッケージ
US6166333A (en) * 1998-01-14 2000-12-26 Packard Hughes Interconnect Company Bumps with plural under-bump dielectric layers
JP2006005071A (ja) * 2004-06-16 2006-01-05 Matsushita Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法
JP2006074059A (ja) * 2005-09-30 2006-03-16 Kyocera Corp 半導体装置
JP2006229094A (ja) * 2005-02-21 2006-08-31 Kyocera Corp 配線基板およびそれを用いた電気素子モジュール
JP2008181908A (ja) * 2007-01-23 2008-08-07 Rohm Co Ltd 半導体装置及び半導体装置用リードフレーム
JP2009176824A (ja) * 2008-01-22 2009-08-06 Kyocera Chemical Corp モジュール基板、及びカメラモジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62140742U (ja) * 1986-02-27 1987-09-05
US6166333A (en) * 1998-01-14 2000-12-26 Packard Hughes Interconnect Company Bumps with plural under-bump dielectric layers
JPH11284109A (ja) * 1998-03-26 1999-10-15 Sumitomo Metal Electronics Devices Inc 電子部品用セラミックパッケージ
JP2006005071A (ja) * 2004-06-16 2006-01-05 Matsushita Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法
JP2006229094A (ja) * 2005-02-21 2006-08-31 Kyocera Corp 配線基板およびそれを用いた電気素子モジュール
JP2006074059A (ja) * 2005-09-30 2006-03-16 Kyocera Corp 半導体装置
JP2008181908A (ja) * 2007-01-23 2008-08-07 Rohm Co Ltd 半導体装置及び半導体装置用リードフレーム
JP2009176824A (ja) * 2008-01-22 2009-08-06 Kyocera Chemical Corp モジュール基板、及びカメラモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163599A1 (ja) * 2021-01-29 2022-08-04 京セラ株式会社 電子素子実装用基板

Also Published As

Publication number Publication date
JP6849425B2 (ja) 2021-03-24

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP6732932B2 (ja) 撮像素子実装用基体、撮像装置および撮像モジュール
JP6483854B2 (ja) 電子素子実装用基板および電子装置
JP6760796B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7011395B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6962746B2 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP7072644B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
US11276617B2 (en) Electronic device mounting board, electronic package, and electronic module
JP6677595B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2023091083A (ja) 電子素子実装用基板、電子装置および電子モジュール
CN108735706B (zh) 电子元件安装用基板、电子装置以及电子模块
JP6849425B2 (ja) 電子装置および電子モジュール
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP7237990B2 (ja) 電子素子実装用基板、および電子装置
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP4404684B2 (ja) 配線基板
JP2016122978A (ja) 電子素子実装用基板および電子装置
JP6560076B2 (ja) 撮像装置
JP6418968B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
WO2020241775A1 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2019009375A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7227019B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP6943710B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2021158322A (ja) 実装基板、電子装置、および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210304

R150 Certificate of patent or registration of utility model

Ref document number: 6849425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150