JP6483854B2 - 電子素子実装用基板および電子装置 - Google Patents

電子素子実装用基板および電子装置 Download PDF

Info

Publication number
JP6483854B2
JP6483854B2 JP2017553435A JP2017553435A JP6483854B2 JP 6483854 B2 JP6483854 B2 JP 6483854B2 JP 2017553435 A JP2017553435 A JP 2017553435A JP 2017553435 A JP2017553435 A JP 2017553435A JP 6483854 B2 JP6483854 B2 JP 6483854B2
Authority
JP
Japan
Prior art keywords
substrate
inorganic substrate
frame
bonding material
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017553435A
Other languages
English (en)
Other versions
JPWO2017200011A1 (ja
Inventor
加奈江 堀内
加奈江 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2017200011A1 publication Critical patent/JPWO2017200011A1/ja
Application granted granted Critical
Publication of JP6483854B2 publication Critical patent/JP6483854B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子又は集積回路等が実装される枠体および電子装置に関するものである。
従来より、無機基板と開口部を有する枠体とで構成される電子素子実装用基板が知られている。無機基板と枠体とは一般的に、接合材により接合されている。また、このような電子素子実装用基板は電子素子が実装されたのち、枠体の上面を蓋体で開口部を覆った電子装置が知られている（特開平５―３２６７７２号公報参照）。
電子素子が作動すると、電子素子は発熱し、その発熱量は近年の電子素子の高機能化により、一般的により大きくなる傾向にある。特開平５―３２６７７２号公報に開示された技術は、電子素子からの発熱は、無機基板に多く熱が伝わっていく。この無機基板に伝わり、接合材を介して枠体に熱が伝わる場合がある。枠体に熱が伝わることで、枠体の内外に設けられた導体の温度が変化し、その変化に伴い導体の抵抗も変化する場合がある。
本発明の１つの態様に係る電子素子実装用基板は、無機基板と、枠体と、接合材とを備えている。無機基板は、上面に電子素子が実装される実装領域と実装領域を取り囲んで位置した周辺領域とを有する。枠体は、無機基板の周辺領域に位置して、実装領域を取り囲んでいる。接合材は、無機基板と枠体との間であって、周辺領域に位置しており、導電性を有する接合材は複数の空間部を有している。
本発明の１つの態様に係る電子素子実装用基板は、無機基板と、枠体と、パッドと、接合材とを備えている。無機基板は、上面に電子素子が実装される実装領域と実装領域を取り囲んで位置した周辺領域とを有する。枠体は、無機基板の周辺領域に位置して、実装領域を取り囲んでいる。パッドは、枠体の上面に位置している。接合材は、無機基板と枠体との間であって、周辺領域に位置しており、導電性を有する接合材は複数の空間部を有している。空間部は、パッドと重なって位置している。
本発明の１つの態様に係る電子装置は、上述した電子素子実装用基板と電子素子を備えている。電子素子は、電子素子実装用基板の無機基板の実装領域に実装されている。
図１Ａは本発明の一実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１Ｂは図１ＡのＸ１−Ｘ１線に対応する縦断面図である。 図２Ａ、図２Ｂおよび図２Ｃは本発明の一実施形態のその他の態様に係る電子モジュールの縦断面図である。 図３Ａは本発明の一実施形態のその他の態様に係る電子モジュールの外観を示す上面図であり、図３Ｂは図３ＡのＸ３−Ｘ３線に対応する縦断面図である。 図４Ａは本発明の他の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図４Ｂは図４ＡのＸ４−Ｘ４線に対応する縦断面図である。 図５Ａは本発明の他の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図５Ｂは図５ＡのＸ５−Ｘ５線に対応する縦断面図である。 図６Ａは本発明の他の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図６Ｂは図６ＡのＸ６−Ｘ６線に対応する縦断面図である。 図７Ａは本発明の他の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図７Ｂは図７ＡのＸ７−Ｘ７線に対応する縦断面図である。 図８Ａは本発明の他の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図８Ｂは図８ＡのＸ８−Ｘ８線に対応する縦断面図である。 図９Ａは本発明の他の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図９Ｂは図９ＡのＸ９−Ｘ９線に対応する縦断面図である。
＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体が接合された構成を電子装置とする。また、電子素子実装用基板の外面側に設けられた筐体を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。
（一実施形態：例１）
図１Ａ、図１Ｂ、図２Ａ、図２Ｂおよび図２Ｃを参照して本発明の一実施形態における電子装置２１、および電子素子実装用基板１について説明する。なお、枠体２と無機基板４とを接合する接合材１５に設けられた空間部１５ａは、上面図では、ドットおよび点線で示しており、断面図ではドットおよび実線で示している。また、本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。
電子素子実装用基板１は、上面に電子素子１０が実装される実装領域４ｂと実装領域４ｂを取り囲んで位置した周辺領域４ａとを有する無機基板４と、無機基板４の周辺領域４ａに位置し、実装領域４ｂを取り囲む枠体２と、無機基板４と枠体２との間であって、周辺領域４ａに位置した接合材１５とを備えており、接合材１５は複数の空間部１５ａを有している。電子素子実装用基板１は、上面に電子素子１０が実装される実装領域４ｂと実装領域４ｂを取り囲んで位置した周辺領域４ａとを有する無機基板４を有している。ここで、実装領域４ｂとは、無機基板４上であって、周辺領域４ａに囲まれた領域のことである。実装領域４ｂは、無機基板４の中心部近傍に設けられていてもよいし、無機基板４の中心部から偏心した位置に設けられていてもよい。なお、周辺領域４ａとは、無機基板４上であって、実装領域４ｂを取り囲む領域のことであって、無機基板４の外縁に沿った領域のことである。
無機基板４を構成する材料は例えば、高い熱伝導率を有する材料を使用していてもよい。高い熱伝導率を有する材料を使用することによって、電子素子１０を使用する際に発生する熱または枠体２と無機基板４とを接合材１５によって接合させる際に加わる熱を、無機基板４全体に広がりやすくすることができる。このことによって、接合材１５を硬化する工程においてむらなく硬化することが可能となる。また、電子装置２１で発生した熱を外部に放熱しやすくすることが可能となる。無機基板４を形成する材料として例えば、窒化アルミニウム質焼結体、窒化珪素質焼結体またはシリコン（Ｓｉ）等である。なお、無機基板４を形成する材料として、例えば窒化アルミニウム質焼結体または窒化ケイ素室焼結体等である場合、無機基板４は複数の絶縁層から成る積層体であってもよい。また、無機基板４は複数の絶縁層からなる積層体の表面に導電層を被着させてもよい。なお、無機基板４の上面に位置する実装領域４ｂに、電子素子１０が実装される。
また、無機基板４の材料としては金属材料を使用していてもよい。金属材料として例えば、ステンレス（ＳＵＳ）、Ｆｅ−Ｎｉ−Ｃｏ合金、４２アロイ、銅（Ｃｕ）または銅合金等が挙げられる。例えば、枠体２が約５×１０−６／℃〜１０×１０−６／℃の熱膨張率を有する酸化アルミニウム質焼結体である場合、無機基板４は約１０〜１７×１０−６／℃の熱膨張率を有するステンレス（ＳＵＳ４１０またはＳＵＳ３０４等）を用いることができる。この場合には、枠体２と無機基板４との熱収縮差・熱膨張差が小さくなるので、実装領域４ｂの変形を低減することができる。その結果、撮像素子または受光素子等の、電子素子１０と筐体に固定されたレンズまたは光ファイバ等の、部材との光軸ズレを抑制することができ、画像の鮮明度を良好に維持することができる。また、無機基板４が金属材料から成るとき、その材料が非磁性体であることで無機基板４が磁化することを低減させることが可能となる。よって、レンズ駆動等の外部機器の働きを無機基板４が妨げることを低減させることが可能となる。
無機基板４は例えば、1辺の大きさは０．３ｍｍ〜１０ｃｍ程度であり、枠体２の大きさに追従する。また例えば、無機基板４の厚みは０．０５ｍｍ以上である。
電子素子１０は例えば、ＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light emitting Diode）等の発光素子又は集積回路等が用いられる。なお、電子素子１０は、接着材を介して、無機基板４の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
電子素子実装用基板１は、無機基板４の周辺領域４ａに設けられ、実装領域４ｂを取り囲む枠体２を有している。枠体２は、絶縁層から成り、枠体２は上面に電子素子接続用のパッド３が設けられている。また、枠体２の下面には外部回路または無機基板４と接続される外部回路接続用電極を複数設けてもよい。枠体２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂（プラスティックス）等が使用されていてもよい。
枠体２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。枠体２を形成する絶縁層の材料として使用される樹脂としては例えば、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等である。フッ素系樹脂としては例えば、ポリエステル樹脂または四フッ化エチレン樹脂等である。
枠体２を形成する絶縁層は、前述した材料から成る絶縁層を複数上下に積層して形成されていてもよい。枠体２を形成する絶縁層は、図１Ａおよび図１Ｂに示すように３層の絶縁層から形成されていてもよいし、単層、２層または４層以上の絶縁層から形成されていてもよい。また、図１Ａおよび図１Ｂに示す例のように、枠体２を形成する絶縁層の開口部の大きさを異ならせ上面に段差部を形成し、段差部に複数のパッド３が設けられていてもよい。
枠体２は例えば、1辺の大きさは０．３ｍｍ〜１０ｃｍ程度であり、平面視において枠体２が矩形状あるとき正方形であってもよいし長方形であってもよい。また例えば、枠体２の厚みは０．２ｍｍ以上である。
また、枠体２の上面、側面または下面に、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、枠体２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続するものである。
枠体２の内部には、絶縁層間に形成される内部配線、内部配線同士を上下に接続する貫通導体が設けられる。これら内部配線または貫通導体は、枠体２の表面に露出していてもよい。この内部配線または貫通導体によって、外部回路接続用電極およびパッド３が電気的に接続されていてもよい。
パッド３、外部回路接続用電極、内部配線および貫通導体は、枠体２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、パッド３、外部回路接続用電極、内部配線および貫通導体は、枠体２が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成っていてもよい。
パッド３、外部回路接続用電極、内部配線および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、パッド３、外部回路接続用電極、内部配線および貫通導体の露出表面を保護して酸化を抑制できる。また、この構成によれば、パッド３と電子素子１０とをワイヤボンディング等の接続部材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
また、枠体２は封止の為に蓋体１２を有していてもよい。蓋体１２は、例えば、平板形状である。また、蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、又はＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路等であるとき、金属製材料または有機材料が用いられていてもよい。蓋体１２は、例えば、熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等の接着部材１４により、枠体２の上面に接合される。
電子素子実装用基板１は、無機基板４と枠体２との間であって、周辺領域４ａに設けられた接合材１５を有している。
接合材１５を構成する材料として例えば、熱硬化性樹脂またはろう材等が使用される。接合材１５を形成する材料として使用される熱硬化性樹脂としては例えば、ビスフェノールＡ型液状エポキシ樹脂等である。また、接合材１５を形成する材料として使用されるろう材としては例えば、ハンダ、鉛またはガラス等である。
接合材１５は例えば導電性を有していてもよい。導電性を有する接合材１５として例えば、銀エポキシ、はんだ、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）または異方性導電樹脂（ＡＣＰ：Anisotropic conductive paste）等である。接合材１５が導電性を有することで、枠体２と無機基板４とを電気的に接合することが可能となる。例えば枠体２と無機基板４とを接地電極と同電位で電気的に接合させることで、電子素子１０を外部からのノイズから守るシールドの役割を無機基板４に持たせることが可能となる。
電子素子実装用基板１の接合材１５は、複数の空間部１５ａを有している。電子素子１０が作動すると電子素子１０は発熱する。その発熱量は近年の電子素子１０の高機能化によって、より大きくなる傾向にある。電子素子１０からの発熱は、無機基板４に多くが伝わる。この無機基板４に伝わり、溜められた熱は接合材１５を介して枠体２へ熱が伝わる場合がある。このとき、枠体２へ熱が伝わることで、枠体２の内外に設けられた導体の温度が変動し、その温度変動に伴い導体の抵抗が変動する場合がある。このとき、導体の抵抗が高くなることで、電子素子１０に伝わる信号電圧または電子素子１０から伝わる信号電圧の電圧値が意図しない急激な低下が生じることで（ＩＲドロップ）、電子装置２１の誤作動が起きる場合があった。特に近年の電子素子１０の高機能化による発熱が大きくなる傾向および、電子素子１０の高機能化により枠体２に設けられる導体が細くなることにより、電子装置２１の誤作動が起きやすくなる場合があった。
これに対し、本発明の実施形態にかかる電子素子実装用基板１および電子装置２１では枠体２と無機基板４とを接合している接合材１５に複数の空間部１５ａを有している。このことで、電子素子１０が作動し、作動時の発熱が無機基板４へ伝わったとしても、その後接合材１５を介して枠体２へ伝わる熱を低減させることが可能となる。よって、枠体２が接合材１５を介して無機基板４および電子素子１０から伝わった熱で内外の導体に温度変化が生じる可能性を低減させることが可能となり、導体の温度変化によって生じる導体の抵抗の変動を抑制することが可能となる。よって、導体の抵抗変動による、信号電圧の減少（ＩＲドロップ）を低減させ電子装置２１の誤動作を抑制することが可能となる。つまり、電気的な条件に優れた枠体２を有する電子素子実装用基板１および電子装置２１を提供することができる。
図１Ａおよび図１Ｂに示す例の様に、無機基板４の外縁は、枠体２の外縁と同じまたは枠体２の外縁よりも内側に位置していてもよい。このように、無機基板４の外縁が枠体２の外縁と同じ位置または内側に位置していることで、電子装置２１のより小型化が可能となる。
図１Ｂ、図２Ａ、図２Ｂおよび図２Ｃに本発明の実施形態にかかる電子素子実装用基板１の断面図を示す。図１Ｂに示す例では、接合材１５の空間部１５ａは枠体２に面している。このことで、空間部１５ａを有することで、熱が無機基板４から枠体２に伝わる量を減らすことができる。また、空間部１５ａが枠体２と面していることで枠体２と接合材１５のとの接触を低減させることが可能となる。よって、無機基板４から伝わった熱により接合材１５自体の温度が高くなったとしても、枠体２と接合材１５とが接する面積を低減させることが可能となるため、接合材１５から伝わる熱により枠体２の導体の温度が変動することをより低減させることが可能となる。
図２Ａに示す例では、接合材１５の空間部１５ａは無機基板４に面している。空間部１５ａを有することで、熱が無機基板４から枠体２に伝わる量を減らすことができる。また、空間部１５ａが無機基板４と面していることで無機基板４と接合材１５のとの接触を低減させることが可能となる。よって、無機基板４から接合材１５へ伝わる熱の量を小さくすることが可能となる。よって、無機基板４から接合材１５を介して枠体２へ伝わる熱の量を小さくすることが可能となるため、枠体２の導体の温度が変動することをより低減させることが可能となる。
また、枠体２と無機基板４とが接合材１５と電気的に接合しているとき、一般的に枠体２の下面には電気的に接続するための電極が設けられている場合がある。そのため、接合材１５の空間部１５ａが無機基板４と面していることで、接合材１５と枠体２との接合面積を小さくすることなく熱の伝達を小さくすることが可能となる。よって、枠体２と無機基板４との間の抵抗を上昇させることなく本開示における効果を持たせることが可能となる。
図２Ｂに示す例では、接合材１５の空間部１５ａは接合材１５の厚み方向において中間部分に設けられている。一般的に、電子素子実装用基板１は小型化が要求されており、接合面積も小さくなっている。図２Ｂに示す例の様に空間部１５ａが接合材１５の断面視において中間部分に設けられていることで、枠体２と接合材１５および接合材１５と無機基板４との間の接合面積を保ったまま本開示の効果を持たせることが可能となる。
図２Ｃに示す例では、接合材１５の空間部１５ａは枠体２と無機基板４との間に貫通して設けられている。このような構成とすることで、枠体２と無機基板４とが接合材１５を介して接する部分を一部なくすことが可能となる。よって、電子素子１０の作動時の熱が無機基板４から枠体２に伝わる量をさらに減らすことができる。
なお、図１Ｂ、図２Ａ、図２Ｂおよび図２Ｃに示す例の様な空間部１５ａは組み合わせてもよい。例えば、図１Ｂと図２Ａに示す例を組み合わせて、接合材１５の空間部１５ａは枠体２と無機基板４との両方に面するように上下に設けられていてもよい。この構成により、より無機基板４から枠体２へ接合材１５を介して熱が伝わることを低減させることが可能となる。また、例えば、図１Ｂと図２Ｂを組み合わせた形状、図２Ａと図２Ｂを組み合わせた形状であってもよい。このことで、接合面積を小さくしすぎることなく本開示の効果を持たせることが可能となる。
図１Ａ、図１Ｂ、図２Ａ、図２Ｂおよび図２Ｃに示す例の空間部１５ａは空気で充填されていてもよいし、その他の熱伝導率が低い材料で構成された気体が充填されていてもよい。なお、この時熱伝導率が低い材料で構成された気体とは、接合材１５の熱伝導率よりも低い熱伝導率を有するものである。このことで、より熱が無機基板４から枠体２に伝わる量を減らすことができる。
また、さらに空間部１５ａに、接合材１５の熱伝導率よりも小さい材料を充填してもよい。このことで、より熱が無機基板４から枠体２に伝わる量を減らすことができる。
図１Ａおよび図１Ｂに示す例では、空間部１５ａは平面視で楕円形をしているが、円形であっても、不定形であってもよい。空間部１５ａは平面視で角部を有する時、角部は円弧を描いている、または鈍角であることで、空間部１５ａが無機基板４から伝わる熱で熱され膨張した場合において、角部に応力が集中し接合材１５にクラック等が発生することを低減させることが可能となる。
図１Ａ、図１Ｂ、図２Ａ、図２Ｂおよび図２Ｃに示す例では、空間部１５ａは断面視で円弧を描いている。このように、空間部１５ａが断面視で角部を有さないことで、空間部１５ａが無機基板４から伝わる熱で熱され膨張した場合において、角部に応力が集中し接合材１５にクラック等が発生することを低減させることが可能となる。図１Ａおよび図１Ｂに示す例では空間部１５ａは向かい合う２辺にそれぞれ１つ設けられているが、それぞれの辺に複数個設けられていてもよい。
接合材１５が空間部１５ａを複数有しているとき、空間部１５ａは後述するようにバランスよく配置されていてもよい。ここでバランスよくとは、例えば、空間部１５ａが等間隔または合計面積が等しく設けられていることをいう。ただし、等間隔または合計面積が等しくとは工程誤差を含んでいる。このとき、工程誤差は例えば、３０〜５０％程度のことである。また、例えば、空間部１５ａが一部に集中して配置されているまたは千鳥状に配置されているなど、不均一に配置されていてもよい。空間部１５ａが不均一に配置されているとき、例えば配線が集中している箇所に多く配置する又は枠体２の反りに応じて配置する等することで、効果を高めることが可能となる。
空間部１５ａの大きさは例えば、平面視において対角線で最も長い辺の長さが０．０５ｍｍ以上であることで、熱をつたえない効果をより確かに持たせることが可能となる。また例えば、空間部１５ａの厚みは接合材１５の厚みの０．５％以上であればよい。
＜電子モジュールの構成＞
図３Ａおよび図３Ｂに、電子素子実装用基板1を用いた電子モジュール３１を示す。電子モジュール３１は、電子装置２１と電子装置２１に設けられた筐体１９とを有している。また、電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の無機基板４の実装領域４ｂに実装された電子素子１０とを備えている。なお、以下図３Ａおよび図３Ｂに示す例では説明のため撮像モジュールを例に説明する。
図３Ａおよび図３Ｂに示す例では、電子モジュール３１は筐体１９（レンズホルダー）を有している。筐体１９を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体１９は、例えば樹脂または金属材料等から成る。また、筐体１９がレンズホルダーであるとき筐体１９は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体１９は、上下左右の駆動を行う駆動装置等が付いていてもよく、枠体２と電気的に接続されていてもよい。
なお、筐体１９は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体１９の開口部から外部回路が挿入され枠体２と電気的に接続していてもよい。また筐体１９の開口部は、外部回路が枠体２と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。
図３Ａおよび図３Ｂに示す電子モジュール３１では、筐体１９と接合材１５の空間部１５ａとは上面視において重なる領域を有しているが、筐体１９と空間部１５ａは上面視で重なる領域を有していなくてもよい。例えば、筐体１９と接合材１５の空間部１５ａとは上面視において重なる領域を有していると、筐体１９の上面から圧力が印加された場合に、空間部１５ａが緩衝材となり、枠体２または無機基板４にかかる応力を緩和することが可能となる。よって、枠体２または無機基板４に割れまたはクラックの発生を低減させることが可能となる。また例えば、筐体１９と空間部１５ａは上面視で重なる領域を有していないことで、筐体１９と電子素子実装用基板１とを接合する工程において、筐体１９の上面から加圧した場合に、枠体２が空間部１５ａにより撓むことを低減させることが可能となる。この結果、接合性を向上させることが可能となる。また、図３Ａおよび図３Ｂに示す例の様に、筐体１９と接合材１５の空間部１５ａとが重なる領域と重ならない領域との両方を有することで上記した効果を二つとも持たせることが可能となる。
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、枠体２を多数個取り配線基板を用いた製造方法である。
（１）まず、枠体２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である枠体２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、枠体２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって枠体２を形成することができる。また、枠体２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって枠体２を形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートにパッド３、外部回路接続用電極、内部配線および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、枠体２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
（３）次に、前述のグリーンシートを金型等によって加工する。枠体２となるグリーンシートの中央部に、開口部を形成する。
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより枠体２となるセラミックグリーンシート積層体を作製する。
（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、枠体２が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、枠体２となるセラミックグリーンシートと同時に焼成され、パッド３、外部回路接続用電極、内部配線および貫通導体となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の枠体２に分断する。この分断においては、枠体２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により枠体２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
（７）次に、枠体２の下面に接合される無機基板４を用意する。無機基板４は、金属材料からなる場合は、金属材料から成る板材に、従来周知のスタンピング金型を用いた打ち抜き加工またはエッチング加工等によって作製される。また、他の材料から成る場合も同様にそれぞれの材質にあった打ち抜き加工等によって作製することが可能となる。また、無機基板４が金属材料であるＦｅ−Ｎｉ−Ｃｏ合金、４２アロイ、Ｃｕまたは銅合金等の金属から成る場合には、その表面にニッケルめっき層および金めっき層を被着してもよい。これにより、無機基板４の表面の酸化腐食を有効に抑制することができる。
また、無機基板４が電気絶縁性セラミック等からなる場合は、（１）〜（６）に記載の方法などで無機基板４を作製することがでる。なお焼成の温度、印刷方法等は無機基板４に使用される電気絶線性セラミックスの種類によって適宜変更する。無機基板４の表面に導体パターンをプリントしている場合も同様にその表面にニッケルめっき層および金めっき層を被着してもよい。これにより、無機基板４の表面の酸化腐食を有効に抑制することができる。なお、このとき、押圧や金型等を用いて所定の位置に上面側へ曲がった部分を作成することもできる。
（８）次に、接合材１５を介して、枠体２と無機基板４とを接合する。接合材１５は、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法またはディスペンス法等で、枠体２または無機基板４のいずれか一方または両方の接合面に塗布する。そして、熱硬化性樹脂を乾燥させた後、枠体２と無機基板４とを重ねた状態で、トンネル式の雰囲気炉またはオーブン等に通炉させ、加圧し加熱することで接合材を熱硬化させ、枠体２と無機基板４とを強固に接着させる。
なお、この工程において空間部１５ａは作製される。空間部１５ａを作成する方法として例えばスクリーン印刷法を用いる時、空間部１５ａを設ける箇所に接合材１５を塗布しないように製版を作ることで設けることができる。またはスクリーンのメッシュ径を大きくすることで、メッシュと当たる部分に空間部１５ａを用いることが可能となる。また、スクリーン印刷法を用いて２回塗布することで空間部１５ａが枠体２と面する様にまたは無機基板４と面するように設けることが可能となる。例えば、まず１回目に空間部１５ａとなる箇所にも接合材１５を塗布し、２回目に空間部１５ａとなる箇所に接合材１５を塗布しないような製版を用いて印刷することで設けることが可能となる。
また例えば、意図的に空間部１５ａの周囲に接合材１５を多く塗布する。このことで、枠体２と無機基板４とを接合する工程の加圧により、空間部１５ａを設けることが可能となる。
接合材１５は、例えばビスフェノールＡ型液状エポキシ樹脂、ビスフェノールＦ型液状エポキシ樹脂、フェノールノボラック型液状樹脂等からなる主剤に、球状の酸化珪素等から成る充填材、テトラヒドロメチル無水フタル酸等の酸無水物などを主とする硬化剤および着色剤としてカーボン紛末等を添加し遠心攪拌機等を用いて混合または混練してペースト状とすることによって得られる。また、接合材１５としては、この他にも例えばビスフェノールＡ型エポキシ樹脂やビスフェノールＡ変性エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、特殊ノボラック型エポキシ樹脂、フェノール誘導体エポキシ樹脂、ビスフェノール骨格型エポキシ樹脂等のエポキシ樹脂にイミダゾール系、アミン系、リン系、ヒドラジン系、イミダゾールアダクト系、アミンアダクト系、カチオン重合系またはジシアンジアミド系等の硬化剤を添加したもの等を使用することができる。
（９）次に、無機基板４の実装領域４ｂに電子素子１０を実装する。電子素子１０はワイヤーボンディング等で枠体２と電気的に接合させる。またこのとき、電子素子１０または無機基板４に接着材等を設け、無機基板４に固定しても構わない。また、電子素子１０を無機基板４の実装領域４ｂに実装した後、蓋体１２を接着部材１４で接合してもよい。
以上のようにして枠体２と無機基板４とを組み立てることで、電子装置２１を作製することができる。上記（１）〜（９）の工程によって、電子装置２１が得られる。なお、上記（１）〜（９）の工程順番は指定されない。
（他の実施形態：例２）
次に、本発明の他の実施形態（例２）による電子素子実装用基板１および電子装置２１について、図４Ａおよび図４Ｂを参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、一実施形態の電子素子実装用基板１および電子装置２１と異なる点は、上面視において空間部１５ａが枠体２上面に設けられたパッド３と重なる領域を有している点である。
本実施形態では、電子素子実装用基板１は枠体２の上面にパッド３を有しており、接合材１５の空間部１５ａは、パッド３と上面視において重なる領域を有している。一般的に電子素子１０と電気的に接合されるパッド３の周囲には、多くの重要な配線が設計される。また、電子素子１０からの信号電圧を良好に電子素子実装用基板１へ移す為にパッド３の抵抗は低いことが一般的には好まれる。本実施形態のように、接合材１５の空間部１５ａがパッド３と上面視において重なる領域を有していることで、パッド３およびその周囲に対して、集中して無機基板４から接合材１５を介して伝わる熱を低減させることが可能となる。このことからパッド３およびその周囲における配線の温度による抵抗の変化をより低減させることが可能となり、電子素子１０からの信号電圧の減少（ＩＲドロップ）を低減させることが可能となる。
接合材１５の空間部１５ａと枠体２の上面に設けられたパッド３とが重なる領域は、パッド３の面積の半分以上であってもよい。このことで、よりパッド３およびその周囲における配線の温度による抵抗の変化をより低減させることが可能となり、電子素子１０からの信号電圧の減少（ＩＲドロップ）を低減させ電子装置２１の誤動作を抑制することが可能となる。
また、接合材１５の空間部１５ａと枠体２の上面に設けられたパッド３とが重なる領域は、パッド３の面積の半分以下であってもよい。このことで、枠体２の厚みが薄くなった場合においても、空間部１５ａがあることによってワイヤーボンディング工程の圧力によって枠体２が変形（垂下り）し、接合不良を低減させつつ本開示の効果を持たせることが可能となる。なおこのとき、接合材１５の空間部１５ａの内側の端部はワイヤーボンディング接続されている箇所よりも上面視において外側に位置していることで、枠体２が変形することをより低減させることが可能となる。
（他の実施形態：例３）
次に、本発明の他の実施形態（例３）による電子素子実装用基板１および電子装置２１について、図５Ａおよび図５Ｂを参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、一実施形態の電子素子実装用基板１および電子装置２１と異なる点は、接合材１５の空間部１５ａが複数の円状である点と、空間部１５ａがバランスよくかつすべての辺に設けられている点である。バランスよくとは、例えば、空間部１５ａが等間隔に設けられていることをいう。ただし、等間隔には工程誤差を含んでいる。このとき、工程誤差は例えば、３０〜５０％程度のことである。
本実施形態では、接合材１５の空間部１５ａは上面視において略円形状である。このことで、無機基板４から接合材１５を介して枠体２へ熱が伝わることを低減させるとともに、空間部１５ａが無機基板４から伝わる熱で熱され内部に充填された気体が膨張した場合においても、応力が集中しづらいため、接合材１５にクラック等が発生することを低減させることが可能となる。このとで、電子装置２１の誤動作を低減させるとともに、気密性を保つことが可能となる。
また、本実施形態では、電子素子実装用基板１の枠体２は矩形状であり、空間部１５ａは、全ての辺にバランスよく設けられている。これにより、電子素子１０で発熱し無機基板４へ伝わった熱が接合材１５を介して枠体２へ伝わる場合、その伝わる熱を低減させつつ枠体２へ伝わる熱を均一化することが可能となる。よって、枠体２の内外に設けられた導体の温度の変化を低減させまた均一化することで電子素子１０からの信号電圧の減少（ＩＲドロップ）を低減させることができ、またその偏りが少なくなるため、電子装置２１の誤動作を抑制することが可能となる。特に、パッド３が４方向に設けられているとき、本実施形態のように全ての辺にバランスよく設けられていることで、それぞれの辺に設けられたパッド３及びその周辺に設けられた配線の温度変化を均一することが可能となるためより電子装置２１の誤作動を低減させることが可能となる。
また、空間部１５ａは、全ての辺にバランスよく設けられていることで、枠体２が無機基板４から接合材１５を介して伝わる熱が枠体２全体で均一化することが可能となる。よって、枠体２または接合材１５の熱による収縮変形を均一化することが可能となり、応力集中によるクラックまたは割れ等の発生を低減させることが可能となる。よって、電子装置２１の気密性を良好に保つことが可能となる。
図５Ａおよび図５Ｂに示す実施形態では空間部１５ａは上面視で円形状であるが、工程誤差等によって楕円形状であったり一部が歪んでいてもよい。また、矩形状またはそれ以上の多角形の形状であってもよいし、その場合角部が円弧を描いていてもよい。
（他の実施形態：例４）
次に、本発明の他の実施形態（例４）による電子素子実装用基板１および電子装置２１について、図６Ａ〜図７Ｂを参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、一実施形態の電子素子実装用基板１および電子装置２１と異なる点は、電子素子実装用基板１の実装領域４ｂが偏心して設けられている点である。なお、図６Ａおよび図６Ｂは複数の空間部１５ａがほぼバランスよく設けられている実施例である。図７Ａおよび図７Ｂは周辺領域が広い個所に大きく空間部１５ａが設けられている実施例である。
本実施形態では、電子素子実装用基板１は平面視において、枠体２の外縁は無機基板４の外縁と重なるとともに、枠体２の内縁は実装領域４ｂの外縁と重なっており、実装領域４ｂの中心は無機基板４の中心から偏って設けられており、平面視において、接合材１５の空間部１５ａは、周辺領域４ａが狭い箇所よりも広い箇所に多く設けられている。一般的に、電子素子実装用基板１において実装領域４ｂが偏心している場合、周辺領域４ａが広い個所と重なる枠体２の領域においては電源またはグランド電位のベタパターン、または電子素子１０からの信号を出力するシグナルパターン等の重要な配線が多く設計される。そのため、本実施形態のようにこの周辺領域４ａが広い個所に接合材１５の空間部１５ａを設けることで、これらの重要な配線に対して無機基板４から接合材１５を介して熱が伝わることを低減させることが可能となる。よって、これら重要な配線の導体の温度の変化を低減させることが可能となり、それに伴う導体の抵抗の変化を低減させることが可能となり、これら重要な配線の導体の抵抗変動による、信号電圧の減少（ＩＲドロップ）を低減させることが可能となる。
図６Ａおよび図６Ｂに示す本実施形態では、複数の空間部１５ａが略均等に並んでおり、かつ周辺領域４ａが狭い個所と比較して周辺領域４ａが広い個所の方が多く設けられている。このことで、実施形態３と同様に、電子素子１０で発熱し無機基板４へ伝わった熱が接合材１５を介して枠体２に伝わる場合、その伝わる熱を低減させつつ枠体２に伝わる熱を各領域それぞれで均一化することが可能となる。よって、枠体２の内外に設けられた導体の温度の変化を低減させまた均一化することで電子素子１０からの信号電圧の減少（ＩＲドロップ）を低減させまたその偏りが少なくなるため、電子装置２１の誤動作を抑制することが可能となる。
また、図６Ａおよび図６Ｂに示す例の様に空間部１５ａを配置することで、実装領域４ｂから周辺領域４ａまでの間でまたは複数の空間部１５ａ同士の間に接合材１５の壁を設けることが可能となる。よって、接合材１５に外部から応力等がかかった場合においてクラックが周辺領域４ａと実装領域４ｂとの間を貫通することを低減させることが可能となるため、電子装置２１がリークすることを低減させることが可能となる。また、枠体２が薄型化した場合、空間部１５ａと枠体２とが重なる領域において枠体２が変形することを低減させることが可能となる。また、枠体２と無機基板４とが電気的に接合している場合、接触抵抗をより低くすることが可能となる。
図７Ａおよび図７Ｂに示す本実施形態では、周辺領域４ａの広い個所に設けられた空間部１５ａは狭い箇所と比較して上面視において面積が大きく設けられている。一般的に、電子素子実装用基板１の実装領域４ｂが偏心している場合、上述したように広い方の周辺領域４ａと上面視で重なる枠体２には電源またはグランド電位のベタパターンといった大きく、また重要な配線が設計される場合がある。図７Ａおよび図７Ｂに示すように、広い方の周辺領域４ａに狭い方の周辺領域４ａと比較して面積が大きい空間部１５ａを設けることで、これら電源またはグランド電位のベタパターンの大部分と空間部１５ａとが上面視で重なることが可能となる。
よって、これら電源またはグランド電位のベタパターンに対して、無機基板４から接合材１５を介して熱が伝わることを低減させることが可能となる。よって、これらの配線の導体の温度の変化を低減させることが可能となる。それに伴い、導体の抵抗の変化を低減させることが可能となり、導体の抵抗変動による、信号電圧の減少（ＩＲドロップ）を低減させることが可能となる。
また、複数の空間部１５ａは電子素子実装用基板１の平面視において左右または上下の重量のバランスをとるように配置されていても良い。これにより、外部回路基板との接合時に、重量の差により傾いて実装される虞れを低減させることが可能となる。
（他の実施形態：例５）
次に、本発明の他の実施形態（例５）による電子素子実装用基板１および電子装置２１について、図８Ａおよび図８Ｂを参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、他の実施形態（例４）の電子素子実装用基板１および電子装置２１と異なる点は、電子装置２１は上面に電子部品２２を有しており、接合材１５の空間部１５ａは上面視において電子部品２２と重なる位置に設けられている点である。
本実施形態では、電子装置２１は上面に電子部品２２を有しており、接合材１５の空間部１５ａは上面視で電子部品２２と重なる領域を有している。一般的に、電子装置２１に電子部品２２が実装される場合、電子部品２２の周辺には電子素子１０からパッド３を介して電子部品２２へ繋がる配線、または電子部品２２から外部回路へ繋がる配線など、信号に関する配線が集中する場合がある。これに対して、本実施形態のように電子部品２２と空間部１５ａとが重なる領域を有することで、これらの信号に関する配線へ無機基板４から接合材１５を介して伝わる熱を低減させることが可能となる。
よって、これらの配線の導体の温度の変化を低減させることが可能となり、それに伴う導体の抵抗の変化を低減させることが可能となる。このため、導体の抵抗変動による、信号電圧の減少（ＩＲドロップ）を低減させることが可能となる。
また、一般的に、電子部品２２は熱によって特性が変化する場合がある。これに対して電子部品２２と空間部１５ａとが上面視で重なる領域を有していることで、電子部品２２に対して無機基板４から接合材１５を介して伝わる熱を低減させることが可能となる。このため、電子部品２２の熱変化による特性の変化を低減させることが可能となる。
空間部１５ａは上面視で電子部品２２と完全に重なっていてもよいし、一部のみが重なっていてもよい。また、電子部品２２と接続している電極と空間部１５ａとが上面視で重なっている面積が大きいことで、より導体の抵抗変動による、信号電圧の減少（ＩＲドロップ）を低減させることが可能となる。
なお、ここで電子部品２２とは抵抗、コンデンサ、コイル等の受動部品、トランジスタ、ダイオードといった能動部品、またはＩＣ（Integrated Circuit）、ＯＩＳ（Optical Image Stabilizer）等のその他の部品などである。この電子部品２２は、枠体２および枠体２の内外の導体を介して電子素子１０または外部回路と電気的に接続されるものである。
（他の実施形態：例６）
次に、本発明の他の実施形態（例６）による電子素子実装用基板１および電子装置２１について、図９Ａおよび図９Ｂを参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、一実施形態の電子素子実装用基板１および電子装置２１と異なる点は、枠体２と無機基板４との間にフレキシブル基板５を有している点である。
本実施形態では、電子素子実装用基板１は、無機基板４の上面と枠体２の下面との間に設けられ、実装領域４ｂを取り囲む枠状のフレキシブル基板５をさらに備えている。このような場合においても、接合材１５が空間部１５ａを有していることで、無機基板４から枠体２へ熱が伝わることを低減させることが可能となる。よって、枠体２の配線の導体の温度の変化を低減させることが可能となり、それに伴う導体の抵抗の変化を低減させることが可能となる。つまり、導体の抵抗変動による、信号電圧の減少（ＩＲドロップ）を低減させることが可能となる。
図９Ａおよび図９Ｂに示す例では、枠体２とフレキシブル基板５との間に、接合材１５および空間部１５ａを有しており、フレキシブル基板５と無機基板４との間に接続材１６および接続材１６に設けられた空間部として他の空間部１６ａを有している。一般的に、フレキシブル基板５も枠体２と同様に内外に導体を有しており、この導体は無機基板４から接続材１６を介して熱が伝わり導体の温度が変化すると、あわせて抵抗も変化する場合がある。そのため、フレキブル基板５に流れた信号電圧に差が生じる場合がある。
図９Ａおよび図９Ｂに示す例の様に、フレキシブル基板５と無機基板４とを接続する接続材１６に他の空間部１６ａおよびフレキシブル基板５と枠体２とを接続する接合材１５に空間部１５ａを両方とも有することで、無機基板４からフレキシブル基板５および枠体２へ熱が伝わることを低減させることが可能となる。よって、枠体２およびフレキシブル基板５の配線の導体の温度の変化を低減させることが可能となり、それに伴う導体の抵抗の変化を低減させることが可能となり、導体の抵抗変動による、信号電圧の減少（ＩＲドロップ）を低減させ電子装置２１の誤動作を抑制することが可能となる。
ここで、空間部１５ａと他の空間部１６ａの位置はそれぞれ指定されない。例えば両方とも上面側に面していてもよいし、空間部１５ａが枠体２側に面している場合、他の空間部１６ａが無機基板４側に面していてもよいし、フレキシブ基板５側に面していてもよい。また空間部１５ａがフレキシブル基板５側に面している場合も同様である。
また、空間部１５ａと他の空間部１６ａとは上面視において重なる領域を有していてもよい。空間部１５ａと他の空間部１６ａとが上面視で重なる位置に設ける場合、その部分はより無機基板４から熱が伝わりにくくなる。よって、空間部１５ａと他の空間部１６ａとが上面視で重なる位置を最も抵抗の変動させたくない箇所へ設計することでより効果を高めることが可能となる。
フレキシブル基板５は枠体２と電気的に接合し、外部回路の役割を持っていても構わない。
フレキシブル基板５は例えばベースフィルムを有している。ベースフィルムを形成する材料として例えばポリイミドフィルム等の樹脂から成る絶縁体が用いられる。また、フレキシブル基板５は、ベースフィルムの上面に導電層を有している。導電層は、銅、アルミニウム、金、ニッケルまたはこれらから選ばれる少なくとも１種類以上の金属材料を含有する合金からなる。
また、導電層の露出表面に、めっき層が設けられてもよい。この構成によれば、導電層の露出表面を保護して酸化を抑制できる。また、この構成によれば、配線基板２と導電層との電気的接続の電気的接続を良好にできる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。さらにはめっき層上にＳｎメッキが施されていてもよい。
フレキシブル基板５は、導電層の上面に設けられたカバーフィルムを有している。カバーフィルムは導電層の表面保護用のフィルムであり、ポリイミドフィルム等の樹脂材料からなるフィルムの片面に接着材を塗布し、配線基板２と電気的に接合される個所以外の導電層の表面に設けられている。なお、フレキシブル基板５と配線基板２とは導電性の接合材で接続されている。
また、フレキシブル基板５と無機基板４とを接合する接合材１５およびフレキシブル基板５と配線基板２とを接合する接着部材は、電子素子１０の実装工程において加えられる熱によって変性しにくい材料からなる。このような接合材１５および接着部材としては、ビスフェノールＡ型液状エポキシ樹脂またはポリイミド樹脂等である。この場合には、電子素子１０の実装工程においてフレキシブル基板５と無機基板４、またはフレキシブル基板５と配線基板２とが剥離することを良好に抑制することができる。また、接合材１５および接着部材は導電性であってもよく、フレキシブル基板５と配線基板２またはフレキシブル基板５と無機基板４とは電気的に接合していてもよい。なお、導電性の接合材１５または接着部材として例えば、例えば例えば、銀エポキシ、はんだ、異方性導電樹脂（ＡＣＰ）または異方性導電フィルム（ＡＣＦ）等である。
接続材１６を構成する材料として例えば、熱硬化性樹脂またはろう材等が使用される。接続材１６を形成する材料として使用される熱硬化性樹脂として例えば、ビスフェノールＡ型液状エポキシ樹脂等が挙げられる。また、接続材１６を形成する材料として使用されるろう材として例えば、ハンダ、鉛、ガラスなどが挙げられる。
接続材１６は例えば導電性を有していてもよい。接続材１６として例えば、銀エポキシ、はんだ、異方性導電フィルム（ＡＣＦ）または異方性導電樹脂（ＡＣＰ）等である。接合材１５が導電性を有することで、フレキシブル基板５と無機基板４とを電気的に接合することが可能となる。例えばフレキシブル基板５と無機基板４とを接地電極と同電位で電気的に接合させることで、電子素子１０を外部からのノイズから守るシールドの役割を無機基板４に持たせることが可能となる。
また、図９Ａおよび図９Ｂに示す例ではフレキシブル基板５の外縁の一部は上面視において枠体２の外縁と同じ位置に位置している。フレキシブル基板５の外縁の一部が枠体２の外縁と同じ位置または内側に位置していることで、電子装置２１の外形のすべての基準を無機基板４の外縁で統一することが可能となる。よって、電子装置２１をより小型化することが可能となると同時に電子装置２１の外寸を統一することが容易となる。図９Ａおよび図９Ｂに示す例の様に、接続材１６の他の空間部１６ａを設ける方法としては、接合材１５の空間部１５ａと同様の方法で設けることが可能となる。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、図１Ａ〜図９Ｂに示す例では、パッド３の形状は矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態におけるパッド３の配置、数、形状などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではない。
１・・・・電子素子実装用基板
２・・・・枠体
３・・・・（電子素子接続用の）パッド
４・・・・無機基板
４ａ・・・周辺領域
４ｂ・・・実装領域
５・・・・フレキシブル基板
１０・・・電子素子
１２・・・蓋体
１３・・・接続部材
１４・・・接着部材
１５・・・接合材
１５ａ・・空間部
１６・・・接続材
１６ａ・・他の空間部
１９・・・筐体
２１・・・電子装置
２２・・・電子部品
３１・・・電子モジュール

Claims (8)

  1. 上面に電子素子が実装される実装領域と前記実装領域を取り囲んで位置した周辺領域とを有する無機基板と、
    前記無機基板の前記周辺領域に位置して、前記実装領域を取り囲む枠体と、
    前記無機基板と前記枠体との間であって、前記周辺領域に位置した導電性を有する接合材とを備えており、
    前記接合材は複数の空間部を有していることを特徴とする電子素子実装用基板。
  2. 上面に電子素子が実装される実装領域と前記実装領域を取り囲んで位置した周辺領域とを有する無機基板と、
    前記無機基板の前記周辺領域に位置して、前記実装領域を取り囲む枠体と、
    前記枠体の上面に位置した、パッドと、
    前記無機基板と前記枠体との間であって、前記周辺領域に位置した接合材とを備えており、
    前記接合材は複数の空間部を有しているとともに、前記空間部は、前記パッドと重なって位置していることを特徴とする電子素子実装用基板。
  3. 前記接合材の前記空間部は前記無機基板に面しているとともに、断面視において、前記接合材を上下に貫通していることを特徴とする請求項１または請求項２に記載の電子素子実装用基板。
  4. 前記接合材の前記空間部は前記枠体に面していることを特徴とする請求項１〜３のいずれか１つに記載の電子素子実装用基板。
  5. 平面視において、前記枠体の外縁は前記無機基板の外縁と重なるとともに、前記枠体の内縁は前記実装領域の外縁と重なっており、
    前記実装領域の中心は前記無機基板の中心から偏って位置しており、
    平面視において、前記接合材の前記空間部は、前記周辺領域が狭い箇所よりも広い箇所に多く位置していることを特徴とする請求項１〜４のいずれか１つに記載の電子実装用基板。
  6. 前記無機基板の上面と前記枠体の下面との間に位置して、前記実装領域を取り囲む枠状のフレキシブル基板をさらに備えたことを特徴とする請求項１〜５のいずれか１つに記載の電子素子実装用基板。
  7. 前記空間部の熱伝導率は、前記接合材の熱伝導率よりも小さいことを特徴とする請求項１〜６のいずれか１つに記載の電子素子実装用基板。
  8. 前記電子素子実装用基板の前記無機基板の前記実装領域に実装された電子素子と、
    前記電子素子実装用基板の前記枠体の上端に、前記枠体で取り囲まれた領域を覆って設けられた蓋体とを備えていることを特徴とする請求項１〜７のいずれか１つに記載の電子装置。
JP2017553435A 2016-05-20 2017-05-17 電子素子実装用基板および電子装置 Active JP6483854B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016101295 2016-05-20
JP2016101295 2016-05-20
PCT/JP2017/018554 WO2017200011A1 (ja) 2016-05-20 2017-05-17 電子素子実装用基板および電子装置

Publications (2)

Publication Number Publication Date
JPWO2017200011A1 JPWO2017200011A1 (ja) 2018-06-21
JP6483854B2 true JP6483854B2 (ja) 2019-03-13

Family

ID=60325231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017553435A Active JP6483854B2 (ja) 2016-05-20 2017-05-17 電子素子実装用基板および電子装置

Country Status (4)

Country Link
US (1) US10580711B2 (ja)
JP (1) JP6483854B2 (ja)
CN (1) CN109155288B (ja)
WO (1) WO2017200011A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112313793A (zh) * 2018-06-25 2021-02-02 日本电气硝子株式会社 盖构件的制造方法、盖构件、及电子零件封装体的制造方法
JP6625774B1 (ja) * 2019-02-20 2019-12-25 中央電子工業株式会社 中空パッケージ構造およびその製造方法、ならびに半導体装置およびその製造方法
CN110119225B (zh) * 2019-05-20 2022-05-10 业成科技（成都）有限公司 触控面板
JP6839248B1 (ja) * 2019-09-30 2021-03-03 浜松ホトニクス株式会社 光検出器
KR20210101440A (ko) * 2020-02-10 2021-08-19 삼성전자주식회사 Pcb 구조 및 이를 포함하는 전자 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326772A (ja) 1992-05-25 1993-12-10 Matsushita Electric Ind Co Ltd 放熱装置
TW363262B (en) * 1995-10-31 1999-07-01 Nhk Spring Co Ltd Metallic electronic component packaging arrangement
JP2000302976A (ja) * 1999-04-21 2000-10-31 Kanegafuchi Chem Ind Co Ltd 硬化性樹脂組成物および発泡性樹脂組成物
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
JP2009105224A (ja) 2007-10-23 2009-05-14 Yamaha Corp 半導体装置
JP2012049224A (ja) 2010-08-25 2012-03-08 Kyocera Corp 実装構造体および実装構造体の製造方法
JP2012102301A (ja) * 2010-11-13 2012-05-31 Nitto Denko Corp 気泡含有熱伝導性樹脂組成物層およびその製造方法、それを用いた感圧性接着テープ又はシート
JP5730038B2 (ja) 2011-01-27 2015-06-03 京セラ株式会社 半導体素子収納用パッケージ、およびこれを備えた半導体装置
US9596751B2 (en) 2014-04-23 2017-03-14 Kyocera Corporation Substrate for mounting electronic element and electronic device
JP6495740B2 (ja) * 2015-05-21 2019-04-03 京セラ株式会社 電子素子実装用基板および電子装置

Also Published As

Publication number Publication date
CN109155288B (zh) 2022-02-08
CN109155288A (zh) 2019-01-04
WO2017200011A1 (ja) 2017-11-23
JPWO2017200011A1 (ja) 2018-06-21
US20190295910A1 (en) 2019-09-26
US10580711B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
JP6483854B2 (ja) 電子素子実装用基板および電子装置
JP6068649B2 (ja) 電子素子実装用基板および電子装置
US9806005B2 (en) Electronic element mounting substrate and electronic device
JP6732932B2 (ja) 撮像素子実装用基体、撮像装置および撮像モジュール
WO2014115766A1 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
CN108461453B (zh) 电子元件安装用基板、电子装置以及电子模块
JP6962746B2 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
CN108028231B (zh) 电子元件安装用基板以及电子装置
JP6677595B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6760796B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2018121005A (ja) 電子素子実装用基板、電子装置および電子モジュール
US20170351069A1 (en) Electronic component mounting package and electronic device
JP6626752B2 (ja) 撮像素子実装用基板および撮像装置
JP6955366B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2017152521A (ja) 撮像素子実装用基板および撮像装置
JP6989292B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6849425B2 (ja) 電子装置および電子モジュール
JP6560076B2 (ja) 撮像装置
JP2019009375A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6606008B2 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP7145037B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP6943710B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6693754B2 (ja) 撮像素子実装用基板および撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190214

R150 Certificate of patent or registration of utility model

Ref document number: 6483854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150