JP6272052B2 - 電子素子搭載用基板及び電子装置 - Google Patents

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、チップコンデンサ等の電子部品が搭載される電子素子搭載用
基板および電子装置に関するものである。

従来からＣＣＤ型またはＣＭＯＳ型等の撮像素子、ＬＥＤ等の発光素子を電子素子搭載用基板に搭載した電子装置が知られている。このような電子装置の一つに、基板および枠体を有し、当該枠体の上面に接続端子を有する電子素子搭載用基板とその上面に光学フィルタ、又は透明な物質から成る蓋体等を設けた電子装置が知られている。このような電子装置は、基板上面および枠体内壁で形成された凹部に電子素子が搭載され、枠体上面の接続端子に外部回路又は電子部品等が電気的に接続される。

特開２００２−２５２７９７

しかしながら、接続端子と外部回路又は電子部品等とを接続するための領域を確保するため、蓋体と枠体上面との接合領域を十分確保することが困難だった。また、電子装置の小型化の要求により、この接合領域の確保はさらに困難だった。よって、枠体の外縁を基板の外縁より内側にすることで、枠体の側面と基板の上面とで構成される段差部を設け、当該段差部に接続端子が設けられる構成が考えられる。しかしながら、電子素子の作動時に発生した熱に起因して蓋体と基板との間に温度差が生じる。また、一般的に蓋体と基板とは熱膨張係数が異なる。よって、両部材間の熱膨張・熱収縮の大きさに差が生じ、段差部に隣接する枠体の側壁には熱応力がかかりやすくなっていた。この熱応力による変形が繰り返し発生するため、枠体、又は枠体と基板との接合部分に応力が集中して、クラック又は割れが発生するおそれがあった。

本発明の目的は、枠体、又は枠体と基板との接合部近傍にクラック又は割れが発生することを抑制することができる電子素子搭載用基板と、電子素子搭載用基板を用いた電子装置とを提供することにある。

本発明の一つの態様に係る電子素子搭載用基板は、電子素子搭載部を有する基板と、該基板の上面に接合された枠体と、を有しており、上面視において、前記枠体の外縁の少なくとも一部は、前記基板の外縁より内側に位置しており、前記枠体の側面と前記基板の上面とによって段差部が設けられており、該段差部において、前記枠体は、前記基板の外縁に向かって突出する第１支持部を有しており、該第１支持部は、前記枠体および前記基板と一体化しており、前記第１支持部の幅は、前記基板に近づくほど広くなっている。
本発明の一つの態様に係る電子素子搭載用基板は、電子素子搭載部を有する基板と、該基板の上面に接合された枠体と、を有しており、上面視において、前記枠体の外縁の少なくとも一部は、前記基板の外縁より内側に位置しており、前記枠体の側面と前記基板の上面とによって段差部が設けられており、該段差部において、前記枠体は、前記基板の外縁に向かって突出する第１支持部を有しており、該第１支持部は、前記枠体および前記基板と一体化しており、前記基板の上面において、隣り合う第１支持部の間に、切り欠きが設けられているとともに、前記切り欠きは複数設けられており、前記切り欠き同士の深さが異なっている。

本発明の一つの態様に係る電子装置は、上記の電子素子搭載用基板と、前記基板の前記電子素子搭載部に搭載された電子素子と、を有する。

本発明の一態様に係る電子素子搭載用基板は、枠体は、基板の外縁に向かって突出する第１支持部を有しており、第１支持部は、枠体および基板と一体化している。これにより、変形を起こしやすい、段差部に隣接する枠体の側壁を第１支持部によって支持することにより、枠体の側壁の変形を抑制するので、枠体又は枠体と基板との接合部近傍に、クラック又は割れ等が発生することを抑制することができる。

本発明の一つの態様に係る電子装置は、上記の電子素子搭載用基板と、前記基板の前記電子素子搭載部に搭載された電子素子と、を有するので、枠体、又は枠体と基板との接合部近傍にクラックが発生しにくくなり、長期信頼性の向上を図ることができる。

（ａ）は、本発明の第１の実施形態に係る電子素子搭載用基板および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＸ−Ｘ線に対応する縦断面図である。 （ａ）は、本発明の第２の実施形態に係る電子素子搭載用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＸ−Ｘ線に対応する縦断面図である。 （ａ）は、本発明の第３の実施形態に係る電子素子搭載用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＸ−Ｘ線に対応する縦断面図である。 （ａ）は、本発明の第４の実施形態に係る電子素子搭載用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＸ−Ｘ線に対応する縦断面図である。 （ａ）は、本発明の第５の実施形態に係る電子素子搭載用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＸ１−Ｘ１線に対応する縦断面図であり、（ｃ）は、（ａ）のＸ２−Ｘ２線に対応する縦断面図である。 （ａ）は、本発明の第６の実施形態に係る電子素子搭載用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＸ１−Ｘ１線に対応する縦断面図であり、（ｃ）は、（ａ）のＸ２−Ｘ２線に対応する縦断面図である。 図６（ａ）のＹ−Ｙ線に対応する縦断面図である。

以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子搭載用基板に電子素子が搭載された構成を電子装置とする。電子素子搭載用基板および電子装置は、いずれの方向が上方若しくは下方とされてもよいものであるが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方として、上面若しくは下面の語を用いるものとする。

（第１の実施形態）
図１を参照して本発明の第１の実施形態における電子装置２１、及び電子素子搭載用基板１について説明する。本実施形態における電子装置２１は、電子素子搭載用基板１と電子素子１０とを備えている。

電子素子搭載用基板１は、電子部品搭載部１１を有する基板２と、基板２の上面に接合された枠体４と、を有しており、上面視において、枠体４の外縁の少なくとも一部は、基板２の外縁より内側に位置しており、枠体４の側面と基板２の上面とによって段差部５が設けられており、段差部５において、枠体４は、基板２の外縁に向かって突出する第１支持部６ａを有しており、この第１支持部６ａは、枠体４および基板２と一体化している。

図１に示す例では、基板２は貫通孔を有する第１基部２ｂと貫通孔を有さない第２基部２ｃとから形成される凹部２ａを有しており、枠体４は凹部２ａより大きい開口部４ａを
有している。凹部２ａの開口と開口部４ａとは連結している。

図１に示す例では、基板２の上面と、枠体４の内側の側面とによって内側段差部が形成されており、この内側段差部に電子素子接続用パッド３が設けられている。

図１に示す例では、基板２の凹部２ａの底面が電子素子搭載部１１であり、凹部２ａに電子素子１０が収納されている。

基板２を形成する第１基部２ｂ及び第２基部２ｃ並びに後述する枠体４の材料は例えば、電気絶縁性セラミックス、又は樹脂（プラスティックス）等が使用される。

基板２を形成する第１基部２ｂ及び第２基部２ｃ並びに枠体４の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，又はガラスセラミックス焼結体等が挙げられる。

基板２を形成する第１基部２ｂ及び第２基部２ｃ並びに枠体４の材料として使用される樹脂としては例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，又はフッ素系樹脂等が挙げられる。フッ素系樹脂としては例えば、ポリエステル樹脂、又は四フッ化エチレン樹脂が挙げられる。

図１に示す例において、基板２を形成する第１基部２ｂ及び第２基部２ｃ並びに枠体４は、前述した材料から成る絶縁層を複数上下に積層して形成されている。

基板２を形成する第１基部２ｂ及び第２基部２ｃ並びに枠体４は、図１に示すように２層の絶縁層から形成されていても良いし、単層または３層以上の絶縁層から形成されていても良い。図１に示す例では、基板２を形成する第１基部２ｂ及び第２基部２ｃ並びに枠体４は２層の絶縁層から形成されており、基板２の上面には、複数の電子素子接続用パッド３、又は接続端子８が設けられている。

基板２および枠体４の内部には、配線導体が設けられていても良いし、基板２および枠体４は、表面に露出した配線導体を有していても良い。また、その配線導体によって、後述する接続端子８と電子素子接続用パッド３とが電気的に接続されていても良い。また、基板２および枠体４の内部に設けられたそれぞれの配線導体が、基板２および枠体４のそれぞれの表面に露出した配線導体等によってそれぞれ電気的に接続していても良い。

電子素子接続用パッド３、後述する接続端子８および配線導体は、基板２又は枠体４が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等のメタライズから成る。また、接続端子８および電子素子接続用パッド３は、基板２又は枠体４が樹脂から成る場合には、銅（Ｃｕ），金（Ａｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）またはチタン（Ｔｉ）およびそれらの合金等の金属材料から成る。

電子素子接続用パッド３、接続端子８、及び配線導体の露出表面に、めっき層が設けられることが好ましい。この構成によれば、電子素子接続用パッド３、接続端子８、および配線導体の露出表面を保護して酸化を防止できる。また、この構成によれば、電子素子接続用パッド３と電子素子１０との電気的接続、又は接続端子８と外部回路基板との電気的接続を良好にできる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。

図１に示す例のように、基板２の上面には枠体４が接合されている。枠体４は上面視において枠体４の外縁の少なくとも一部が、基板２の外縁より内側に位置しており、枠体４の外側の側面と基板２の上面とによって段差部５が設けられている。

図１に示す例においては、ｘ方向において枠体４の開口部４ａを挟むように、２つの段差部５が配置されている。

一般的に、基板２と蓋体１３とは、熱膨張係数が異なる。例えば、基板２が酸化アルミニウム焼結体から成る場合には、基板２の熱膨張係数は７．１×１０^−６／℃であり、蓋体１３が、石英ガラスから成る場合には、蓋体１３の熱膨張係数は、０．６×１０^−６／℃である。そのため枠体４の上面に、基板２とは熱膨張係数の異なる蓋体１３を接合した場合、電子素子１０の作動時に繰り返して熱が発生すると、基板２と蓋体１３との間に生じる温度差と、基板２と蓋体１３との熱膨張係数の違いによって、両部材間で熱膨張・熱収縮の差が発生する。この基板２と蓋体１３との間の熱膨張・熱収縮の差によって、枠体４が変形しようとする。よって、枠体４、又は枠体４と基板２との接合部分に応力が集中する。従って、電子素子１０の作動が繰り返されることによって枠体４、又は枠体４と基板２との接合部分近傍にクラック又は割れが発生しやすくなる。

図１に示す例のように、段差部５において、枠体４は、基板２の外縁に向かって突出する第１支持部６ａを有しており、この第１支持部６ａは、枠体４および基板２と一体化している。より詳細には、第１支持部６ａは、枠体４の外側の側面、および基板２の上面と一体化している。よって、枠体４の上面に、基板２とは熱膨張係数の異なる蓋体１３を接合させて電子素子１０を作動させたとしても、第１支持部６ａによって、変形の生じやすい、段差部５に隣接する枠体４の側壁の変形が抑制される。従って、電子素子１０の作動が繰り返されたとしても、枠体４、又は枠体４と基板２との接合部近傍にクラックが発生することを抑制することが可能となる。

基板２及び枠体４が電気絶縁性セラミックスから成る場合は、例えばセラミックグリーンシートの状態で積層して加圧し、同時焼結させることにより基板２と枠体４とが互いに接合される。また、例えば、基板２と枠体４となるセラミックグリーンシートを焼成した後、基板２と枠体４とをはんだ、又はガラス等のろう材により、接合してもよい。

また、基板２を形成する第１基部２ｂ及び第２基部２ｃが、ともに電気絶縁性セラミックスから成る場合には、基板２と枠体４との接合方法と同様の方法により接合される。

また、図１に示す例のように、第１支持部６ａは、段差部５の中央部に設けられていることが好ましい。これにより、枠体４の側壁において最も変形が生じやすい部分に第１支持部６ａが設けられているので、枠体４の側壁に変形が発生することを抑制することができる。よって、枠体４、又は枠体４と基板２との接合部近傍にクラックが発生することを抑制することが可能となる。

また、図１に示す例のように、段差部５の両端部にさらに第１支持部６ａが設けられていることが好ましい。このように両端部に第１支持部６ａを設けることで、枠部４に変形が発生することをより効果的に抑制し、枠体４、又は枠体４と基板２との接合部近傍にクラックが発生することを抑制することが可能となる。

また、図１に示す例のように、段差部５における、基板２の上面に、接続端子８が設けられていてもよい。よって、従来のように接続端子８を枠体４の上面に設ける必要がない。従って、接続端子８が無くなって平坦になった枠体４の上面に、蓋体１３を接合させる
ことができる。結果として、蓋体１３と枠体４の上面との密着力が向上し、枠体４の内部空間の封止性を向上させることができる。

接続端子８は、例えば、基板２内部の配線導体等により電子素子接続用パッド３と電気的に接続されている。

また、１つの第１支持部６ａの幅は段差部５のｙ方向の長さの１０％以上であると、より効果的に枠体４、又は枠体４と基板２との接合部近傍におけるクラックの発生を抑制することができる。

第１支持部６ａは、基板２を形成する第１基部２ｂ及び第２基部２ｃと同様の材料で形成される。また、第１支持部６ａの内部に配線導体を設けていても良い。

第１支持部６ａは、図１に示す例のように、枠体４と一体であることにより、枠体４と第１支持部６ａとの接合箇所に隙間等ができにくいため、より効果的に枠体４の変形を抑制することができる。

電子装置２１は、電子素子搭載用基板１の電子素子搭載部１１に搭載された電子素子１０と、電子素子搭載用基板１の上面に接合された蓋体１３とを有している。電子素子１０は例えば、ＣＣＤ型若しくはＣＭＯＳ型等の撮像素子、又はＬＥＤ等の発光素子が用いられる。また、電子素子１０としては、チップコンデンサ等の電子部品が用いられても良い。図１に示す例においては、電子素子１０の各電極は、接続部材１２（ボンディングワイヤ）によって電子素子接続用パッド３に電気的に接続されている。接続部材１２は、ボンディングワイヤ以外にも金バンプまたはハンダ等が使用される。

蓋体１３は、例えば、ガラス又は光学フィルタ等が使用され、熱硬化性樹脂又は低融点ガラス等の接合部材１４により、電子素子搭載用基板１に接合される。

本発明の電子装置２１は、上記構成の電子素子搭載用基板１と、基板２の凹部２ａの電子素子搭載部１１に搭載された電子素子１０と、電子素子搭載用基板１の枠体４の上面に接合された蓋体１３とを有していることにより、長期信頼性を向上させた電子装置２１を提供することができる。

次に、本実施形態の電子素子搭載用基板１の製造方法について説明する。

（１）まず、基板２を形成する第１基部２ｂ及び第２基部２ｃ並びに枠体４を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）質焼結体である絶縁基板２を得る場合には、Ａｌ_２Ｏ_３の粉末に焼結助材としてシリカ（ＳｉＯ_２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。

なお、基板２を形成する第１基部２ｂ及び第２基部２ｃ並びに枠体４が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等によって成形することによって基板２を形成する第１基部２ｂ及び第２基部２ｃ並びに枠体４を形成することができる。

また、基板２を形成する第１基部２ｂ及び第２基部２ｃ並びに枠体４は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい
。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成する第１基部２ｂ及び第２基部２ｃ並びに枠体４を形成できる。

（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電子素子接続用パッド３、配線導体、および接続端子８となる部分に金属ペーストを塗布又は充填する。この金属ペーストは、基板２および枠体４となるセラミックグリーンシートと同時に焼成することによって、電子素子接続用パッド３、接続端子８、前述した配線導体等が形成される。

この金属ペーストは、タングステン，モリブデン，マンガン，銀または銅等の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２および枠体４との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。

（３）次に、前述のグリーンシートを金型等によって加工する。第１基部２ｂ及び枠体４となるグリーンシートの中央部に、貫通孔を形成する。

また、枠体４となるグリーンシートの外縁の一部を、第１の支持部６が残るようにして、除去する。この除去によって、枠体４の外縁が基板２の外縁より中央側になって段差部５が形成される。例えば、金型を用いて、グリーンシートの外縁に複数の孔を打ち抜くことで、複数の孔の間の領域は第１支持部６ａとなる。

また、複数の孔は、一つずつ形成しても良いし、複数同時に形成しても良い。これは金型の形状によって選択することができる。また、電子素子搭載用基板１が複数の絶縁層から成る場合、各絶縁層となるグリーンシートを積層して加圧することによりグリーンシート積層体を作製することができる。

なお、複数の孔を形成した後、複数のグリーンシートを積層しても良いし、複数のグリーンシートを積層した後、複数の孔を形成してもよい。

また、第１支持部６ａは、上述のグリーンシート加工以外の方法で形成されても良い。例えば、枠体４となる四角形状のグリーンシートを、基板２となるグリーンシート上に積層した後、第１支持部６ａとなる絶縁材料を、別途、段差部４に設けた後で、同時焼成すれば良い。または、焼結後の枠体４および基板２によって設けられた段差部に、第１支持部６ａを配置して、はんだ又はろう材等によって段差部４に接合させれば良い。

（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧することによりセラミックグリーンシート積層体を作製する。本工程では、例えば、第１基部２ｂと、第２基部２ｃと、枠体４とを積層して加圧することで、電子素子搭載用基板１となる積層体を作製する。また、その際、第１基部２ｂ、第２基部２ｃおよび枠体４の表面に配線導体を露出させておき、第１基部２ｂと、第２基部２ｃと、枠体４とを積層して加圧することで、それぞれの配線導体を電気的に接続させても良い。

（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、電子素子搭載用基板１が複数配列された多数個取り基板を得る。なお、この工程によって、前述した金属ペーストは、電子素子接続用パッド３、接続端子８、または配線導体となる。

（６）次に、焼成して得られた多数個取り基板を複数の電子素子搭載用基板１に分断す
る。この分断においては、電子素子搭載用基板１の外縁となる箇所に沿って多数個取り基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等により電子素子搭載用基板１の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り基板の厚みより小さく切り込むことによって形成することができるが、多数個取り基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。

上記（１）〜（６）の工程によって、電子素子搭載用基板１が得られる。

このようにして形成された電子素子搭載用基板１の電子素子搭載部１１に電子素子１０を搭載し、電子装置２１を作製することができる。

本発明の電子装置２１によれば、上記構成の電子素子搭載用基板１と、基板２の電子素子搭載部１１に搭載された電子素子１０と、を有していることにより、長期信頼性を向上させた電子装置２１を提供することができる。また、図１に示す例においては、枠体４の上面に蓋体１３が接合されている。

また、図１に示す例においては、蓋体１３の下面は、接合部材１４によって、枠体４の上面と第１支持部６ａの上面とに接合されている。

また、図１に示す例のように、接合部材１４は、枠体４および第１支持部６ａの上面のみに配置されていることが好ましい。このような構成によれば、段差部５内に接合部材１４が入り込んでいる場合と比較し、段差部５の接続端子８を良好に外部回路又は電子部品と電気的に接続できる。また、接合部材１４の量のコントロールが容易となるため、生産性の低下を抑制することができる。

また、図１に示す例のように、接合部材１４は、その一部が第１支持部６ａの上面と蓋体１３の下面との間に入り込んでいることが好ましい。このような構成によれば、部分的に接合部材１４の幅を大きくすることができるので、応力の分散を行うことができ、電子素子搭載用基板１と蓋体１３との接合信頼性を高めることができる。

（第２の実施形態）
次に、本発明の第２の実施形態による電子素子搭載用基板１および電子装置２１について、図２を参照しつつ説明する。

本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、上面視において、段差部５の両端部に位置する第１支持部６ａの内側の側面間の距離が、凹部２ａの辺の長さ（ｙ方向の長さ）以下である点、基板２が第１基部２ｂと金属平板２ｄとから成る点である。

図２に示す例のように、上面視において、段差部５の両端部に位置する第１支持部６ａの内側の側面間の距離は、凹部２ａの辺の長さ（ｙ方向の長さ）以下であることが好ましい。また、段差部５の両端部の第１支持部６ａの内側の側面は、その第１支持部６ａの配置方向（ｙ方向）に延びる凹部２ａの辺の両端より、その配置方向（ｙ方向）において基板２の中央側（Ｘ−Ｘ線側）に位置している。この構成により、電子装置の作動時に、枠体４の変形の起点となる枠体４の開口４ａの角部を、段差部５の両端に設けられた第１支持部６ａによって保持することができる。よって、枠体４の変形をより効果的に抑制することができ、電子素子１０の作動が繰り返されたとしても、枠体４、又は枠体４と基板２
との接合部近傍に、クラック又は割れが発生することを、より低減させることができる。

また、図２に示す例において、基板２は第１基部２ｂと金属平板２ｄとから成る。第１基部２ｂは貫通孔を有している。第１基部２ｂの貫通孔の内壁と金属平板２ｄの上面とで凹部２ａが形成されおり、凹部２ａに電子素子１０が搭載されている。また、例えば、金属平板２ｄとしては、銅板（熱伝導率：３９８Ｗ／ｍＫ）を用いることができる。この場合には、第２基部２ｃとして酸化アルミニウム質焼結体（熱伝導率：２０Ｗ／ｍＫ）を用いた場合より、第２基部２ｃ（金属平板２ｄ）からの放熱性を良好とすることができる。よって、金属平板２ｄから、基板２を形成する第１基部２ｂおよび蓋体１３の方に熱が伝わるのを抑制できるので、両部材の温度差を小さくすることができる。そのため、第１基部２ｂと蓋体１３との間の熱膨張・熱収縮の差を小さくすることができ、枠体４の側壁の変形をより効果的に抑制することができる。これによって、電子素子１０の作動が繰り返されたとしても、枠体４、又は枠体４と基板２との接合箇所近辺のクラック又は割れの発生をより低減させることができる。

金属平板２ｄは、例えば、第１基部２ｂが電気絶縁性セラミックスから成る場合、ステンレス（ＳＵＳ）、Ｆｅ−Ｎｉ−Ｃｏ合金、４２アロイ，銅（Ｃｕ），又は銅合金等から成る。

例えば、基板２を形成する第１基部２ｂが約５×１０^−６／℃〜１０×１０^−６／℃の熱膨張率を有する酸化アルミニウム質焼結体であり、金属平板２ｄが約１０×１０^−６／℃の熱膨張率を有するステンレス（ＳＵＳ４１０）であることが好ましい。この場合には、電子装置の作動時に基板２を形成する第１基部２ｂと金属平板２ｄとの熱収縮差・熱膨張差が小さくなるので、枠体４にかかる熱応力を緩和することができる。

また、金属平板２ｄは、熱硬化性樹脂又は低融点ガラス等からなる接着部材により第１基部２ｂに接合されている。熱硬化性樹脂としては、例えば、ビスフェノールＡ型液状エポキシ樹脂等が用いられる。接着部材として、電子素子１０の搭載時の作動時の熱によって変性しないものを用いることによって、電子素子１０の搭載時、又は作動時に第１基部２ｂと金属平板２ｄとが剥離することを良好に抑制することができるので好ましい。

（第３の実施形態）
次に、本発明の第３の実施形態による電子素子搭載用基板１および電子装置２１について、図３を参照しつつ説明する。

本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、縦断面視における第１支持部６ａの形状である。

なお、図３に示す例において、基板２は貫通孔を有する第１基部２ｂと貫通孔を有さない第２基部２ｃとから形成されている。また、第１基部２ｂの貫通孔の内壁と第２基部２ｃの上面とで形成される凹部２ａを有しており、電子素子１０は凹部２ａに収納されている。

図３（ｂ）に示す例においては、第１支持部６ａの幅は、基板２に近づくほど広くなっている。この構成により、枠体４の温度変化に伴う応力が集中しやすい枠体４と絶縁基板２との接合部の幅を厚くして、枠体４の変形を効果的に防ぐことが可能となり、電子素子１０の作動が繰り返されたとしても、枠体４、又は枠体４と基板２との接合部近傍における、クラック又は割れの発生を防ぐことができる。また、この構成により、第１支持部６ａの上端部は下端部より幅を小さくしておくことができる。よって、図３（ｂ）に示すように、第１支持部６ａ同士の間の空間では、上方が下方より幅が広い。従って、例えば、
電子部品、又はフレキシブル基板を接続端子８に接続させる際に、第１支持部６ａに当てないようにスムーズに段差部５内に配置させることができる。また、段差部５の接続端子８にワイヤボンディングを接続させる際に、キャピラリを第１支持部６ａに当てないようにスムーズに段差部５内に配置させることができる。よって、作業効率が向上する。

また、第１支持部６ａの幅は下面側（基板２側）の幅が上面側の幅に比べて３０〜５０％程度大きいことが好ましい。３０％以上に幅を大きくすることで、枠体４の変形を効果的に抑制することができる。また、５０％以下の幅とすることで、第１支持部６ａの上面側に位置する部位と第１支持部６ａの下面側に位置する部位との幅の均衡をとることができ、第１支持部６ａの上面側に位置する部位に、クラック又は割れ等が発生することを防ぐことが可能となる。また、５０％以下の幅とすることで、基板２の上面において接続端子８を配置するスペースの減少を防ぐことができる。

また、図３に示す例のように、第１支持部６ａの幅は上面側から下面側（基板２側）にかけて、連続的に大きくなっていることが好ましい。このことにより、急に幅の厚みが変化している部位に応力が集中することを抑制し、基板２と第１支持部６ａとの接合部にクラック等が発生しやすくなることを抑制するためである。

さらに、図示はしないが、第１支持部６ａの側面を曲面状とすることで、基板２と第１支持部６ａとの接合部にクラック等が発生しやすくなることを効果的に抑制することができる。このような構成は、例えば枠体４および第１支持部６ａが電気絶縁性セラミックスから成る場合、打ち抜くための金型のパンチとダイスとの間のクリアランスを設定することで、作製することができる。

（第４の実施形態）
次に、本発明の第４の実施形態による電子素子搭載用基板１および電子装置２１について、図４を参照しつつ説明する。

本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、上面視における、枠体４と第１支持部６ａとの接合箇所の形状と、基板２が第１基部２ｂと金属平板２ｄとから成る点である。

図４に示す例においては、基板２は第１基部２ｂと金属平板２ｄとから成る。第１基部２ｂは貫通孔を有している。第１基部２ｂの貫通孔の内壁と金属平板２ｄの上面とで凹部２ａが形成されおり、凹部２ａに電子素子１０が搭載されている。

図４に示される例において、上面視において、第１支持部６の側面と、枠体４の側面との間の角部が曲線であることが好ましい。この構成によって、第１支持部６の側面と、枠体４の外側の側面との間の角部に応力が集中することを抑制することができる。よって、枠体４の外側の側面との間の角部にクラック又は割れ等も抑制することができる。

このような構成を形成するためには、例えば、前述したセラミックグリーンシートに複数の孔を打ち抜く工程において、金型の対応する箇所を曲線状に設定し、角部が曲線状である孔を複数打ち抜けばよい。

また、図４に示す例のように、基板２を形成する金属平板２ｄが、上面視において、基板２を形成する第１基部２ｂよりも外側に位置する外側領域を有することが好ましい。この場合には、金属平板２ｄから外部へ効率良く放熱することができる。よって、金属平板２ｄから、第１基部２ｂおよび蓋体１３（図示せず）の方に熱が伝わるのを抑制できるので、両部材の温度差を小さくすることができる。そのため、基板２と蓋体１３との間の熱
膨張・熱収縮の差を小さくすることができ、枠体４の側壁の変形をより効果的に抑制することができる。これによって、電子素子１０の作動が繰り返されたとしても、枠体４、又は枠体４と基板２との接合箇所近辺のクラック又は割れの発生をより低減させることができる。

また、金属平板２ｄの外側領域に、貫通孔９を設けても良い。この場合には、第１基部２ｂと金属平板２ｄとを接合する場合、又は電子素子搭載用基板１に電子素子１０を搭載する場合に、貫通孔９を位置合わせ用の目印して利用することができる。

（第５の実施形態）
次に、本発明の第５の実施形態による電子素子搭載用基板１および電子装置２１について、図５を参照しつつ説明する。

本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、電子素子搭載用基板１が第２支持部６ｂを有している点、基板２が凹部２ａを有さない点である。

図５に示される例において、枠体４は、基板２の中央部に向かって突出する第２支持部６ｂを有しており、この第２支持部６ｂは、枠体４および基板２と一体化していることが好ましい。より詳細には、第２支持部６ｂは、枠体４の内側の側面、および基板２の上面と一体化している。この場合には、枠体４側壁の外側の側面および内側の側面から枠体４側壁を保持することができる。よって、蓋体１３と基板２との間の熱膨張差・熱収縮差に起因した熱応力が、枠体４側壁に作用することを緩和できるので、枠体４、又は枠体４と基板２との接合部近傍にクラック又は割れが発生することを抑制することが可能となる。

図５に示される例のように、上面視において、第２支持部６ｂの側面と、枠体４の内側の側面との間の角部が曲線であることが好ましい。この場合には、第２支持部６ｂの側面と、枠体４の内側の側面との間の角部に応力が集中するのを防ぐことができる。

また、第２支持部６ｂは、枠体４の側壁を挟んで第１支持部６ａと対向する位置に設けられていることが好ましい。この場合には、枠体４側壁の撓みによる変形をより効果的に抑制できる。

このような第２支持部６ｂは第１支持部６ａと同様の材料及び製造方法で作成することができる。

また、図５に示される例のように、基板２に凹部２ａが設けられていなくても良い。この例においては、基板２は、貫通孔を有さない第２基部２ｃのみから成り、貫通孔を有する第１基部２ｂを有していない。よって、基板２は、平板状である。この基板２の上面に、電子素子１０が収納されている。このような構成により、第１の実施形態と比較して、薄型化を実現できる。

また、枠体４の上面と蓋体１３下面とを接合する接合部材１４は、その一部が第１支持部６ａの上面と蓋体の下面との間、および、第２支持部６ｂの上面と蓋体の下面との間に入り込んでいることが好ましい。このような構成によれば、部分的に接合部材の幅を大きくすることができるので、応力の分散を行うことができ、電子素子搭載用基板１と蓋体１３との接合信頼性を高めることができる。

（第６の実施形態）
次に、本発明の第６の実施形態による電子素子搭載用基板１および電子装置２１につい
て、図６を参照しつつ説明する。

本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、基板２の上面に切り欠き１５が設けられている点である。

図６に示す例において、基板２は、貫通孔を有する第１基部２ｂと貫通孔を有さない第２基部２ｃとから形成されている。この例においては、第１基部２ｂは３層の絶縁体層から成り、第１基部２ｂは２層の絶縁体層から成っている。この第１基部２ｂの貫通孔の内壁と第２基部２ｃの上面とで形成される凹部２ａに、電子素子１０が収納されている。

図６（ｃ）に示す例においては、基板２の上面において、隣り合う第１支持部６ａの間に、切り欠き１５が設けられている。このように、切り欠き１５が設けられていることによって、切り欠き１５内部に電子部品又は外部接続端子等を配置するスペースを大きくすることができる。

また、図６（ｃ）に示す例においては、切り欠き１５は複数設けられており、切り欠き１５同士の深さが異なっている。この構成によれば、切り欠き１５内部に配置する電子部品等の大きさが異なる場合にも、配置のスペースを調整することができる。また、切り欠き１５が設けられた段差部５と、設けられていない段差部５との間でも、電子部品等を収納するためのスペースを調整することができる。

また、図７に示す例のように、第１基部２ｂを構成する３層の絶縁体層のうち、上側の一層は、下側の他の２層より貫通孔が大きい。この例の第１基部２ｂにおいては、上側の一層の貫通孔の内壁と、その直下の層の上面とによって、内側段差部が形成されている。電子素子接続用パッド３は、この内側段差部に設けられている。

なお、本発明は上述の実施形態の例に限定されるものではなく、種々の変形は可能である。

また、図１〜図６に示される例のように、段差部５を非対称に形成させていると、電子素子１０を実装する際などの方向性の認識を容易に行うことができる。

また、例えば、図１〜図６に示す例では、枠体４や基板２の開口は矩形状であるが、円形状やその他の多角形状であってもかまわない。

また、本実施形態における電子素子接続用パッド３、接続端子８の配置、数、形状などは指定されない。

また、本実施形態における基板２となる金属平板２ｄの外側領域や貫通孔９の形状、面積などは指定されない。

また、本実施形態において、上面視において電子装置２１は電子素子１０（撮像素子）と重なる位置にガラスや水晶等から成る透明な蓋体やフィルター等を有していてもよい。

１・・・・電子素子搭載用基板
２・・・・基板
２ａ・・・凹部
２ｂ・・・第１基部
２ｃ・・・第２基部
２ｄ・・・金属平板
３・・・・電子素子接続用パッド
４・・・・枠体
４ａ・・・開口部
５・・・・段差部
６・・・・支持部
６ａ・・・第１支持部
６ｂ・・・第２支持部
７・・・・貫通孔
８・・・・接続端子
９・・・・貫通孔
１０・・・電子素子
１１・・・電子素子搭載部
１２・・・接続部材
１３・・・蓋体
１４・・・接合部材
１５・・・切り欠き
２１・・・電子装置

Claims (9)

1. 電子素子搭載部を有する基板と、
   該基板の上面に接合された枠体と、を有しており、
   上面視において、前記枠体の外縁の少なくとも一部は、前記基板の外縁より内側に位置しており、
   前記枠体の側面と前記基板の上面とによって段差部が設けられており、
   該段差部において、前記枠体は、前記基板の外縁に向かって突出する第１支持部を有しており、
   該第１支持部は、前記枠体および前記基板と一体化しており、前記第１支持部の幅は、前記基板に近づくほど広くなっている
   電子素子搭載用基板。
2. 前記第１支持部は、前記段差部の中央部に設けられている
   請求項１記載の電子素子搭載用基板。
3. 前記段差部の両端部にさらに第１支持部が設けられている
   請求項２記載の電子素子搭載用基板。
4. 上面視において、前記第１支持部の側面と、前記枠体の側面との間の角部が曲線である
   請求項１乃至請求項３のいずれか記載の電子素子搭載用基板。
5. 前記枠体は、前記基板の中央部に向かって突出する第２支持部を有しており、
   該第２支持部は、前記枠体および前記基板と一体化している
   請求項１乃至請求項４のいずれか記載の電子素子搭載用基板。
6. 前記段差部における、前記基板の前記上面に、接続端子が設けられている
   請求項１乃至請求項５のいずれか記載の電子素子搭載用基板。
7. 前記基板の上面において、隣り合う第１支持部の間に、切り欠きが設けられている
   請求項１乃至請求項６のいずれか記載の電子素子搭載用基板。
8. 電子素子搭載部を有する基板と、
   該基板の上面に接合された枠体と、を有しており、
   上面視において、前記枠体の外縁の少なくとも一部は、前記基板の外縁より内側に位置
   しており、
   前記枠体の側面と前記基板の上面とによって段差部が設けられており、
   該段差部において、前記枠体は、前記基板の外縁に向かって突出する第１支持部を有しており、
   該第１支持部は、前記枠体および前記基板と一体化しており、前記基板の上面において、隣り合う第１支持部の間に、切り欠きが設けられているとともに、前記切り欠きは複数設けられており、前記切り欠き同士の深さが異なっている
   電子素子搭載用基板。
9. 請求項１乃至請求項８のいずれかに記載の電子素子搭載用基板と、
   前記基板の前記電子素子搭載部に搭載された電子素子と、
   を有する電子装置。

Images