JP6400985B2 - 電子素子実装用基板及び電子装置 - Google Patents
電子素子実装用基板及び電子装置 Download PDFInfo
- Publication number
- JP6400985B2 JP6400985B2 JP2014174103A JP2014174103A JP6400985B2 JP 6400985 B2 JP6400985 B2 JP 6400985B2 JP 2014174103 A JP2014174103 A JP 2014174103A JP 2014174103 A JP2014174103 A JP 2014174103A JP 6400985 B2 JP6400985 B2 JP 6400985B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- electronic element
- wiring board
- electronic device
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Description
)等の発光素子等の電子素子が搭載される電子素子実装用基板および電子装置に関するものである。
線基板と、前記貫通孔の内部に配置されており、上面の中央部に電子素子実装部を有するとともに、前記配線基板の下面よりも上に位置した金属板とを有しており、前記金属板の側面と、前記貫通孔の内壁とが、接合材を介して接合されており、前記金属板の端部の上面および下面に前記接合材を有している。
記電子素子実装部に実装された電子素子と、電子素子実装用基板の上面に設けられた蓋体
と、を有する。
図1を参照して本発明の第1の実施形態における電子装置21、及び電子素子実装用基板1について説明する。本実施形態における電子装置21は、電子素子実装用基板1と電子素子10とを備えている。
板2dの内側側面と第2配線基板2eの上面とによって段差部が形成されており、この段差部に電子素子接続用パッド3が設けられている。
を有している。また、図1に示す例において、電子装置21は電子素子実装用基板1の上面に接合された蓋体12を有している。
ことができる。
次に、本発明の第2の実施形態による電子素子実装用基板1および電子装置21について、図2および図3を参照しつつ説明する。なお、図2および図3では蓋体12を省略している。
2fに嵌合させる工程において、接合材15が溝2fに充填されていることによって加熱を行う工程で凸部4aの周囲全体に接合材15を設けることができる。よって、金属板4と配線基板2との接合強度を向上させることができる。また、溝2fに接合材15が充填されていることにより、水分や埃等が溝2fに溜まりにくくなり、接合材15の劣化を低減させることができる。よって、金属板4と配線基板2との接合信頼性を向上させることができる。
次に、本発明の第3の実施形態による電子素子実装用基板1および電子装置21について、図4を参照しつつ説明する。なお、図4では蓋体12を省略している。
、撮像素子の外周部に設けられた信号処理部の熱が受光面に伝わることを低減させることができる。よって、受光面が熱によってゆがむことを低減させることができ、より良好な画像を取得することが可能となる。
次に、本発明の第4の実施形態による電子素子実装用基板1および電子装置21について、図5を参照しつつ説明する。なお、図5では蓋体12を省略している。
2・・・・配線基板
2a・・・貫通孔
2b・・・第1貫通孔
2c・・・第2貫通孔
2d・・・第1配線基板
2e・・・第2配線基板
2f・・・溝
3・・・・電子素子接続用パッド
4・・・・金属板
4a・・・凸部
4b・・・スリット
4c・・・第1スリット
4d・・・第2スリット
10・・・電子素子
11・・・電子素子実装部
12・・・蓋体
13・・・接続部材
14・・・接合部材
15・・・接合材
21・・・電子装置
Claims (7)
- 絶縁層から成り、貫通孔を有する配線基板と、
前記貫通孔の内部に配置されており、上面の中央部に電子素子実装部を有するとともに、前記配線基板の下面よりも上に位置した金属板とを有しており、
前記金属板の側面と、前記貫通孔の内壁とが、接合材を介して接合されており、前記金属板の端部の上面および下面に前記接合材を有している
ことを特徴とする電子素子実装用基板。 - 前記金属板の前記側面に、凸部が設けられており、
前記貫通孔の前記内壁に、溝が設けられており、
前記凸部が前記溝に嵌合されていることを特徴とする請求項1に記載の電子素子実装用基板。 - 前記金属板において、前記凸部と前記電子素子実装部との間に、スリットが設けられていることを特徴とする請求項2に記載の電子素子実装用基板。
- 前記凸部は、前記金属板の側面に少なくとも2つ以上設けられている
ことを特徴とする請求項2または請求項3に記載の電子素子実装用基板。 - 前記凸部は、対向する位置に設けられている
ことを特徴とする請求項4に記載の電子素子実装用基板。 - 前記金属板と前記貫通孔の内壁との間の領域は、接合材で充填されている
事を特徴とする請求項1乃至請求項5のいずれかに記載の電子素子実装用基板。 - 請求項1乃至請求項6のいずれかに記載の電子素子実装用基板と、
前記電子素子実装部に実装された電子素子と
前記電子素子実装用基板の上面に設けられた蓋体と
を有することを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014174103A JP6400985B2 (ja) | 2014-08-28 | 2014-08-28 | 電子素子実装用基板及び電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014174103A JP6400985B2 (ja) | 2014-08-28 | 2014-08-28 | 電子素子実装用基板及び電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016051711A JP2016051711A (ja) | 2016-04-11 |
JP6400985B2 true JP6400985B2 (ja) | 2018-10-03 |
Family
ID=55659045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014174103A Active JP6400985B2 (ja) | 2014-08-28 | 2014-08-28 | 電子素子実装用基板及び電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6400985B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2784524B2 (ja) * | 1990-09-18 | 1998-08-06 | イビデン株式会社 | 多層電子部品搭載用基板及びその製造法 |
JPH04322452A (ja) * | 1991-04-23 | 1992-11-12 | Mitsubishi Electric Corp | 半導体装置、半導体素子収納容器および半導体装置の製造方法 |
JP2924840B2 (ja) * | 1997-02-13 | 1999-07-26 | 日本電気株式会社 | Tape−BGAタイプの半導体装置 |
JP4070198B2 (ja) * | 2002-12-20 | 2008-04-02 | 京セラ株式会社 | 配線基板 |
JP2005347528A (ja) * | 2004-06-03 | 2005-12-15 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP5064111B2 (ja) * | 2006-06-28 | 2012-10-31 | 株式会社ティラド | 複合放熱板およびその製造方法並びに、それに用いる熱応力緩和プレート |
-
2014
- 2014-08-28 JP JP2014174103A patent/JP6400985B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016051711A (ja) | 2016-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6502925B2 (ja) | 電子素子実装用基板および電子装置 | |
JP6068649B2 (ja) | 電子素子実装用基板および電子装置 | |
JP6235713B2 (ja) | 撮像素子実装用基板および撮像装置 | |
JP6208889B2 (ja) | 電子素子実装用基板および電子装置 | |
JP6705861B2 (ja) | 電子装置 | |
JP6297923B2 (ja) | 撮像素子実装用基板及び撮像装置 | |
JP6592102B2 (ja) | 電子素子実装用基板および電子装置 | |
JP6141760B2 (ja) | 撮像素子搭載用基板及び撮像装置 | |
JP6626752B2 (ja) | 撮像素子実装用基板および撮像装置 | |
JP6499042B2 (ja) | 撮像素子実装用基板および撮像装置 | |
JP6574854B2 (ja) | 撮像素子実装用基板および撮像装置 | |
JP6400985B2 (ja) | 電子素子実装用基板及び電子装置 | |
JP6272052B2 (ja) | 電子素子搭載用基板及び電子装置 | |
JP2017152521A (ja) | 撮像素子実装用基板および撮像装置 | |
JP6560076B2 (ja) | 撮像装置 | |
JP6418968B2 (ja) | 電子部品実装用パッケージ、電子装置および電子モジュール | |
JP6193784B2 (ja) | 撮像素子実装用基板及び撮像装置 | |
JP6144578B2 (ja) | 撮像素子搭載用基板及び撮像装置 | |
JP7145037B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP6606008B2 (ja) | 撮像素子実装用基板、撮像装置および撮像モジュール | |
JP2016103520A (ja) | 電子部品実装用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6400985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |