JP2016051711A - 電子素子実装用基板及び電子装置 - Google Patents

電子素子実装用基板及び電子装置 Download PDF

Info

Publication number
JP2016051711A
JP2016051711A JP2014174103A JP2014174103A JP2016051711A JP 2016051711 A JP2016051711 A JP 2016051711A JP 2014174103 A JP2014174103 A JP 2014174103A JP 2014174103 A JP2014174103 A JP 2014174103A JP 2016051711 A JP2016051711 A JP 2016051711A
Authority
JP
Japan
Prior art keywords
metal plate
electronic element
wiring board
hole
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014174103A
Other languages
English (en)
Other versions
JP6400985B2 (ja
Inventor
明彦 舟橋
Akihiko Funahashi
明彦 舟橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014174103A priority Critical patent/JP6400985B2/ja
Publication of JP2016051711A publication Critical patent/JP2016051711A/ja
Application granted granted Critical
Publication of JP6400985B2 publication Critical patent/JP6400985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】
金属板に発生する変形を抑制し、電子素子と配線基板との接続不良の発生を低減させることが可能となる電子素子実装用基板を提供する。
【解決手段】
絶縁層から成り、貫通孔2aを有する配線基板と、貫通孔2aの内部に配置されており、上面の中央部に電子素子実装部11を有する金属板4とを有しており、金属板4の側面と、貫通孔2aの内壁とが、接合材15を介して接合されている電子素子実装用基板21である。金属板4の側面と、貫通孔2aの内壁とが、接合材15を介して接合されているので、接合材15で引っ張られる力は、金属板4の上面と下面とで差が小さくなる。よって、金属板4の変形を抑制することができ、電子素子実装部11の傾きを低減させ、電子素子10と配線基板2との接続不良を抑制することが可能となる。
【選択図】図1

Description

本発明は、例えばCCD(Charge Coupled Device)型またはCMOS(Complementary Metal Oxide Semiconductor)型等の電子素子、LED(Light Emitting Diode
)等の発光素子等の電子素子が搭載される電子素子実装用基板および電子装置に関するものである。
従来から電子素子を電子素子実装用基板に実装した電子装置が知られている。このような電子装置に用いられる電子素子実装用基板として、金属板と、金属板の上面に設けられた枠状の配線基板とを有するものがある。電子装置は、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体等が設けられて成る。このような電子装置は、金属板上面および配線基板の内側面で形成された凹部に電子素子が実装され、配線基板上面等の表面に設けられた外部回路接続用電極に外部回路等が電気的に接続される(特許文献1参照)。
特開1997−148486号公報
金属板と配線基板とは、樹脂などから成る接合材により接合されており、金属板と配線基板とを接着する工程において加熱を行う。このとき、接合材は金属板の上面に設けられているので、金属板の上面のみに、接合材側へ引っ張られるような応力がかかる。よって、凹部内に向かって金属板が上方側に凸形状となるように変形することが懸念されていた。
さらに、近年の電子素子実装用基板の薄型化の要求により、電子素子実装用基板の厚みはより小さくなってきており、金属板もより厚みが小さくなってきている。そのため、金属板はより変形しやすくなることが懸念されている。
以上のように金属板が変形しているので、金属板上の電子素子が傾いて接合されやすかった。よって電子素子を実装する工程において、ワイヤーボンディングが確実に行われにくくなり、配線基板と電子素子との接続に不具合が発生することが懸念されていた。
本発明の目的は、金属板に発生する変形を抑制し、電子素子と配線基板との接続不良の発生を低減させることが可能となる電子素子実装用基板と、電子素子実装用基板を用いた電子装置とを提供することにある。
本発明の1つの態様に係る電子素子実装用基板は、絶縁層から成り、貫通孔を有する配
線基板と、前記貫通孔の内部に配置されており、上面の中央部に電子素子実装部を有する金属板とを有しており、前記金属板の側面と、前記貫通孔の内壁とが、接合材を介して接合されている。
本発明の1つの態様に係る電子装置は、上記の電子素子実装用基板と、前記金属板の前
記電子素子実装部に実装された電子素子と、電子素子実装用基板の上面に設けられた蓋体
と、を有する。
本発明の電子素子実装用基板によれば、金属板の側面と、貫通孔の内壁とが、接合材を介して接合されている。そのため、接合材で引っ張られる力は、金属板の上面と下面とで差が小さくなる。よって、金属板の変形を抑制することが可能となる。そのため、電子素子実装部の傾きを低減させ、電子素子と配線基板との接続不良を抑制することが可能となる。
(a)は、本発明の第1の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、(b)は、(a)のA−A線に対応する縦断面図である。 (a)は、本発明の第2の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、(b)は、(a)のA−A線に対応する縦断面図である。 (a)は、本発明の第2の実施形態のその他の態様に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、(b)は、(a)のA−A線に対応する縦断面図である。 (a)は、本発明の第3の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、(b)は、(a)のA−A線に対応する縦断面図である。 (a)は、本発明の第4の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、(b)は、(a)のA−A線に対応する縦断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体が接合された構成を電子装置とする。電子素子実装用基板および電子装置は、いずれの方向が上方若しくは下方とされてもよいものであるが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方として、上面若しくは下面の語を用いるものとする。
(第1の実施形態)
図1を参照して本発明の第1の実施形態における電子装置21、及び電子素子実装用基板1について説明する。本実施形態における電子装置21は、電子素子実装用基板1と電子素子10とを備えている。
図1に示す例において、電子素子実装用基板1は、絶縁層から成り、貫通孔2aを有する配線基板2と、貫通孔2aの内部に配置されており、上面の中央部に電子素子実装部11を有する金属板4とを有しており、金属板4の側面と、貫通孔2aの内壁とが、接合材を介して接合されていることを特徴としている。
図1に示す例では、配線基板2は、絶縁層から成り、貫通孔2aを有する。
図1に示す例では、絶縁層からなる配線基板2は第1貫通孔2bを有する第1配線基板2dと第1貫通孔2bよりも小さい第2貫通孔2cを有する第2配線基板2eとを有している。第2配線基板2eの上面に第1配線基板2dが設けられており、第1貫通孔2bと第2貫通孔2cとは連結し、配線基板2の貫通孔2aを形成している。また、第1配線基
板2dの内側側面と第2配線基板2eの上面とによって段差部が形成されており、この段差部に電子素子接続用パッド3が設けられている。
配線基板2を構成する絶縁層の材料は例えば、電気絶縁性セラミックス、又は樹脂(プラスティックス)等が使用される。
配線基板2を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体,ムライト質焼結体,炭化珪素質焼結体,窒化アルミニウム質焼結体,窒化珪素質焼結体,又はガラスセラミックス焼結体等が挙げられる。
配線基板2を形成する絶縁層の材料として使用される樹脂としては例えば、エポキシ樹脂,ポリイミド樹脂,アクリル樹脂,フェノール樹脂,又はフッ素系樹脂等が挙げられる。フッ素系樹脂としては例えば、ポリエステル樹脂、又は四フッ化エチレン樹脂が挙げられる。
図1に示す例において、配線基板2を形成する絶縁層は、前述した材料から成る絶縁層を複数上下に積層して形成されている。
配線基板2を形成する絶縁層は、図1に示すように4層の絶縁層から形成されていても良いし、3層以下または5層以上の絶縁層から形成されていても良い。図1に示す例では、配線基板2を形成する第1配線基板2d及び第2配線基板2eはそれぞれ2層の絶縁層から形成されており、前述した段差部には、複数の電子素子接続用パッド3が設けられている。
また、図示していないが配線基板2の上面、側面、又は下面に、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、配線基板2と外部回路基板、又は電子素子実装用基板1と外部回路基板若しくは外部装置等と電気的に接続する為に設けられる。
配線基板2の内部には、例えば、絶縁層間に形成される内部配線、又はこの内部配線同士を上下に接続する貫通導体が設けられる。これら内部配線、又は貫通導体は、配線基板2の表面に露出していても良い。この内部配線、又は貫通導体によって、外部回路接続用電極、及び電子素子接続用パッド3が電気的に接続されていても良い。
電子素子接続用パッド3、外部回路接続用電極、内部配線、及び貫通導体は配線基板2が電気絶縁性セラミックスから成る場合には、タングステン(W),モリブデン(Mo),マンガン(Mn),銀(Ag)若しくは銅(Cu)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等から成る。また、電子素子接続用パッド3、外部回路接続用電極、内部配線、及び貫通導体は、配線基板2が樹脂から成る場合には、銅(Cu),金(Au),アルミニウム(Al),ニッケル(Ni),クロム(Cr),モリブデン(Mo)若しくはチタン(Ti)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等から成る。
電子素子接続用パッド3、外部回路接続用電極、内部配線、及び貫通導体の露出表面に、めっき層が設けられることが好ましい。この構成によれば、電子素子接続用パッド3、外部回路接続用電極、内部配線、及び貫通導体の露出表面を保護して酸化を防止できる。また、この構成によれば、電子素子接続用パッド3と電子素子10とのワイヤボンディング等の接続部材13を介した電気的接続、又は外部回路接続用電極と外部回路基板との電気的接続の電気的接続を良好にできる。めっき層は、例えば、厚さ0.5〜10μmのNiめっき層を被着させるか、またはこのNiめっき層および厚さ0.5〜3μmの金(Au)めっき層を順次被着させてもよい。
図1に示す例のように、金属板4は、貫通孔2aの内部に配置されており、上面の中央部に電子素子実装部11を有している。
図1に示す例では、電子素子10が電子素子実装部11に実装されており、この電子素子10は、配線基板2の貫通孔2aの内壁面と金属板4の上面とで形成される凹部に収納されている。
金属板4の材料として使用される金属材料としては例えば、ステンレス(SUS)、Fe−Ni−Co合金、42アロイ,銅(Cu),又は銅合金等が挙げられる。また、例えば、配線基板2が約5×10−6/℃〜10×10−6/℃の熱膨張率を有する酸化アルミニウム質焼結体である場合、金属板4は約10×10−6/℃の熱膨張率を有するステンレス(SUS410)であることが好ましい。この場合には、配線基板2と金属板4との熱収縮差・熱膨張差が小さくなるので、配線基板2と金属板4とを接合する工程又において熱応力を緩和することができる。
図1に示す例のように、金属板4の側面と、貫通孔2aの内壁とが、接合材15を介して接合されている。この構成により、金属板4の側面と、貫通孔2aの内壁とが、接合材15を介して接合されている。そのため、接合材15で引っ張られる力は、金属板4の上面と下面とで差が小さくなる。よって、金属板4の変形を抑制することが可能となる。そのため、電子素子実装部11の傾きを低減させ、電子素子10と配線基板2との接続不良を抑制することが可能となる。また、電子素子10が撮像素子である場合、金属板4の変形を抑制することにより、撮像素子を実装する際、撮像素子とレンズとの光軸ズレ等の不具合を低減させることが可能となる。
図1に示す例においては、接合材15は、金属板4の側面だけでなく、金属板4の端部の上面及び下面にも接合されている。また、接合材15の接着面積は、金属板4の端部の上面と下面との間でほぼ差がない。従って、上述したように、接合材15で引っ張られる力は、金属板4の上面と下面とで差がほぼない。
また、図1に示した例に限らず、接合材15は、金属板4の側面のみに接合されていても良い。この場合も、接合材15の接着面積は、金属板4の端部の上面と下面との間で差がないので、金属板4に変形が生じにくい。
接合材15は、ろう材、熱硬化性樹脂又は低融点ガラス等からなる接合材により接合されていてもよい。熱硬化性樹脂としては、例えば、ビスフェノールA型液状エポキシ樹脂等を用いることが好ましい。
また、図1に示す例では、金属板4と貫通孔2aの内壁との間の領域は、接合材15で充填されている。このことによって、金属板4と配線基板2との間の隙間を低減させることができ、金属板4と貫通孔2aの内壁とで囲まれた空間に塵等が侵入することを低減させることができる。
また、接合材15が常温においてヤング率が金属板4より低いもの、例えば樹脂から成るものを使用することが好ましい。これにより、例えば電子素子10を実装する際の加熱を行う際に金属板4と配線基板2との熱膨張係数の差による応力を接合材15が変形することで吸収することが可能となる。従って、金属板4の変形をより低減できる。
次に、図1を用いて、電子装置21について説明する。図1に示す例において、電子装置21は、電子素子実装用基板1と、電子素子実装部11に実装された電子素子10と、
を有している。また、図1に示す例において、電子装置21は電子素子実装用基板1の上面に接合された蓋体12を有している。
電子素子10は例えば、CCD型又はCMOS型等の撮像素子、LED等の発光素子、LSI等の半導体素子等が用いられる。図1に示す例においては、電子素子10の各電極は、接続部材13(ボンディングワイヤ)によって電子素子接続用パッド3に電気的に接続されている。
また、図1に示す例においては、電子素子10は、接着剤を介して、金属板4の上面に配置されている。この接着剤は、例えば、銀エポキシや熱硬化性樹脂等が使用される。
蓋体12は、例えば、金属板から成る。また、蓋体12は、例えば電子素子10が撮像素子やLEDの場合はガラス材料又は光学フィルタ等の透明度の高い部材が用いられる。蓋体12は、例えば、熱硬化性樹脂又は低融点ガラス等の接合部材14により、配線基板2の上面に接合される。
本発明の電子装置21は、上記構成の電子素子実装用基板1を有していることにより、電子素子実装部11の変形を低減させることができる。よって、配線基板2と電子素子10との電気的接続の不具合の発生を低減させることが可能となる。
次に、本実施形態の電子素子実装用基板1の製造方法の一例について説明する。
なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた製造方法である。
(1)まず、配線基板2を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム(Al)質焼結体である配線基板2を得る場合には、Alの粉末に焼結助材としてシリカ(SiO),マグネシア(MgO)またはカルシア(CaO)等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、配線基板2が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって配線基板2を形成することができる。
また、配線基板2は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって配線基板2を形成できる。
(2)次に、スクリーン印刷法等によって、上記(1)の工程で得られたセラミックグリーンシートに電子素子接続用パッド3、外部回路接続用電極、貫通導体又は内部配線を含んだ内部配線、および貫通導体となる部分に金属ペーストを塗布又は充填する。
この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、配線基板2との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
(3)次に、前述のグリーンシートを金型等によって加工する。配線基板2となるグリーンシートの中央部に、貫通孔2aを形成する。
(4)次に、各絶縁層となるセラミックグリーンシートを積層して加圧することにより配線基板2となるセラミックグリーンシート積層体を作製する。また、本工程では、例えば、第1配線基板2dと第2配線基板2eとなるグリーンシート積層体を別個に作製した後に、両者を積層して加圧することにより、配線基板2となるグリーンシート積層体を作製しても良い。
(5)次に、このセラミックグリーンシート積層体を約1500〜1800℃の温度で焼成して、配線基板2が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、配線基板2となるセラミックグリーンシートと同時に焼成され、電子素子接続用パッド3、外部回路接続用電極、または内部配線、及び貫通導体となる。
(6)次に、焼成して得られた多数個取り配線基板を複数の配線基板2に分断する。この分断においては、配線基板2の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等により配線基板2の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
(7)次に、配線基板に接合される金属板4を用意する。金属板4は、金属材料からなる板材に、従来周知のスタンピング金型を用いた打ち抜き加工やエッチング加工等によって作製される。しかる後、金属板4がFe−Ni−Co合金や42アロイ,Cu,銅合金等の金属から成る場合には、その表面にニッケルめっき層および金めっき層を被着してもよい。これにより、金属板4の表面の酸化腐食を有効に防止することができる。
(8)次に、接合材15を介して、金属板4を配線基板2に接合する。この工程では、例えば、ペースト状の熱硬化性樹脂をスクリーン印刷法やディスペンス法等で配線基板2の貫通孔2aの内壁または金属板4の側面のいずれか一方、または両方に塗布する。その後、トンネル式の雰囲気炉またはオーブン等で乾燥させた後、金属板4を配線基板2の貫通孔2aの内部に入れた状態でトンネル式の雰囲気炉またはオーブン等に通炉させ約150℃で約90分間、加熱することで接合材を完全に熱硬化させ、配線基板2と金属板4とを強固に接着させる。
接合材は、例えばビスフェノールA型液状エポキシ樹脂,ビスフェノールF型液状エポキシ樹脂,フェノールノボラック型液状樹脂等からなる主剤に、球状の酸化珪素等から成る充填材,テトラヒドロメチル無水フタル酸等の酸無水物などを主とする硬化剤および着色剤としてカーボン紛末等を添加し遠心攪拌機等を用いて混合,混練してペースト状とすることによって得られる。
また、接合材としては、この他にも例えばビスフェノールA型エポキシ樹脂やビスフェノールA変性エポキシ樹脂,ビスフェノールF型エポキシ樹脂,フェノールノボラック型エポキシ樹脂,クレゾールノボラック型エポキシ樹脂,特殊ノボラック型エポキシ樹脂,フェノール誘導体エポキシ樹脂,ビスフェノール骨格型エポキシ樹脂等のエポキシ樹脂にイミダゾール系やアミン系,リン系,ヒドラジン系,イミダゾールアダクト系,アミンアダクト系,カチオン重合系,ジシアンジアミド系等の硬化剤を添加したもの等を使用する
ことができる。
上記(1)〜(8)の工程によって、電子素子実装用基板1が得られる。なお、上記(1)〜(8)の工程順番は指定されない。
このようにして形成された電子素子実装用基板1の電子素子実装部11に電子素子10及び蓋体12を実装し、電子装置21を作製することができる。
(第2の実施形態)
次に、本発明の第2の実施形態による電子素子実装用基板1および電子装置21について、図2および図3を参照しつつ説明する。なお、図2および図3では蓋体12を省略している。
本実施形態における電子装置21において、第1の実施形態の電子装置21と異なる点は、金属板4の側面に設けられた凸部4aが溝2fに嵌合されている点である。なお、図2と図3との違いは、凸部4aの位置と個数が異なる点、接合材15が設けられている位置が違う点である。
図2及び図3に示す例では、金属板4の側面に、凸部4aが設けられており、貫通孔2aの内壁に、溝2fが設けられており、凸部4aが溝2fに嵌合されている。このように、金属板4に凸部4aを設け、配線基板2に設けた溝2fに嵌合することにより、配線基板2と金属板4との接合強度を向上させることが可能となる。
図2及び図3に示す例では、凸部4aは、金属板4の辺の一部に設けられているが、貫通孔2の内壁の溝に嵌合されるのであれば、金属板4の辺の全体に設けられていてもよい。
また、溝2fに凸部4aを嵌合させるため、金属板4の位置の固定が容易となる。特に金属板4の自重によるZ軸方向のズレが小さくなるためZ軸方向において金属板4の位置精度を向上させることが可能となる。このことで、電子素子10を実装する工程において、複数の電子素子実装用基板1において、それぞれの電子素子10の上面の高さが一定となるため、ワイヤーボンディング等の接続部材13の取り付けが容易となる。また、例えば電子素子実装用基板1に実装される電子素子10が撮像素子であるとき、レンズと撮像素子の受光面との距離に誤差が生じにくいため、より良好な画像を得る事ができる。
また、図2及び図3に示す例のように、凸部4aは、金属板4の側面に少なくとも2つ以上設けられていることが好ましい。さらには、凸部4aは、対向する位置に設けられていることが好ましい。凸部4aが2箇所以上設けられることによって、金属板4の位置を凸部4aのみで固定することが可能となる。そのため、接合材15が硬化するまでの間、金属板4に傾きが生じる可能性を低減させることができ、より平坦に金属板4を実装できるため好ましい。また、凸部4aが対向する位置に設けられることによって、より金属板4を平行な状態で安定させることができる為、好ましい。このことで、電子素子10を実装する工程において、電子素子10の上面に設けられた接続端子が配線基板2と平行となるため、接続部材13による接続が容易となる。また、例えば電子素子10が撮像素子の場合、撮像素子の上面に設けられた受光面と配線基板2又はレンズ筐体とが平行となり、画像にボケが発生する等の撮像不良を低減させることができる。また、図3が示す例のように、凸部4aを金属板4の3辺に設けることで、金属板4を貫通孔2aの内壁面に強固に固定できるので、金属板4の位置精度を向上させることができる。
溝2fの内部に接合材15が充填されていることが好ましい。金属板4の凸部4aを溝
2fに嵌合させる工程において、接合材15が溝2fに充填されていることによって加熱を行う工程で凸部4aの周囲全体に接合材15を設けることができる。よって、金属板4と配線基板2との接合強度を向上させることができる。また、溝2fに接合材15が充填されていることにより、水分や埃等が溝2fに溜まりにくくなり、接合材15の劣化を低減させることができる。よって、金属板4と配線基板2との接合信頼性を向上させることができる。
また、図3に示す例では、金属板4のうち凸部4aを有する辺にのみ、接合材15が設けられている。これにより、例えば電子素子10を実装する加熱を行う場合、金属板4の辺のうち接合材15で固定されていない辺が変形することで、金属板4と配線基板2とが接している接合材15にかかる応力を吸収することが可能となる。よって、接合材15と金属板4とが剥離する可能性を低減させることができる。
金属板4に凸部4aを設ける方法として、例えばパンチを用いて、不要な部分を打ちぬく方法や、エッチング技術を用いて、不要な部分を除去することで設けることができる。
配線基板2に溝2fを設ける方法として、例えば配線基板2が電気絶縁性セラミックから成る場合、溝2fを設ける層のグリーンシートの所定の箇所に切り欠き(穴)を設けて、その後上下の絶縁層を積層することで設けることが可能となる。
(第3の実施形態)
次に、本発明の第3の実施形態による電子素子実装用基板1および電子装置21について、図4を参照しつつ説明する。なお、図4では蓋体12を省略している。
本実施形態における電子装置21において、第2の実施形態の電子装置21と異なる点は、金属板4にスリット4bが設けられている点である。
図4に示す例では、金属板4は電子素子10と金属板4の外辺との間に第2スリット4dを有している。例えば電子素子10が金属板4に接続される際の加熱をした場合、金属板4は熱膨張変形を起こす可能性があり、電子素子10と配線基板2との間の金属板4に応力がかかるが、金属板4に第2スリット4dを設けることで、第2スリット4dにより前記応力を吸収することができる。よって、より金属板4の変形の抑制が可能となる。
また、電子素子10が撮像素子の場合、金属板4の変形をより低減させることで、撮像素子の光軸ずれを防ぐことができる。
また、これにより、凸部4aを溝2fに嵌合させる工程において、第2スリット4dで金属板4をバネのように変形させ、溝2fに嵌合することを容易とすることが可能となる。これにより、嵌合の工程において金属板4が配線基板2の貫通孔2aの内壁を傷つけるなどして、ダスト等が発生する事を低減させることが可能となる。また、嵌合の際に金属板4の電子素子実装部11が変形することを低減させることができる。
また、図4に示す例では、第1スリット4cは電子素子10と重なって設けられている。一般的に、電子素子10は作動時に電子素子10の中央付近が発熱する。この場合、第1スリット4cが電子素子10と重なって設けられていることで、電子素子10が作動した際に発生する熱を周囲の領域に伝えることを低減させることができ、電子素子接続用パッド3等が熱により抵抗値が変化することを低減させることができる。また、一般的に撮像素子の作動時の発熱は受光面よりも撮像素子外周部の信号処理部の発熱が大きい。そのため、電子素子10が撮像素子の場合であって、信号処理部が撮像素子外周部に位置している場合には、第1スリット4cを平面視において受光面周辺となる部分に設けることで
、撮像素子の外周部に設けられた信号処理部の熱が受光面に伝わることを低減させることができる。よって、受光面が熱によってゆがむことを低減させることができ、より良好な画像を取得することが可能となる。
また、第1スリット4cが電子素子10と重なって設けられていることにより、電子素子10を実装後は、貫通孔2aの内部と金属板4の上面とで囲まれた領域を蓋体12とで密閉することが可能となる。よって、ダスト等が電子素子10又は接合部材13等に付着することを低減させることができる。
金属板4にスリット4bを設ける方法として、例えばパンチを用いて、不要な部分を打ちぬく方法や、エッチング技術を用いて、不要な部分を除去することで設けることができる。
(第4の実施形態)
次に、本発明の第4の実施形態による電子素子実装用基板1および電子装置21について、図5を参照しつつ説明する。なお、図5では蓋体12を省略している。
本実施形態における電子装置21において、第2の実施形態の電子装置21と異なる点は、金属板4にスリット4bが設けられている点である。また、第3の実施形態と異なる点は、スリット4bを設ける位置が異なる点である。
図5に示す例では、金属板4において、凸部4aと電子素子実装部11との間に、スリット4bが設けられている。これにより、第3の実施形態と比較して、凸部4aからスリット4bまでの部分の金属板4の幅がより小さくなる。よって、凸部4aを溝2fに嵌合させる工程において、スリット4bで金属板4をバネのように変形させやすくなり、溝2fに嵌合することをより容易とすることが可能となる。これにより、嵌合の工程において金属板4が配線基板2の貫通孔2aの内壁を傷つけるなどして、ダスト等が発生する事をより低減させることが可能となる。また、嵌合の際に金属板4の電子素子実装部11が変形することをより低減させることができる。
図5に示す例では、金属板4において、凸部4aと電子素子実装部11との間に、スリット4bが設けられている。例えば電子素子10にボンディングワイヤを接続する際に電子素子10に荷重がかかるが、金属板4にスリット4bを設けることで、スリット4bにより前記荷重を吸収し、金属板4の位置ずれや剥がれの抑制が可能となる。
また、電子素子10が撮像素子の場合、金属板4の位置ずれを抑制することで撮像素子の光軸ずれを防ぐことができる。
また、図5に示す例では、金属板4のうち凸部4aを有する辺にのみ、接合材15を設けている。これにより、例えば電子素子10にボンディングワイヤを接続する際に電子素子10に荷重がかかった場合、金属板4の辺のうち接合材15で固定されていない辺が変形することで荷重を吸収することが可能となる。従って、電子素子10の位置ずれや剥がれの可能性を低減できる。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。
また、例えば、図1〜図5に示す例では、貫通孔2aは矩形状であるが、円形状やその他の多角形状であってもかまわない。
また、本実施形態における撮像素子接続用パッド3の配置、数、形状などは指定されない。
また、本実施形態における凸部4a、溝2f、又は、スリット4bの配置、数、形状などは指定されない。
1・・・・電子素子実装用基板
2・・・・配線基板
2a・・・貫通孔
2b・・・第1貫通孔
2c・・・第2貫通孔
2d・・・第1配線基板
2e・・・第2配線基板
2f・・・溝
3・・・・電子素子接続用パッド
4・・・・金属板
4a・・・凸部
4b・・・スリット
4c・・・第1スリット
4d・・・第2スリット
10・・・電子素子
11・・・電子素子実装部
12・・・蓋体
13・・・接続部材
14・・・接合部材
15・・・接合材
21・・・電子装置

Claims (7)

  1. 絶縁層から成り、貫通孔を有する配線基板と、
    前記貫通孔の内部に配置されており、上面の中央部に電子素子実装部を有する金属板とを有しており、
    前記金属板の側面と、前記貫通孔の内壁とが、接合材を介して接合されている
    ことを特徴とする電子素子実装用基板。
  2. 前記金属板の前記側面に、凸部が設けられており、
    前記貫通孔の前記内壁に、溝が設けられており、
    前記凸部が前記溝に嵌合されていることを特徴とする請求項1に記載の電子素子実装用基板。
  3. 前記金属板において、前記凸部と前記電子素子実装部との間に、スリットが設けられていることを特徴とする請求項2に記載の電子素子実装用基板。
  4. 前記凸部は、前記金属板の側面に少なくとも2つ以上設けられている
    ことを特徴とする請求項2または請求項3に記載の電子素子実装用基板。
  5. 前記凸部は、対向する位置に設けられている
    ことを特徴とする請求項4に記載の電子素子実装用基板。
  6. 前記金属板と前記貫通孔の内壁との間の領域は、接合材で充填されている
    事を特徴とする請求項1乃至請求項5のいずれかに記載の電子素子実装用基板。
  7. 請求項1乃至請求項6のいずれかに記載の電子素子実装用基板と、
    前記電子素子実装部に実装された電子素子と
    前記電子素子実装用基板の上面に設けられた蓋体と
    を有することを特徴とする電子装置。
JP2014174103A 2014-08-28 2014-08-28 電子素子実装用基板及び電子装置 Active JP6400985B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014174103A JP6400985B2 (ja) 2014-08-28 2014-08-28 電子素子実装用基板及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014174103A JP6400985B2 (ja) 2014-08-28 2014-08-28 電子素子実装用基板及び電子装置

Publications (2)

Publication Number Publication Date
JP2016051711A true JP2016051711A (ja) 2016-04-11
JP6400985B2 JP6400985B2 (ja) 2018-10-03

Family

ID=55659045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014174103A Active JP6400985B2 (ja) 2014-08-28 2014-08-28 電子素子実装用基板及び電子装置

Country Status (1)

Country Link
JP (1) JP6400985B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127497A (ja) * 1990-09-18 1992-04-28 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造法
JPH04322452A (ja) * 1991-04-23 1992-11-12 Mitsubishi Electric Corp 半導体装置、半導体素子収納容器および半導体装置の製造方法
JPH10223698A (ja) * 1997-02-13 1998-08-21 Nec Corp Tape−BGAタイプの半導体装置
JP2004200614A (ja) * 2002-12-20 2004-07-15 Kyocera Corp 配線基板
JP2005347528A (ja) * 2004-06-03 2005-12-15 Nec Electronics Corp 半導体装置及びその製造方法
JP2008141154A (ja) * 2006-06-28 2008-06-19 T Rad Co Ltd 複合放熱板およびその製造方法並びに、それに用いる熱応力緩和プレート

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127497A (ja) * 1990-09-18 1992-04-28 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造法
JPH04322452A (ja) * 1991-04-23 1992-11-12 Mitsubishi Electric Corp 半導体装置、半導体素子収納容器および半導体装置の製造方法
JPH10223698A (ja) * 1997-02-13 1998-08-21 Nec Corp Tape−BGAタイプの半導体装置
JP2004200614A (ja) * 2002-12-20 2004-07-15 Kyocera Corp 配線基板
JP2005347528A (ja) * 2004-06-03 2005-12-15 Nec Electronics Corp 半導体装置及びその製造方法
JP2008141154A (ja) * 2006-06-28 2008-06-19 T Rad Co Ltd 複合放熱板およびその製造方法並びに、それに用いる熱応力緩和プレート

Also Published As

Publication number Publication date
JP6400985B2 (ja) 2018-10-03

Similar Documents

Publication Publication Date Title
JP6502925B2 (ja) 電子素子実装用基板および電子装置
JP6068649B2 (ja) 電子素子実装用基板および電子装置
JP6208889B2 (ja) 電子素子実装用基板および電子装置
JP6235713B2 (ja) 撮像素子実装用基板および撮像装置
JP6705861B2 (ja) 電子装置
JP6592102B2 (ja) 電子素子実装用基板および電子装置
JP6297923B2 (ja) 撮像素子実装用基板及び撮像装置
JP6141760B2 (ja) 撮像素子搭載用基板及び撮像装置
JP6626752B2 (ja) 撮像素子実装用基板および撮像装置
JP6499042B2 (ja) 撮像素子実装用基板および撮像装置
JP6400985B2 (ja) 電子素子実装用基板及び電子装置
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP2017152521A (ja) 撮像素子実装用基板および撮像装置
JP6560076B2 (ja) 撮像装置
JP6418968B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP6193784B2 (ja) 撮像素子実装用基板及び撮像装置
JP6144578B2 (ja) 撮像素子搭載用基板及び撮像装置
JP2016103520A (ja) 電子部品実装用パッケージおよび電子装置
JP6606008B2 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP7145037B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180906

R150 Certificate of patent or registration of utility model

Ref document number: 6400985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150