JP2005347528A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005347528A
JP2005347528A JP2004165604A JP2004165604A JP2005347528A JP 2005347528 A JP2005347528 A JP 2005347528A JP 2004165604 A JP2004165604 A JP 2004165604A JP 2004165604 A JP2004165604 A JP 2004165604A JP 2005347528 A JP2005347528 A JP 2005347528A
Authority
JP
Japan
Prior art keywords
heat spreader
semiconductor device
slit
package substrate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004165604A
Other languages
English (en)
Inventor
Takashi Tezuka
貴志 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004165604A priority Critical patent/JP2005347528A/ja
Priority to US11/142,280 priority patent/US20050269689A1/en
Publication of JP2005347528A publication Critical patent/JP2005347528A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 半導体基板にヒートスプレッダーを取り付けたときの反りを小さくする。
【解決手段】 ヒートスプレッダーにスリットを設け、ヒートスプレッダーが複数のブロックから形成されるようにする。スリットには、非常に柔軟で熱伝導性の高い物質が充填される。
【選択図】図２

Description

本発明は、半導体パッケージを低熱抵抗化する技術に関する。
近年、インターネットおよびイントラネットなどの急速な普及に伴い、使用される半導体装置も小型化、多ピン化、高出力化が進んでいる。それに伴い、各半導体装置の信頼性向上のための低熱抵抗化も進んでいる。
パッケージの低熱抵抗化には、パッケージ表面にヒートスプレッダーを設ける方法が一般的に知られている。図１を参照すると、半導体チップ１０４を収納するパッケージ基板１０３の表面にヒートスプレッダー１０１が装着されている。半導体パッケージ表面の熱は、熱伝導性の良いヒートスプレッダー１０１により放熱される。
この半導体装置を製造するのに、外部端子が形成されるパッケージ基板とヒートスプレッダーとを貼り付ける必要がある。この貼り付けには薄い接着シートが用いられる。この接着シートは薄いのでパッケージ基板、又はヒートスプレッダーのどちらかにまず貼り付けられる。次にこの接着シートを溶融するために接着シートが貼り付けられたパッケージ基板、又はヒートスプレッダーと一緒に接着シートを加熱する。パッケージ基板とヒートスプレッダーのどちらか一方を加熱しただけでは、これら両者を貼り合せた途端に加熱していない方に熱が奪われてしまう。そのため、両者を共に加熱することが行われている。この加熱により溶融した接着シートを介して両者が貼り合わされる。両者は加熱により共に熱膨張しているが、冷却が進むにつれて元の大きさに戻ろうとする。ところが、両者の熱膨張係数は異なり、熱膨張量に大きな差があるので、常温に戻った時に収縮量に大きな差が出る。その収縮量の差により発生する応力により、パッケージに反りが生じる。さらに、残留応力により製造後も経時変化が続き、ある量までは反りが増加し続ける。特に近年、多ピン化により大きいサイズのパッケージが採用される傾向があり、そうしたパッケージでは反りが大きい。
特許文献１には、Ｓｉチップと熱膨張差を小さくするように、チップ搭載面から反対面に貫通するＣｕ系金属とＦｅ−Ｎｉ系合金とを交互に積層され、チップ搭載面内で一方向の縞状に配置されたヒートスプレッダーを用いることが開示されている。更に図１１と段落００２９には、このヒートスプレッダーをセラミックパッケージのキャビティダウン型半導体装置に用いることが記載されている。また、段落００４８の効果欄には、このヒートスプレッダーがセラミックの熱膨張率にも近いので、セラミックパッケージにおいてもろう付けやダイボンディングでの熱歪みの問題を解消することが記載されている。
特開平８−１８６２０３号公報
特許文献１に記載されたヒートスプレッダーは、比較的表面積の小さなＳｉチップとの熱膨張差を低減することを目的としているので、チップ搭載面内で一方向の縞状に配置されたもので効果あるものと考えられる。しかしながら、Ｓｉチップに比べて表面積の広いパッケージ基板と貼り合わされる場合のヒートスプレッダーは、一方向の縞状に配置されたものではその方向の熱膨張差による応力を無視できない。従って特許文献１に記載されたヒートスプレッダーを用いても、パッケージがその方向に反ってしまう問題は解消できないという課題が残る。
本発明の目的は、パッケージの反りが小さく、かつ放熱性の良い半導体装置とその製造方法を提供することである。
本発明の他の目的は、半導体パッケージの反りを小さく抑えるヒートスプレッダーを備えた半導体装置とその製造方法を提供することである。
以下に、［発明を実施するための最良の形態］で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明における半導体装置は、外部端子が設けられるパッケージ基板（３）と、パッケージ基板（３）に装着され、かつチップ搭載部を持つヒートスプレッダー（１）とを有する半導体装置において、ヒートスプレッダー（１）は、チップ搭載部の側の表面に開口を有する格子状のスリット（７）が形成されているものであることを特徴とする。
本発明による半導体装置において、ヒートスプレッダー（１）は、スリット（７）が当該ヒートスプレッダー（１）を貫通することにより複数のブロックに分割されていることを特徴とする。
本発明による半導体装置において、複数のブロックは、ヒートスプレッダー（１）を形成する素材と同じ素材によって相互に結合されている。
本発明による半導体装置において、スリット（７）には、ヒートスプレッダー（１）を形成する素材よりも柔軟な素材（２）が充填されている。
本発明による半導体装置は、スリット（７）に充填される熱伝導性物質（２）を有することを特徴とする。
本発明による半導体装置の製造方法は、ヒートスプレッダー（１）を保持シートに貼り付けるステップと、ヒートスプレッダー（１）へ厚み方向に貫通するスリット（７）を形成するステップと、ヒートスプレッダー（１）のスリットが形成された表面と外部端子（５）が形成されるパッケージ基板（３）とを加熱処理により溶融させた接着剤を用いて貼り合わせるステップと、パッケージ基板（３）と貼り合わせたヒートスプレッダー（１）のスリット（７）が形成された表面にチップ（４）を搭載するステップと、保持シートをヒートスプレッダー（１）から取り外すステップとを備えている。
本発明による半導体の製造方法は、ヒートスプレッダー（１）の表面にスリット（７）を形成するステップと、ヒートスプレッダー（１）のスリット（７）が形成された表面と外部端子（５）が形成されるパッケージ基板（３）とを加熱処理により溶融させた接着剤を用いて貼り合わせるステップと、パッケージ基板（３）と貼り合わせたヒートスプレッダー（１）のスリット（７）が形成された表面にチップ（４）を搭載するステップと、保持シートをヒートスプレッダー（１）から取り外すステップとを備えている。
本発明により、パッケージ基板とヒートスプレッダーとを熱処理を用いて貼り合わせ、常温に戻した後でもパッケージの反りが小さく、かつ放熱性の良い半導体装置とその製造方法を提供することができる。
更に本発明により、半導体パッケージの反りを小さく抑えるヒートスプレッダーを備えた半導体装置とその製造方法を提供することができる。
（実施の第１形態）
図２を参照して、本発明による半導体装置の実施の形態について説明する。図２は半導体装置を側面から見た断面図を示している。図２を参照すると、ヒートスプレッダー１にはその厚み方向に貫通している格子状のスリット２が設けられている。スリット２は、紙面の法線方向に延長している。スリット２の内部には、熱伝導性が良い熱伝導性物質２で充填されていても良い。熱伝導性物質２はヒートスプレッダーの素材よりも柔軟であり、半田ボール等の外部端子５が設けられるパッケージ基板３とヒートスプレッダー１との熱膨張率の差によりスリット２の幅が変化したとき、その幅の変化に応じて自在に幅が変化する。ヒートスプレッダー１のスリット２に熱伝導性物質２が充填されていることにより、製造上の作業性や表面への捺印性も確保される。
ヒートスプレッダー１は、スリット２によって複数のブロックに分割されている。そのため、ヒートスプレッダー１とパッケージ基板３との熱膨張量の差がスリットによって吸収されて減少し、パッケージの反りが減少する。
（実施の第２形態）
図３を参照して、実施の第２形態における半導体装置について説明する。図３は、半導体装置を側面から見た断面図を示している。ヒートスプレッダー１は、パッケージ基板のチップが搭載される側の表面に開口を有し、表面の法線方向に貫通しない格子状のスリット７を有している。こうしたスリット７を有するヒートスプレッダー１は、パッケージ基板３との熱膨張率の差がスリットにより吸収されて小さくなることで、半導体装置の反りを小さく抑えることができる。スリット７には、実施の第１形態と同じ熱伝導性物質が充填されていてもよい。
（実施の第３形態）
図４Ａと図４Ｂとを参照して、実施の第３形態における半導体装置について説明する。図４Ａは半導体装置を側面から見た断面図、図４Ｂは半導体装置をヒートスプレッダー１の側から見た上面図である。ヒートスプレッダー１はスリットが設けられることにより複数のブロックに分割されている。実施の第１形態と異なる点は、分割された複数のブロックが、吊りピン６によって結合されている点である。このように結合されていると、分割されたヒートスプレッダー１をパッケージ基板３に装着するときの取り扱いがしやすい。スリットには、実施の第１形態と同様の熱伝導性物質が充填されていてもよい。こうした構成の半導体装置によれば、ヒートスプレッダー１とパッケージ基板３との熱膨張率の差によるパッケージ基板３の反りが小さい。
（実施の第４形態）
図５Ａと図５Ｂとを参照して、実施の第４形態における半導体装置について説明する。図５Ａは半導体装置を側面から見た断面図、図５Ｂは半導体装置をヒートスプレッダー１の側から見た上面図である。ヒートスプレッダー１はスリットが設けられることにより複数のブロックに分割されている。実施の第３形態と異なる点は、隣接するブロックどうしの間が、吊りピン６に換えてヒートスプレッダー１を形成する素材により橋渡しがなされている点である。こうしたヒートスプレッダー１は、１枚の平板な素材から形成することが容易である。更に、このように結合されていると、分割されたヒートスプレッダー１をパッケージ基板３に装着するときの取り扱いがしやすい。スリットには、実施の第１形態と同様の熱伝導性物質が充填されていてもよい。こうした構成の半導体装置によれば、ヒートスプレッダー１とパッケージ基板３との熱膨張率の差によるパッケージ基板３の反りが小さい。
図６Ａから図６Ｅまでを参照して、本発明の実施の第１形態における半導体装置の製造方法について説明する。まず、ヒートスプレッダー１に樹脂などの保持シート８が貼り付けられる。次に保持シートに貼り付けられたままヒートスプレッダー１は格子状に複数のブロックを形成するように間隔を空けて切断され、分割される。図６Ａを参照して、分割されたヒートスプレッダー１が保持シート８により保持され、パッケージ基板３に装着されるときの形状に保持される。保持シート８としては、板状の樹脂、ガラス、又は金属を用いてもよい。次に外部端子が形成されるパッケージ基板３又はヒートスプレッダー１に接着シートが仮づけされる（図示せず）。ヒートスプレッダー１に接着シートをつける場合は、ブロックに分割する前につけておき、切断する際に接着シートを一緒に切断してもよい。図６Ｂを参照して、保持シート８に保持されたヒートスプレッダー１とパッケージ基板３とが接着シートと共に加熱されて接着シートが溶融される。次にヒートスプレッダー１とパッケージ基板３とが近づけられ、図６Ｃに示されるようにパッケージ基板３に貼り合わされる。図６Ｄを参照して、適切な加熱処理などにより保持シート８がヒートスプレッダー１から取り外される。ヒートスプレッダー１から保持シート８を取り外すタイミングについては、半導体の製造工程内でも、半導体装置の製造が終了した後でもよい。図６Ｅを参照して、半導体チップ４がヒートスプレッダー１にダイボンドされる。
本発明の半導体装置によれば、多ピン／大型のヒートスプレッダー付きパッケージでも、反りが減少し歩留まりが向上する。
また、実施の第１形態の半導体装置を製造するには、このように保持シート８を用いる必要があった。しかし、実施の第２、３と４形態の半導体装置を製造するには、ヒートスプレッダー１がそのままでばらばらにならないようにしているので、保持シートを用いる必要がない。そこで、まずヒートスプレッダーの表面にスリットを形成し、ヒートスプレッダーのスリットが形成された表面と外部端子が形成されるパッケージ基板とを加熱処理により溶融させた接着シートなどの接着剤を用いて貼り合わせ、パッケージ基板と貼り合わせたヒートスプレッダーのスリットが形成された表面にチップをダイボンドすることで製造することができる。
図１は、関連技術におけるヒートスプレッダーを備えた半導体装置の断面図である。 図２は、本発明による半導体装置の断面図である。 図３は、本発明による半導体装置の断面図である。 図４Ａは、本発明による半導体装置の断面図である 図４Ｂは、本発明による半導体装置の上面図である。 図５Ａは、本発明による半導体装置の断面図である 図５Ｂは、本発明による半導体装置の上面図である。 図６Ａは、本発明による半導体装置の製造方法の一ステップを示す。 図６Ｂは、本発明による半導体装置の製造方法の一ステップを示す。 図６Ｃは、本発明による半導体装置の製造方法の一ステップを示す。 図６Ｄは、本発明による半導体装置の製造方法の一ステップを示す。 図６Ｅは、本発明による半導体装置の製造方法の一ステップを示す。
符号の説明
１…ヒートスプレッダー
２…熱伝導性物質
３…パッケージ基板
４…半導体チップ
５…半田ボール
６…吊りピン
７…スリット
８…保持シート
１０１…ヒートスプレッダー

Claims (7)

  1. 外部端子が設けられるパッケージ基板と、
    前記パッケージ基板に装着され、かつチップ搭載部を持つヒートスプレッダーとを有する半導体装置において、
    前記ヒートスプレッダーは、前記チップ搭載部の側の表面に開口を持つ格子状のスリットが形成されているものであることを特徴とする
    半導体装置。
  2. 請求項１に記載された半導体装置であって、
    前記ヒートスプレッダーは、前記スリットが当該ヒートスプレッダーを貫通することにより複数のブロックに分割されていることを特徴とする
    半導体装置。
  3. 請求項２に記載された半導体装置であって、
    前記複数のブロックは、前記ヒートスプレッダーを形成する素材と同じ素材によって相互に結合されている
    半導体装置。
  4. 請求項１から３のうちのいずれか１項に記載された半導体装置であって、
    前記スリットには、前記ヒートスプレッダーを形成する素材よりも柔軟な素材が充填されている
    半導体装置。
  5. 請求項１から４のうちのいずれか１項に記載された半導体装置であって、
    前記スリットに充填される熱伝導性物質を有することを特徴とする
    半導体装置。
  6. ヒートスプレッダーを保持シートに貼り付けるステップと、
    前記ヒートスプレッダーに厚み方向に貫通するスリットを形成するステップと、
    前記ヒートスプレッダーのスリットが形成された表面と外部端子が形成されるパッケージ基板とを加熱処理により溶融させた接着剤を用いて貼り合わせるステップと、
    前記パッケージ基板と貼り合わせた前記ヒートスプレッダーのスリットが形成された表面にチップを搭載するステップと、
    前記保持シートを前記ヒートスプレッダーから取り外すステップ
    とを具備する
    半導体装置の製造方法。
  7. ヒートスプレッダーの表面にスリットを形成するステップと、
    前記ヒートスプレッダーの前記スリットが形成された表面と外部端子が形成されるパッケージ基板とを加熱処理により溶融させた接着剤を用いて貼り合わせるステップと、
    前記パッケージ基板と貼り合わせた前記ヒートスプレッダーの前記スリットが形成された表面にチップを搭載するステップと、
    前記保持シートを前記ヒートスプレッダーから取り外すステップ
    とを具備する
    半導体装置の製造方法。
JP2004165604A 2004-06-03 2004-06-03 半導体装置及びその製造方法 Withdrawn JP2005347528A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004165604A JP2005347528A (ja) 2004-06-03 2004-06-03 半導体装置及びその製造方法
US11/142,280 US20050269689A1 (en) 2004-06-03 2005-06-02 Conductor device and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004165604A JP2005347528A (ja) 2004-06-03 2004-06-03 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005347528A true JP2005347528A (ja) 2005-12-15

Family

ID=35446779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004165604A Withdrawn JP2005347528A (ja) 2004-06-03 2004-06-03 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20050269689A1 (ja)
JP (1) JP2005347528A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051711A (ja) * 2014-08-28 2016-04-11 京セラ株式会社 電子素子実装用基板及び電子装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073651A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
JP2009009957A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844310A (en) * 1996-08-09 1998-12-01 Hitachi Metals, Ltd. Heat spreader semiconductor device with heat spreader and method for producing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051711A (ja) * 2014-08-28 2016-04-11 京セラ株式会社 電子素子実装用基板及び電子装置

Also Published As

Publication number Publication date
US20050269689A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
JP4803088B2 (ja) 熱電モジュールおよびその製造方法
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
JP7451638B2 (ja) セラミックス金属回路基板の製造方法および半導体装置の製造方法
JP2009124095A (ja) 半導体パッケージ及びその実装方法
US7781899B2 (en) Leadframe having mold lock vent
JP5642808B2 (ja) 金属接合セラミック基板
JP2006261519A (ja) 半導体装置及びその製造方法
TWI462195B (zh) 半導體晶片封裝總成之方法及用於抵銷引線指變形之裝置
JP2008311295A (ja) パワーモジュール用基板の製造方法
JP2008016469A (ja) 半導体装置
JP2005347528A (ja) 半導体装置及びその製造方法
US7256117B2 (en) Method for evaluating and modifying solder attach design for integrated circuit packaging assembly
JP2005129577A (ja) 金属−セラミックス接合基板およびその製造方法
TWI274406B (en) Dual gauge leadframe
JP2009016794A (ja) キャップレスパッケージ及びその製造方法
JP4984696B2 (ja) パワー素子搭載用ユニットおよびパワーモジュール
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads
KR100984857B1 (ko) 메모리 모듈 및 그의 제조방법
JP2008305943A (ja) モールドパッケージおよびその製造方法
JP5042702B2 (ja) プレートフィン型放熱器の製造方法
JP2017069431A (ja) 半導体装置
JP6687838B2 (ja) 半導体装置、実装基板及び半導体装置実装構造
KR100701676B1 (ko) 반도체 칩 패키지의 제조 방법
JP4179055B2 (ja) パワーモジュール用基板並びに放熱体及び放熱体の製造方法
JP2003249618A (ja) リードフレームおよびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807