JP6687838B2 - 半導体装置、実装基板及び半導体装置実装構造 - Google Patents

半導体装置、実装基板及び半導体装置実装構造 Download PDF

Info

Publication number
JP6687838B2
JP6687838B2 JP2016049913A JP2016049913A JP6687838B2 JP 6687838 B2 JP6687838 B2 JP 6687838B2 JP 2016049913 A JP2016049913 A JP 2016049913A JP 2016049913 A JP2016049913 A JP 2016049913A JP 6687838 B2 JP6687838 B2 JP 6687838B2
Authority
JP
Japan
Prior art keywords
brazing
semiconductor device
melting point
brazing material
brazing filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016049913A
Other languages
English (en)
Other versions
JP2017168513A (ja
Inventor
佳孝 新井田
佳孝 新井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016049913A priority Critical patent/JP6687838B2/ja
Publication of JP2017168513A publication Critical patent/JP2017168513A/ja
Application granted granted Critical
Publication of JP6687838B2 publication Critical patent/JP6687838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Die Bonding (AREA)

Description

本発明は、半導体装置、実装基板及び半導体装置実装構造等に関する。
半導体チップの実装基板への実装には、AuSnろう材及びAgペースト等の接合材が用いられている。接合材の溶融及び凝固の間に、接合材中に気泡が入り込み、これが凝固後にも残留することがある。接合材は半導体チップで生じた熱を実装基板に伝達する作用を有し、接合材中に残留する気泡は熱の伝達を妨げる。接合材及び実装基板を介した抜熱が不十分であると、半導体チップの温度が過剰に上昇し、出力電力が低下したり、効率が低下したりする。特に、窒化ガリウム(GaN)系のパワーデバイスの発熱量が大きいため、半導体チップがこのようなパワーデバイスを含む場合の特性の低下が顕著である。
接合材中の気泡は、接合材が溶融している間に、実装基板上で半導体チップを水平方向に擦ることで低減することができる。しかしながら、半導体チップの大型化に伴って、このような操作によっても気泡を十分に排除できなくなってきている。
特開2000−288770号公報 特開平10−6073号公報 特開2013−84689号公報
本発明の目的は、ろう材中の気泡の残留を低減することができる半導体装置、実装基板及び半導体装置実装構造等を提供することにある。
半導体装置の一態様には、チップ本体と、前記チップ本体の一面に設けられた、互いに融点が相違する2種以上のろう材が含まれる。前記2種以上のろう材の間で、融点が高いものほど前記チップ本体からの最大離間距離が短く、平面視で、融点が高いものの輪郭は、それよりも融点が低いものの輪郭の外側にあり、前記2種以上のろう材の各々は、それらの平面形状が円形である。ろう材のチップ本体からの最大離間距離とは、当該ろう材内の点のうちでチップ本体から最も離間した点のチップ本体からの距離をいう。
半導体装置実装構造の製造方法の一態様では、実装基板上に上記半導体装置を前記2種以上のろう材のうちで最も融点が低いものが前記実装基板と接するようにして載置し、前記2種以上のろう材を融点が低いものから順に溶融させ、溶融した前記ろう材を凝固させる。
実装基板の一態様には、基板本体と、前記基板本体の一面に設けられた、互いに融点が相違する2種以上のろう材が含まれる。前記2種以上のろう材の間で、融点が高いものほど前記基板本体からの最大離間距離が短く、平面視で、融点が高いものの輪郭は、それよりも融点が低いものの輪郭の外側にあり、前記2種以上のろう材の各々は、それらの平面形状が円形である。ろう材の基板本体からの最大離間距離とは、当該ろう材内の点のうちで基板本体から最も離間した点の基板本体からの距離をいう。
半導体装置実装構造の製造方法の他の一態様では、半導体装置を上記実装基板上に前記2種以上のろう材のうちで最も融点が低いものが前記半導体装置と接するようにして載置し、前記2種以上のろう材を融点が低いものから順に溶融させ、溶融した前記ろう材を凝固させる。
半導体装置実装構造の一態様には、実装基板と、前記実装基板上のチップ本体と、前記実装基板に前記チップ本体をろう付けする、互いに融点が相違する2種以上のろう材と、が含まれる。前記2種以上のろう材の間で、融点が最も低いものが、平面視で前記チップ本体よりも広範囲に広がっており、融点が高いものほど前記チップ本体からの最大離間距離が短く、前記2種以上のろう材の各々は、それらの平面形状が円形である
半導体装置実装構造の他の態様には、基板本体と、前記基板本体上の半導体装置と、前記基板本体に前記半導体装置をろう付けする、互いに融点が相違する2種以上のろう材と、が含まれる。前記2種以上のろう材の間で、融点が最も低いものが、平面視で前記半導体装置よりも広範囲に広がっており、融点が高いものほど前記基板本体からの最大離間距離が短く、前記2種以上のろう材の各々は、それらの平面形状が円形である
上記の半導体装置等によれば、適切な互いに融点が相違する2種以上のろう材が含まれているため、ろう材中の気泡の残留を低減することができる。
第1の実施形態に係る半導体装置を示す図である。 半導体装置実装構造を製造する方法を工程順に示す断面図である。 第2の実施形態に係る半導体装置を示す図である。 ろう材の平面形状の一例を示す図である。 ろう材の平面形状の他の一例を示す図である。 第3の実施形態に係る半導体装置を示す図である。 半導体装置実装構造を示す断面図である。 第4の実施形態に係る実装基板を示す図である。 半導体装置実装構造を製造する方法を工程順に示す断面図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。
(第1の実施形態)
先ず、第1の実施形態について説明する。図1は、第1の実施形態に係る半導体装置を示す図である。図1(a)は断面図、図1(b)は下面図である。
図1に示すように、第1の実施形態に係る半導体装置100には、チップ本体101、チップ本体101の実装面に形成されためっき膜102、並びにめっき膜102上に形成されたろう材103、104及び105が含まれる。チップ本体101には、半導体集積回路が含まれる。半導体集積回路には、例えば、GaN等の化合物半導体を用いたトランジスタ等が含まれる。めっき膜102は、例えばAuめっき膜である。ろう材103の融点はめっき膜102の融点より低く、ろう材104の融点はろう材103の融点より低く、ろう材105の融点はろう材104の融点より低い。例えば、ろう材103の材料はAu0.28Sn0.72であり、ろう材104の材料はAu0.20Sn0.80であり、ろう材105の材料はAu0.15Sn0.85である。
平面視で、ろう材103の輪郭はチップ本体101及びめっき膜102の輪郭の内側にあり、ろう材104の輪郭はろう材103の輪郭の内側にあり、ろう材105の輪郭はろう材104の輪郭の内側にある。例えば、チップ本体101及びめっき膜102の平面形状は一辺の長さが5mmの正方形であり、ろう材103の平面形状は一辺の長さが4mmの正方形であり、ろう材104の平面形状は一辺の長さが3mmの正方形であり、ろう材105の平面形状は一辺の長さが2mmの正方形である。つまり、平面視で、融点が高いろう材の輪郭は、それよりも融点が低いろう材の輪郭の外側にある。
また、ろう材103がめっき膜102の下面上に形成され、ろう材104がろう材103の下面上に形成され、ろう材105がろう材104の下面上に形成されている。すなわち、ろう材103の上面全体がめっき膜102の下面の一部に接し、ろう材104の上面全体がろう材103の下面の一部に接し、ろう材105の上面全体がろう材104の下面の一部に接している。例えば、ろう材103、104及び105の厚さは、いずれも5μmである。そして、ろう材104の下面はろう材103の下面よりも、チップ本体101の下面から離れており、ろう材105の下面はろう材104の下面よりも、チップ本体101の下面から離れている。つまり、融点が高いろう材ほどチップ本体101からの最大離間距離が短い。
次に、第1の実施形態に係る半導体装置100を用いて半導体装置実装構造を製造する方法について説明する。図2は、半導体装置実装構造を製造する方法を工程順に示す断面図である。
先ず、図2(a)に示すように、ホットプレート150上に実装基板151を載置し、実装基板151上に、ろう材105が実装基板151と接するようにして半導体装置100を載置する。
次いで、ホットプレート150の温度を、ろう材105の融点以上ろう材104の融点未満とする。この結果、図2(b)に示すように、ろう材103及び104は固体のまま、ろう材105が溶融する。溶融前にろう材105と実装基板151とが互いに接触している領域の面積は、チップ本体101の面積と比較して極めて小さく、ろう材105は溶融しながら実装基板151の上面上を濡れ広がっていく。このため、ろう材105と実装基板151との間に気泡は極めて入りにくい。また、ろう材105はろう材104の下面上を濡れ広がっていくため、ろう材105とろう材104との間にも気泡は極めて入りにくい。
その後、ホットプレート150の温度を、ろう材104の融点以上ろう材103の融点未満とする。この結果、図2(c)に示すように、ろう材103は固体のまま、ろう材104が溶融する。ろう材104はろう材103の下面上を濡れ広がっていくため、ろう材104とろう材103との間に気泡は極めて入りにくい。
続いて、ホットプレート150の温度を、ろう材103の融点以上めっき膜102の融点未満とする。この結果、図2(d)に示すように、めっき膜102は固体のまま、ろう材103が溶融する。ろう材103はめっき膜102の下面上を濡れ広がっていくため、ろう材103とめっき膜102との間に気泡は極めて入りにくい。
そして、ホットプレート150の加熱を切ることで、ろう材103、104及び105の温度が低下し、ろう材103、104及び105が凝固する。この結果、気泡のないろう付けが実現される。このようにして製造された半導体装置実装構造においては、融点が最も低いろう材105が、平面視でチップ本体101よりも広範囲に広がっており、融点が高いろう材ほどチップ本体101からの最大離間距離が短い。
このような半導体装置実装構造によれば、チップ本体101で生じた熱が高効率で実装基板151に伝達される。このため、チップ本体101の温度の過剰な上昇を抑制することができ、高い信頼性を得ることができる。チップ本体101が窒化ガリウム(GaN)系のパワーデバイスを含む場合であっても、優れた信頼性を得ることができる。
半導体装置100の製造にあたっては、チップ本体101の実装面上にめっき膜102を形成し、その上にスパッタリング法によりろう材103、104及び105を順次形成すればよい。
(第2の実施形態)
次に、第2の実施形態について説明する。図3は、第2の実施形態に係る半導体装置を示す図である。図3(a)は断面図、図3(b)は下面図である。
図3に示すように、第2の実施形態に係る半導体装置200では、ろう材103、104及び105の平面形状が、半導体装置100のものと相違している。例えば、ろう材103の平面形状は、直径が4mmの円形であり、ろう材104の平面形状は、直径が3mmの円形であり、ろう材105の平面形状は、直径が2mmの円形である。他の構成は第1の実施形態と同様である。
第2の実施形態に係る半導体装置200を用いて半導体装置実装構造を製造する場合にも、半導体装置100を用いて半導体装置実装構造を製造する場合と同様の処理を行うことにより、気泡のないろう付けが実現される。
ろう材103、104及び105の平面形状は矩形又は円形に限定されない。例えば、図4Aに示すように、十字型であってもよく、図4Bに示すように、より角数の多い多角形であってもよい。
(第3の実施形態)
次に、第3の実施形態について説明する。図5は、第3の実施形態に係る半導体装置を示す図である。図5(a)は断面図、図1(b)は下面図である。
図5に示すように、第3の実施形態に係る半導体装置300には、チップ本体101、めっき膜102、並びにめっき膜302上に形成されたろう材303、304及び305が含まれる。ろう材303の融点はめっき膜302の融点より低く、ろう材304の融点はろう材303の融点より低く、ろう材305の融点はろう材304の融点より低い。例えば、ろう材303の材料はAu0.28Sn0.72であり、ろう材304の材料はAu0.20Sn0.80であり、ろう材305の材料はAu0.15Sn0.85である。
例えば、チップ本体301及びめっき膜302の平面形状は一辺の長さが5mmの正方形であり、ろう材305の平面形状は一辺の長さが2mmの正方形である。平面視で、ろう材305の全体をろう材304が取り囲み、ろう材305及び304の全体をろう材303が取り囲んでいる。すなわち、ろう材303及び304は環状の平面形状を有している。ろう材304の内形は一辺の長さが2mmの正方形であり、外形は一辺の長さが3mmの正方形である。ろう材303の内形は一辺の長さが3mmの正方形であり、外形は一辺の長さが4mmの正方形である。平面視で、ろう材303の輪郭はチップ本体301及びめっき膜302の輪郭の内側にあり、ろう材304の輪郭はろう材303の輪郭の内側にあり、ろう材305の輪郭はろう材304の輪郭の内側にある。つまり、平面視で、融点が高いろう材の輪郭は、それよりも融点が低いろう材の輪郭の外側にある。
また、ろう材303、304及び305のすべてがめっき膜302の下面上に形成されている。すなわち、ろう材303の上面全体がめっき膜302の下面の一部に接し、ろう材304の上面全体がめっき膜302の下面の一部に接し、ろう材305の上面全体がめっき膜302の下面の一部に接している。ろう材305はろう材304より厚く、ろう材304はろう材303より厚い。例えば、ろう材305の厚さは15μm、ろう材304の厚さは10μm、ろう材303の厚さは5μmである。そして、ろう材304の下面はろう材303の下面よりも、チップ本体301の下面から離れており、ろう材305の下面はろう材304の下面よりも、チップ本体301の下面から離れている。つまり、融点が高いろう材ほどチップ本体101からの最大離間距離が短い。
第3の実施形態に係る半導体装置300を用いて半導体装置実装構造を製造する場合にも、半導体装置100を用いて半導体装置実装構造を製造する場合と同様の処理を行うことにより、気泡のないろう付けが実現される。この場合、例えば、図6に示すような構造が得られる。すなわち、融点が最も低いろう材305が、平面視でチップ本体301よりも広範囲に広がっており、融点が高いろう材ほどチップ本体301からの最大離間距離が短い。
(第4の実施形態)
次に、第4の実施形態について説明する。図7は、第4の実施形態に係る実装基板を示す図である。図7(a)は断面図、図7(b)は上面図である。
図7に示すように、第4の実施形態に係る実装基板600には、基板本体601、基板本体601の上面(表面)に形成されたろう材603、604及び605が含まれる。基板本体601には、プリント配線が含まれる。ろう材604の融点はろう材603の融点より低く、ろう材605の融点はろう材604の融点より低い。例えば、ろう材603の材料はAu0.28Sn0.72であり、ろう材604の材料はAu0.20Sn0.80であり、ろう材605の材料はAu0.15Sn0.85である。
平面視で、ろう材603の輪郭は基板本体601の輪郭の内側にあり、ろう材604の輪郭はろう材603の輪郭の内側にあり、ろう材605の輪郭はろう材604の輪郭の内側にある。例えば、ろう材603の平面形状は一辺の長さが4mmの正方形であり、ろう材604の平面形状は一辺の長さが3mmの正方形であり、ろう材605の平面形状は一辺の長さが2mmの正方形である。つまり、平面視で、融点が高いろう材の輪郭は、それよりも融点が低いろう材の輪郭の外側にある。
また、ろう材603が基板本体601の上面上に形成され、ろう材604がろう材603の上面上に形成され、ろう材605がろう材604の上面上に形成されている。すなわち、ろう材603の下面全体が基板本体601の上面の一部に接し、ろう材604の下面全体がろう材603の上面の一部に接し、ろう材605の下面全体がろう材604の上面の一部に接している。例えば、ろう材603、604及び605の厚さは、いずれも5μmである。そして、ろう材104の下面はろう材103の下面よりも、チップ本体101の下面から離れており、ろう材105の下面はろう材104の下面よりも、チップ本体101の下面から離れている。つまり、融点が高いろう材ほど基板本体601からの最大離間距離が短い。
次に、第4の実施形態に係る実装基板600を用いて半導体装置実装構造を製造する方法について説明する。図8は、半導体装置実装構造を製造する方法を工程順に示す断面図である。
先ず、図8(a)に示すように、ホットプレート150上に実装基板600を載置し、チップ本体101及びめっき膜102を含む半導体装置700を、ろう材605がめっき膜102と接するようにして実装基板600上に載置する。
次いで、ホットプレート150の温度を、ろう材605の融点以上ろう材604の融点未満とする。この結果、図8(b)に示すように、ろう材603及び604は固体のまま、ろう材605が溶融する。溶融前にろう材605とめっき膜102とが互いに接触している領域の面積は、チップ本体101の面積と比較して極めて小さく、ろう材605は溶融しながらめっき膜102の下面上を濡れ広がっていく。そして、このため、ろう材605と半導体装置700との間に気泡は極めて入りにくい。また、ろう材605はろう材604の上面上を濡れ広がっていくため、ろう材605とろう材604との間にも気泡は極めて入りにくい。
その後、ホットプレート150の温度を、ろう材604の融点以上ろう材603の融点未満とする。この結果、図8(c)に示すように、ろう材603は固体のまま、ろう材604が溶融する。ろう材604はろう材603の上面上を濡れ広がっていくため、ろう材604とろう材603との間に気泡は極めて入りにくい。
続いて、ホットプレート150の温度を、ろう材603の融点以上めっき膜102の融点未満とする。この結果、図8(d)に示すように、めっき膜102は固体のまま、ろう材603が溶融する。ろう材603は基板本体601の上面上を濡れ広がっていくため、ろう材603と基板本体601との間に気泡は極めて入りにくい。
そして、ホットプレート150の加熱を切ることで、ろう材603、604及び605の温度が低下し、ろう材603、604及び605が凝固する。この結果、気泡のないろう付けが実現される。このようにして製造された半導体装置実装構造においては、融点が最も低いろう材605が、平面視でチップ本体101よりも広範囲に広がっており、融点が高いろう材ほど基板本体601からの最大離間距離が短い。
このような半導体装置実装構造によれば、チップ本体101で生じた熱が高効率で基板本体601に伝達される。このため、チップ本体101の温度の過剰な上昇を抑制することができ、高い信頼性を得ることができる。チップ本体101が窒化ガリウム(GaN)系のパワーデバイスを含む場合であっても、優れた信頼性を得ることができる。
実装基板600の製造にあたっては、基板本体601の表面上にスパッタリング法によりろう材603、604及び605を順次形成すればよい。
ろう材603、604及び605の平面形状は矩形に限定されず、例えば、円形であってもよく、十字型であってもよく、より角数の多い多角形であってもよい(図3、図4A、図4B参照)。
なお、融点が相違するろう材の種類は3種類に限定されず、2種類であってもよく、4種類以上であってもよい。ろう材の材料はAuSnに限定されない。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
チップ本体と、
前記チップ本体の一面に設けられた、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が高いものほど前記チップ本体からの最大離間距離が短く、
平面視で、融点が高いものの輪郭は、それよりも融点が低いものの輪郭の外側にあることを特徴とする半導体装置。
(付記2)
前記2種以上のろう材はAuSnを含むことを特徴とする付記1に記載の半導体装置。
(付記3)
基板本体と、
前記基板本体の一面に設けられた、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が高いものほど前記基板本体からの最大離間距離が短く、
平面視で、融点が高いものの輪郭は、それよりも融点が低いものの輪郭の外側にあることを特徴とする実装基板。
(付記4)
前記2種以上のろう材はAuSnを含むことを特徴とする付記3に記載の実装基板。
(付記5)
実装基板上に、付記1又は2に記載の半導体装置を、前記2種以上のろう材のうちで最も融点が低いものが前記実装基板と接するようにして載置する工程と、
前記2種以上のろう材を融点が低いものから順に溶融させる工程と、
溶融した前記ろう材を凝固させる工程と、
を有することを特徴とする半導体装置実装構造の製造方法。
(付記6)
半導体装置を、付記3又は4に記載の実装基板上に、前記2種以上のろう材のうちで最も融点が低いものが前記半導体装置と接するようにして載置する工程と、
前記2種以上のろう材を融点が低いものから順に溶融させる工程と、
溶融した前記ろう材を凝固させる工程と、
を有することを特徴とする半導体装置実装構造の製造方法。
(付記7)
実装基板と、
前記実装基板上のチップ本体と、
前記実装基板に前記チップ本体をろう付けする、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が最も低いものが、平面視で前記チップ本体よりも広範囲に広がっており、
融点が高いものほど前記チップ本体からの最大離間距離が短いことを特徴とする半導体装置実装構造。
(付記8)
基板本体と、
前記基板本体上の半導体装置と、
前記基板本体に前記半導体装置をろう付けする、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が最も低いものが、平面視で前記半導体装置よりも広範囲に広がっており、
融点が高いものほど前記基板本体からの最大離間距離が短いことを特徴とする半導体装置実装構造。
100、200、300:半導体装置
101:チップ本体
103〜105:ろう材
303〜305:ろう材
600:実装基板
601:基板本体
603〜605:ろう材

Claims (6)

  1. チップ本体と、
    前記チップ本体の一面に設けられた、互いに融点が相違する2種以上のろう材と、
    を有し、
    前記2種以上のろう材の間で、
    融点が高いものほど前記チップ本体からの最大離間距離が短く、
    平面視で、融点が高いものの輪郭は、それよりも融点が低いものの輪郭の外側にあり、
    前記2種以上のろう材の各々は、それらの平面形状が円形であることを特徴とする半導体装置。
  2. 基板本体と、
    前記基板本体の一面に設けられた、互いに融点が相違する2種以上のろう材と、
    を有し、
    前記2種以上のろう材の間で、
    融点が高いものほど前記基板本体からの最大離間距離が短く、
    平面視で、融点が高いものの輪郭は、それよりも融点が低いものの輪郭の外側にあり、
    前記2種以上のろう材の各々は、それらの平面形状が円形であることを特徴とする実装基板。
  3. 実装基板上に、請求項1に記載の半導体装置を、前記2種以上のろう材のうちで最も融点が低いものが前記実装基板と接するようにして載置する工程と、
    前記2種以上のろう材を融点が低いものから順に溶融させる工程と、
    溶融した前記ろう材を凝固させる工程と、
    を有することを特徴とする半導体装置実装構造の製造方法。
  4. 半導体装置を、請求項2に記載の実装基板上に、前記2種以上のろう材のうちで最も融点が低いものが前記半導体装置と接するようにして載置する工程と、
    前記2種以上のろう材を融点が低いものから順に溶融させる工程と、
    溶融した前記ろう材を凝固させる工程と、
    を有することを特徴とする半導体装置実装構造の製造方法。
  5. 実装基板と、
    前記実装基板上のチップ本体と、
    前記実装基板に前記チップ本体をろう付けする、互いに融点が相違する2種以上のろう材と、
    を有し、
    前記2種以上のろう材の間で、
    融点が最も低いものが、平面視で前記チップ本体よりも広範囲に広がっており、
    融点が高いものほど前記チップ本体からの最大離間距離が短く、
    前記2種以上のろう材の各々は、それらの平面形状が円形であることを特徴とする半導体装置実装構造。
  6. 基板本体と、
    前記基板本体上の半導体装置と、
    前記基板本体に前記半導体装置をろう付けする、互いに融点が相違する2種以上のろう材と、
    を有し、
    前記2種以上のろう材の間で、
    融点が最も低いものが、平面視で前記半導体装置よりも広範囲に広がっており、
    融点が高いものほど前記基板本体からの最大離間距離が短く、
    前記2種以上のろう材の各々は、それらの平面形状が円形であることを特徴とする半導体装置実装構造。
JP2016049913A 2016-03-14 2016-03-14 半導体装置、実装基板及び半導体装置実装構造 Active JP6687838B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016049913A JP6687838B2 (ja) 2016-03-14 2016-03-14 半導体装置、実装基板及び半導体装置実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016049913A JP6687838B2 (ja) 2016-03-14 2016-03-14 半導体装置、実装基板及び半導体装置実装構造

Publications (2)

Publication Number Publication Date
JP2017168513A JP2017168513A (ja) 2017-09-21
JP6687838B2 true JP6687838B2 (ja) 2020-04-28

Family

ID=59909198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016049913A Active JP6687838B2 (ja) 2016-03-14 2016-03-14 半導体装置、実装基板及び半導体装置実装構造

Country Status (1)

Country Link
JP (1) JP6687838B2 (ja)

Also Published As

Publication number Publication date
JP2017168513A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
US7362580B2 (en) Electronic assembly having an indium wetting layer on a thermally conductive body
US9801288B2 (en) Multilayer circuit board and method for manufacturing the same
CN110416097B (zh) 防止铟金属溢出的封装结构及封装方法
KR101032961B1 (ko) Led 방열기판의 제조방법 및 그의 구조
JP7204637B2 (ja) セラミックス金属回路基板およびそれを用いた半導体装置
CN106653626A (zh) 用于半导体封装件的再制工艺和工具设计
JP6008750B2 (ja) 半導体装置
JP6687838B2 (ja) 半導体装置、実装基板及び半導体装置実装構造
TWI525723B (zh) 晶片封裝體結構及其形成方法
JP4305424B2 (ja) 半導体装置及びその製造方法
US7433199B2 (en) Substrate structure for semiconductor package and package method thereof
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
KR101565016B1 (ko) 휨 개선을 위한 반도체 패키지 구조 및 방법
JP2006140401A (ja) 半導体集積回路装置
JP4144553B2 (ja) 半導体装置の製造方法
US20070273010A1 (en) Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device
JP2013211337A (ja) 放熱板
JP4952527B2 (ja) 半導体装置の製造方法及び半導体装置
JP2016103526A (ja) 半導体装置
JP2017092212A (ja) 半導体装置およびその製造方法
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit
JP5651430B2 (ja) 電子部品の実装方法
JP2022075319A (ja) 半導体装置、ダイパッドおよび半導体装置の製造方法
JP6488669B2 (ja) 基板
TW201545237A (zh) 半導體封裝方法及配置於半導體封裝設備中的加熱治具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200316

R150 Certificate of patent or registration of utility model

Ref document number: 6687838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150