JP6687838B2 - 半導体装置、実装基板及び半導体装置実装構造 - Google Patents
半導体装置、実装基板及び半導体装置実装構造 Download PDFInfo
- Publication number
- JP6687838B2 JP6687838B2 JP2016049913A JP2016049913A JP6687838B2 JP 6687838 B2 JP6687838 B2 JP 6687838B2 JP 2016049913 A JP2016049913 A JP 2016049913A JP 2016049913 A JP2016049913 A JP 2016049913A JP 6687838 B2 JP6687838 B2 JP 6687838B2
- Authority
- JP
- Japan
- Prior art keywords
- brazing
- semiconductor device
- melting point
- brazing material
- brazing filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
Landscapes
- Die Bonding (AREA)
Description
先ず、第1の実施形態について説明する。図1は、第1の実施形態に係る半導体装置を示す図である。図1(a)は断面図、図1(b)は下面図である。
次に、第2の実施形態について説明する。図3は、第2の実施形態に係る半導体装置を示す図である。図3(a)は断面図、図3(b)は下面図である。
次に、第3の実施形態について説明する。図5は、第3の実施形態に係る半導体装置を示す図である。図5(a)は断面図、図1(b)は下面図である。
次に、第4の実施形態について説明する。図7は、第4の実施形態に係る実装基板を示す図である。図7(a)は断面図、図7(b)は上面図である。
チップ本体と、
前記チップ本体の一面に設けられた、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が高いものほど前記チップ本体からの最大離間距離が短く、
平面視で、融点が高いものの輪郭は、それよりも融点が低いものの輪郭の外側にあることを特徴とする半導体装置。
前記2種以上のろう材はAuSnを含むことを特徴とする付記1に記載の半導体装置。
基板本体と、
前記基板本体の一面に設けられた、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が高いものほど前記基板本体からの最大離間距離が短く、
平面視で、融点が高いものの輪郭は、それよりも融点が低いものの輪郭の外側にあることを特徴とする実装基板。
前記2種以上のろう材はAuSnを含むことを特徴とする付記3に記載の実装基板。
実装基板上に、付記1又は2に記載の半導体装置を、前記2種以上のろう材のうちで最も融点が低いものが前記実装基板と接するようにして載置する工程と、
前記2種以上のろう材を融点が低いものから順に溶融させる工程と、
溶融した前記ろう材を凝固させる工程と、
を有することを特徴とする半導体装置実装構造の製造方法。
半導体装置を、付記3又は4に記載の実装基板上に、前記2種以上のろう材のうちで最も融点が低いものが前記半導体装置と接するようにして載置する工程と、
前記2種以上のろう材を融点が低いものから順に溶融させる工程と、
溶融した前記ろう材を凝固させる工程と、
を有することを特徴とする半導体装置実装構造の製造方法。
実装基板と、
前記実装基板上のチップ本体と、
前記実装基板に前記チップ本体をろう付けする、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が最も低いものが、平面視で前記チップ本体よりも広範囲に広がっており、
融点が高いものほど前記チップ本体からの最大離間距離が短いことを特徴とする半導体装置実装構造。
基板本体と、
前記基板本体上の半導体装置と、
前記基板本体に前記半導体装置をろう付けする、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が最も低いものが、平面視で前記半導体装置よりも広範囲に広がっており、
融点が高いものほど前記基板本体からの最大離間距離が短いことを特徴とする半導体装置実装構造。
101:チップ本体
103〜105:ろう材
303〜305:ろう材
600:実装基板
601:基板本体
603〜605:ろう材
Claims (6)
- チップ本体と、
前記チップ本体の一面に設けられた、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が高いものほど前記チップ本体からの最大離間距離が短く、
平面視で、融点が高いものの輪郭は、それよりも融点が低いものの輪郭の外側にあり、
前記2種以上のろう材の各々は、それらの平面形状が円形であることを特徴とする半導体装置。 - 基板本体と、
前記基板本体の一面に設けられた、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が高いものほど前記基板本体からの最大離間距離が短く、
平面視で、融点が高いものの輪郭は、それよりも融点が低いものの輪郭の外側にあり、
前記2種以上のろう材の各々は、それらの平面形状が円形であることを特徴とする実装基板。 - 実装基板上に、請求項1に記載の半導体装置を、前記2種以上のろう材のうちで最も融点が低いものが前記実装基板と接するようにして載置する工程と、
前記2種以上のろう材を融点が低いものから順に溶融させる工程と、
溶融した前記ろう材を凝固させる工程と、
を有することを特徴とする半導体装置実装構造の製造方法。 - 半導体装置を、請求項2に記載の実装基板上に、前記2種以上のろう材のうちで最も融点が低いものが前記半導体装置と接するようにして載置する工程と、
前記2種以上のろう材を融点が低いものから順に溶融させる工程と、
溶融した前記ろう材を凝固させる工程と、
を有することを特徴とする半導体装置実装構造の製造方法。 - 実装基板と、
前記実装基板上のチップ本体と、
前記実装基板に前記チップ本体をろう付けする、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が最も低いものが、平面視で前記チップ本体よりも広範囲に広がっており、
融点が高いものほど前記チップ本体からの最大離間距離が短く、
前記2種以上のろう材の各々は、それらの平面形状が円形であることを特徴とする半導体装置実装構造。 - 基板本体と、
前記基板本体上の半導体装置と、
前記基板本体に前記半導体装置をろう付けする、互いに融点が相違する2種以上のろう材と、
を有し、
前記2種以上のろう材の間で、
融点が最も低いものが、平面視で前記半導体装置よりも広範囲に広がっており、
融点が高いものほど前記基板本体からの最大離間距離が短く、
前記2種以上のろう材の各々は、それらの平面形状が円形であることを特徴とする半導体装置実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016049913A JP6687838B2 (ja) | 2016-03-14 | 2016-03-14 | 半導体装置、実装基板及び半導体装置実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016049913A JP6687838B2 (ja) | 2016-03-14 | 2016-03-14 | 半導体装置、実装基板及び半導体装置実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017168513A JP2017168513A (ja) | 2017-09-21 |
JP6687838B2 true JP6687838B2 (ja) | 2020-04-28 |
Family
ID=59909198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016049913A Active JP6687838B2 (ja) | 2016-03-14 | 2016-03-14 | 半導体装置、実装基板及び半導体装置実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6687838B2 (ja) |
-
2016
- 2016-03-14 JP JP2016049913A patent/JP6687838B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017168513A (ja) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7362580B2 (en) | Electronic assembly having an indium wetting layer on a thermally conductive body | |
US9801288B2 (en) | Multilayer circuit board and method for manufacturing the same | |
CN110416097B (zh) | 防止铟金属溢出的封装结构及封装方法 | |
KR101032961B1 (ko) | Led 방열기판의 제조방법 및 그의 구조 | |
JP7204637B2 (ja) | セラミックス金属回路基板およびそれを用いた半導体装置 | |
CN106653626A (zh) | 用于半导体封装件的再制工艺和工具设计 | |
JP6008750B2 (ja) | 半導体装置 | |
JP6687838B2 (ja) | 半導体装置、実装基板及び半導体装置実装構造 | |
TWI525723B (zh) | 晶片封裝體結構及其形成方法 | |
JP4305424B2 (ja) | 半導体装置及びその製造方法 | |
US7433199B2 (en) | Substrate structure for semiconductor package and package method thereof | |
JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
KR101565016B1 (ko) | 휨 개선을 위한 반도체 패키지 구조 및 방법 | |
JP2006140401A (ja) | 半導体集積回路装置 | |
JP4144553B2 (ja) | 半導体装置の製造方法 | |
US20070273010A1 (en) | Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device | |
JP2013211337A (ja) | 放熱板 | |
JP4952527B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2016103526A (ja) | 半導体装置 | |
JP2017092212A (ja) | 半導体装置およびその製造方法 | |
US20080246142A1 (en) | Heat dissipation unit and a semiconductor package that has the heat dissipation unit | |
JP5651430B2 (ja) | 電子部品の実装方法 | |
JP2022075319A (ja) | 半導体装置、ダイパッドおよび半導体装置の製造方法 | |
JP6488669B2 (ja) | 基板 | |
TW201545237A (zh) | 半導體封裝方法及配置於半導體封裝設備中的加熱治具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6687838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |