JP2017092212A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017092212A
JP2017092212A JP2015219580A JP2015219580A JP2017092212A JP 2017092212 A JP2017092212 A JP 2017092212A JP 2015219580 A JP2015219580 A JP 2015219580A JP 2015219580 A JP2015219580 A JP 2015219580A JP 2017092212 A JP2017092212 A JP 2017092212A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
wire
electrode pad
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015219580A
Other languages
English (en)
Inventor
悟 高久
Satoru Takaku
悟 高久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015219580A priority Critical patent/JP2017092212A/ja
Priority to US15/253,747 priority patent/US20170133344A1/en
Publication of JP2017092212A publication Critical patent/JP2017092212A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/09179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract


【課題】樹脂が半導体チップから剥がれ難い半導体装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体装置は基板を備えている。半導体チップは基板上に設けられている。半導体チップは、半導体チップの回路に電気的に接続された第１電極パッドと、回路に電気的に接続されていない第２電極パッドとを有する。第１ワイヤは、半導体パッケージの外部と電気的に接続可能であり、第１電極パッドと電気的に接続されている。第２ワイヤは、半導体パッケージの外部と電気的に接続せず、第２電極パッドと基板との間に電気的に接続されている。樹脂は、半導体チップ、第１および第２ワイヤの周囲に設けられている。
【選択図】図１

Description

本発明による実施形態は、半導体装置およびその製造方法に関する。
半導体パッケージに用いられる樹脂は、半導体チップに設けられた金属材料や
半導体材料との熱応力差により、金属材料の表面から剥離し易い。樹脂が金属パッドの表面から剥離すると、樹脂とダミーパッドとの間に間隙ができ易い。このような間隙は、パッドの腐食等の問題を引き起こし、半導体パッケージの信頼性を低下させてしまう。
特開２００５−３１７８６０号公報
樹脂が半導体チップから剥がれ難い半導体装置およびその製造方法を提供する。
本実施形態による半導体装置は基板を備えている。半導体チップは基板上に設けられている。半導体チップは、半導体チップの回路に電気的に接続された第１電極パッドと、回路に電気的に接続されていない第２電極パッドとを有する。第１ワイヤは、半導体パッケージの外部と電気的に接続可能であり、第１電極パッドと電気的に接続されている。第２ワイヤは、半導体パッケージの外部と電気的に接続せず、第２電極パッドと基板との間に電気的に接続されている。樹脂は、半導体チップ、第１および第２ワイヤの周囲に設けられている。
本実施形態による半導体パッケージ１の構成の一例を示す断面図および平面図。 本実施形態による半導体パッケージ１の製造方法の一例を示す断面図および平面図。 図２に続く、製造方法示す断面図および平面図。 複数回金属ボールを形成した場合の半導体パッケージ１の構成例を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
図１（Ａ）および図１（Ｂ）は、本実施形態による半導体パッケージ１の構成の一例を示す断面図および平面図である。図１（Ａ）は、図１（Ｂ）のＡ−Ａ線に沿った断面図である。半導体パッケージ１は、基板１０と、半導体チップ２０と、バンプ３１〜３４と、ワイヤ４１〜４４と、樹脂５０とを備えている。
基板１０は、例えば、プリント基板やリードフレーム等のように、半導体チップ２０を半導体パッケージ１の外部の装置と電気的に接続可能な部材である。本実施形態では、基板１０は、プリント基板であり、導電性の基板側パッド１１、１２および１４を有する。基板側パッド１２、１４は、半導体パッケージ１の通常の使用時において、使用されないダミーパッドである。基板側パッド１２、１４は、半導体パッケージ１の外部の装置と電気的に接続されず、電気的には浮遊状態（フローティング状態）である。一方、基板側パッド１１は、半導体パッケージ１の通常の使用時において使用されるパッドであり、半導体パッケージ１の外部の装置と電気的に接続可能である。尚、基板側パッド１１は、１つだけ図示されているが、複数設けられていてもよい。第２電極パッド２２〜２４の数も限定しない。通常の使用とは、半導体パッケージ１が市販されてユーザにおいて使用されている状態をいう。
半導体チップ２０は、接着剤（ダイアタッチメント剤）１５により基板１０上に接着されている。半導体チップ２０は、半導体基板２８上に形成された半導体素子（例えば、トランジスタ、抵抗、キャパシタ等）で構成された電子回路（図示せず）を有する。半導体チップ２０は、単一の半導体チップであってもよく、積層された複数の半導体チップであってもよい。本実施形態では、半導体チップ２０は、単一の半導体チップとする。
半導体チップ２０は、電極パッド２１〜２４を備えている。第１電極パッド２１は、半導体チップ２０の電子回路に電気的に接続されている。第２電極パッド２２〜２４は、半導体チップ２０の電子回路には接続されていないが、テスト用パターン（図示せず）に電気的に接続されている。テスト用パターンは、半導体チップ２０の電子回路の電気的特性を検証するために半導体チップ２０に設けられた半導体素子であり、通常の使用時には用いられない。テスト用パターンは、ウェハ状態において隣接する半導体チップ間に設けられ、あるいは、半導体チップの空きスペースに設けられる。テスト用パターンは、実際に使用される電子回路とは電気的に分離されている。従って、テスト用パターンは、半導体チップ２０の電子回路および半導体パッケージ１の外部の装置と電気的に分離されており、浮遊状態となっている。第２電極パッド２２、２４は、それぞれ半導体チップ２０の端部Ｅ１、Ｅ２（あるいはコーナー部）の近傍に設けられている。第１および第２電極パッド２１〜２４には、例えば、アルミニウム等の導電性材料を用いている。
半導体チップ２０は、その表面上に設けられた絶縁膜２８をさらに備えている。絶縁膜２８は、第１および第２電極パッド２１〜２４および半導体チップ２０の端部以外の表面領域を被覆しており、半導体チップ２０の電子回路を保護している。絶縁膜２８は、少なくとも第１および第２電極パッド２１〜２４、半導体チップ２０の表面端部、および、半導体チップ２０の側面および裏面には設けられていない。絶縁膜２８には、例えば、ポリイミド等のシリコン酸化膜等を用いている。
バンプ３１〜３４は、それぞれ第１および第２電極パッド２１〜２４上に設けられている。例えば、第１突起部としてのバンプ３１は、第１電極パッド２１上に設けられており、第１電極パッド２１と第１ワイヤ４１との間に電気的に接続されている。第２突起部としてのバンプ３２〜３４は、それぞれ第２電極パッド２２〜２４上に設けられている。バンプ３２は、第２電極パッド２２と第２ワイヤ４２との間に電気的に接続されている。バンプ３４は、第２電極パッド２４と第２ワイヤ４４との間に電気的に接続されている。バンプ３２、３４は、それぞれ第２電極パッド２２、２４と同様に半導体チップ２０の端部Ｅ１、Ｅ２の近傍に設けられている。バンプ３３は、第２電極パッド２３上に設けられているが、ワイヤに接続されていない。バンプ３１〜３４には、例えば、金、銀、銅、ＣｕＡｌ、ＡｇＡｌ等の低抵抗金属を用いている。
ワイヤ４１、４２、４４は、それぞれバンプ３１、３２、３４と基板側パッド１１、１２、１４との間を接続している。例えば、第１ワイヤとしてのワイヤ４１は、第１バンプ３１と基板側パッド１１との間を接続している。ワイヤ４１の一端は、第１バンプ３１を介して第１電極パッド２１と電気的に接続され、他端は、基板側パッド１１を介して半導体パッケージ１の外部の装置と電気的に接続可能である。第２ワイヤ４２は、第２バンプ３２と基板側パッド１２との間を接続している。ワイヤ４２の一端は第２バンプ３２を介して第２電極パッド２２と電気的に接続されており、他端は、電気的に浮遊状態である基板側パッド１２に接続されている。また、第２ワイヤとしてのワイヤ４４は、第２バンプ３４と基板側パッド１４との間を接続している。ワイヤ４４の一端は第２バンプ３４を介して第２電極パッド２４と電気的に接続されており、他端は、電気的に浮遊状態である基板側パッド１４に接続されている。第２ワイヤ４２、４４は、第２バンプ３１、３４と基板側パッド１２、１４との間に接続されており、電気的に浮遊状態である。
バンプ３３と基板１０との間には、ワイヤが設けられていない。従って、バンプ３３は、第２電極パッド２３に接続されているが、基板１０に接続されていない。よって、バンプ３３も、電気的に浮遊状態である。
ワイヤ４１、４２および４４は、バンプ３１〜３４と同じ材料であり、例えば、金、銀、銅、ＣｕＡｌ、ＡｇＡｌ等の低抵抗金属でよい。ワイヤボンディングでは、例えば、ワイヤ４１を溶融させて金属ボールを形成し、その金属ボールを半導体チップ２０の第１電極パッド２１上に接続することによって、バンプ３１を形成する。その後、基板１０の基板側パッド１１までワイヤ４１を引き出して基板側パッド１１上にワイヤ４１を接続する。これにより、半導体チップ２０の第１電極パッド２１上にバンプ３１が形成され、バンプ３１と同じ材料のワイヤ４１がバンプ３１の上部から基板１０の基板側パッド１１まで接続される。バンプ３２、３４およびワイヤ４２、４４についても同様である。
バンプ３３には、ワイヤが接続されていない。バンプ３３は、ワイヤ４１を溶融させて金属ボールを形成し、その金属ボールを半導体チップ２０の電極パッド２３上に接続することによって形成される。その後、ワイヤはバンプ３３から引き出されずに切断される。これにより、バンプ３３は、基板１０に接続されないバンプとして電極パッド２３上に残置される。
樹脂５０は、半導体チップ２０、ワイヤ４１、４２、４３、バンプ３１〜３４の周囲に設けられ、これらを封止する。
ここで、本実施形態では、半導体パッケージ１の外部に電気的に接続していない第２電極パッド２２〜２４上には、それぞれ第２突起部としてのバンプ３２〜３４が設けられている。さらに、第２ワイヤ４２、４４がそれぞれバンプ３２、３４と基板１０上の基板側パッド１２、１４との間に接続されている。上述の通り、基板側パッド１２、１４は、半導体パッケージ１の外部の装置に電気的に接続されないダミーパッドである。尚かつ、第２電極パッド２２、２４は半導体チップ２０上のテスト用パターンに接続されており、通常の使用時には電気的に浮遊状態である。即ち、第２電極パッド２２、２４もダミーパッドである。従って、基板側パッド１２、ワイヤ４２、バンプ３２および第２電極パッド２２は、電気的に浮遊状態となっている。基板側パッド１４、ワイヤ４４、バンプ３４および第２電極パッド２４も、基板側パッド１２、ワイヤ４２、バンプ３２および第２電極パッド２２と同様に、電気的に浮遊状態となっている。
このように、本実施形態によれば、半導体チップ２０の端部Ｅ１、Ｅ２（コーナー部）の近傍にダミーとして第２電極パッド２２、２４および第２ワイヤ４２、４４が設けられている。樹脂５０は、第２電極パッド２２、２４および第２ワイヤ４２、４４の周囲にも設けられており、第２電極パッド２２、２４および第２ワイヤ４２、４４のアンカー効果により、第２電極パッド２２、２４の表面から剥離し難くなる。即ち、バンプ３２、３４および第２ワイヤ４２、４４は、第２電極パッド２２、２４と樹脂５０との間のアンカー効果を有し、半導体チップ２０の端部における樹脂５０と半導体チップ２０との間に密着力を向上させ、樹脂５０の剥がれを抑制することができる。
通常の使用に用いられず電気的に浮遊状態の電極パッドには、ワイヤボンディングを行う必要は無く、バンプおよびワイヤを設ける必要は必ずしも無い。しかし、樹脂はワイヤボンディングされていない平坦なダミーパッドの表面から剥離し易く、樹脂とダミーパッドとの間に間隙ができ易い。樹脂の熱収縮による応力は、樹脂の体積比率の大きな部分に集中する。例えば、樹脂の応力は、バンプが設けられていないダミーパッドの部分、あるいは、半導体チップ２０の端部に集中し易い。
これに対し、本実施形態では、電気的に浮遊状態の第２電極パッド２２、２４には、バンプ３２、３４が設けられている。これにより、第２電極パッド２２、２４上の形状が複雑になるので、半導体チップ２０の端部における樹脂５０と半導体チップ２０との間に密着力を向上させ、樹脂５０の剥がれを抑制することができる。さらに、本実施形態では、ワイヤ４２、４４がそれぞれバンプ３２、３４と基板側パッド１２、１４との間に設けられている。これにより、半導体チップ２０の端部Ｅ１、Ｅ２近傍の形状が複雑になり、かつ、ワイヤ４２、４４がそれぞれバンプ３２、３４と基板側パッド１２、１４との間を物理的に接続する。従って、半導体チップ２０の端部Ｅ１、Ｅ２における樹脂５０と半導体チップ２０との間のアンカー効果はさらに向上し、半導体チップ２０の端部Ｅ１、Ｅ２における樹脂５０の剥がれをさらに抑制することができる。さらに、バンプ３２、３４およびワイヤ４２、４４を設けることによって、第２電極パッド２２、２４および半導体チップ２０の端部Ｅ１、Ｅ２における樹脂５０の体積比率が低下する。これにより、樹脂５０の収縮による内部応力を低下させ、第２電極パッド２２、２４および半導体チップ２０の端部Ｅ１、Ｅ２において、樹脂５０の剥離がさらに抑制され得る。
また、半導体チップ２０の上面には、絶縁膜２５が設けられている。絶縁膜２５には、例えば、ポリイミド等の絶縁材料が用いられる。絶縁膜２５と樹脂５０とは密着性が高く剥がれ難い。しかし、絶縁膜２５は、電極パッド２１〜２４、半導体チップ２０の端部Ｅ１、Ｅ２、および半導体チップ２０の側面Ｓ１〜Ｓ３において設けられていない。絶縁膜２５が半導体チップ２０の端部Ｅ１、Ｅ２および側面Ｓ１〜Ｓ３に設けられていない理由は、ウェハ状態において絶縁膜２５を形成した後、半導体チップ２０を個別化する際に、ウェハのダイシングによって絶縁膜２５がウェハとともに切断されるからである。従って、半導体チップ２０の端部Ｅ１、Ｅ２および側面Ｓ１〜Ｓ３において、半導体基板（例えば、シリコン）が露出されている。図示されていないが、半導体チップ２０の端部Ｅ１、Ｅ２以外の端部、および、側面Ｓ３の反対側の側面についても絶縁膜２５が設けられていない。樹脂５０とシリコン等の半導体材料との密着性は、樹脂５０と絶縁膜２５との密着性より低い。従って、ワイヤ４２、４４がそれぞれバンプ３２、３４と基板側パッド１２、１４との間に設けられることによって、半導体チップ２０の端部Ｅ１、Ｅ２および側面Ｓ１〜Ｓ３における樹脂５０と半導体チップ２０との間のアンカー効果はさらに向上し、樹脂５０が半導体チップ２０の端部Ｅ１、Ｅ２および側面Ｓ１〜Ｓ３から剥がれ難くなる。バンプ３２、３４は、半導体チップ２０の第２電極パッド２２、２４上に設けられているものの、基板１０には接続されていない。しかし、ワイヤ４２、４４は、半導体チップ２０側のバンプ３２、３４と基板側パッド１２、１４との間を物理的に接続している。例えば、図１（Ｂ）に示すように、ワイヤ４２、４４は、バンプ３２、３４から半導体チップ２０の端部Ｅ１、Ｅ２および側面Ｓ１〜Ｓ３の近傍を渡って基板側パッド１２、１４へ接続されている。これにより、バンプ３２、３４だけでなく、ワイヤ４２、４４を設けることによって、半導体チップ２０の端部Ｅ１、Ｅ２および側面Ｓ１〜Ｓ３における樹脂５０と半導体チップ２０との間の密着性を向上させることができる。
バンプ３２〜３４の形状は、特に問わないが、複雑であるほどアンカー効果は大きくなると考えられる。ワイヤ４２〜４４の形状についても、同様で、特に問わないが、複雑であるほどアンカー効果は大きくなると考えられる。
尚、バンプ３３も、アンカー効果を有する。バンプ３３は、半導体チップ２０のコーナー部には設けられておらず、半導体チップ２０の側面の一部に設けられている。従って、バンプ３３にはワイヤは設けられていないが、アンカー効果として充分に機能すると考えられる。このように、アンカー効果のためのダミーワイヤ４２、４４は、半導体チップ２０の端部Ｅ１、Ｅ２に設けられたダミーの第２電極パッド２２、２４上のバンプ３２、３４に設ければよく、その他のダミーの電極パッド２３上のバンプ３３には設けなくてもよい。勿論、バンプ３３と基板１０との間にもワイヤを設けてよい。これにより、アンカー効果をさらに向上させることができるとともに、電極パッド２３におけるワイヤボンディング方法を他の電極パッド２１、２２、２４のそれと統一することができる。従って、この場合、ワイヤボンディング工程が比較的簡素化される。
次に、本実施形態による半導体パッケージ１の製造方法を説明する。
図２（Ａ）〜図３（Ｂ）は、本実施形態による半導体パッケージ１の製造方法の一例を示す断面図および平面図である。図２（Ａ）は、図２（Ｂ）のＡ−Ａ線に沿った断面図である。図３（Ａ）は、図３（Ｂ）のＡ−Ａ線に沿った断面図である。
まず、図２（Ａ）および図２（Ｂ）に示すように、基板１０上に半導体チップ２０を搭載する。半導体チップ２０の裏面には、シート状の接着シート（ダイアタッチメントシート）１５が設けられており、半導体チップ２０の裏面を基板１０の所定位置に載置することによって、半導体チップ２０は基板１０上に接着され固定される。代替的に、液体の接着剤１５を基板１０上に供給し、半導体チップ２０を接着剤１５上に搭載することによって半導体チップ２０を基板１０に接着してもよい。
次に、図３（Ａ）および図３（Ｂ）に示すように、ワイヤボンディングを行う。ワイヤボンディングの方法は特に限定しない。例えば、本実施形態では、ワイヤ４１〜４４として、金、銀、銅、ＣｕＡｌ、ＡｇＡｌ等の低抵抗金属を用いて、ワイヤを溶融させて金属ボールを形成し、その金属ボールを半導体チップ２０の第１電極パッド２１上に接続する。これにより、バンプ３１を形成する。次に、バンプ３１から基板１０の基板側パッド１１までワイヤ４１を引き出して基板側パッド１１上にワイヤ４１を接続する。これにより、ワイヤ４１が、半導体チップ２０の第１電極パッド２１上にバンプ３１から基板１０の基板側パッド１１まで電気的および物理的に接続される。
バンプ３２、３４およびワイヤ４２、４４についても同様にワイヤボンディングする。尚、バンプ３３は、ワイヤを溶融させた金属ボールを半導体チップ２０の電極パッド２３上に接続することによってバンプ３３を形成した後、バンプ３３からワイヤを切断する。これにより、ワイヤの接続されていないバンプ３３が電極パッド２３上に形成される。
このように、第１ワイヤ４１は、半導体チップ２０の電子回路に電気的に接続された第１電極パッド２１と、半導体パッケージ１の外部装置に電気的に接続可能な基板側パッド１１との間に電気的に接続される。また、第２ワイヤ４２、４４は、半導体チップ２０に設けられた第２電極パッド２２、２４と、半導体パッケージ１の外部装置に電気的に接続されていない基板側パッド１２、１４との間にそれぞれ電気的に接続される。
バンプ３１を形成した後、ワイヤ４１をバンプ３１と基板側パッド１１との間に電気的に接続する。バンプ３２を形成した後、ワイヤ４２をバンプ３２と基板１０の基板側パッド１２との間に電気的に接続する。ただし、バンプ３１〜３４およびワイヤ４１、４２、４４の形成の順番は、特に限定しない。
次に、図１（Ａ）および図１（Ｂ）に示すように、樹脂５０が半導体チップ２０、バンプ３１〜３４、第１および第２ワイヤ４１、４２、４４の周囲を封止する。これにより、本実施形態による半導体パッケージ１が完成する。
このように、本実施形態によれば、半導体チップ２０の端部Ｅ１、Ｅ２（コーナー部）にダミーとして第２電極パッド２２、２４および第２ワイヤ４２、４４が形成される。これにより、バンプ３２、３４および第２ワイヤ４２、４４のアンカー効果により、半導体チップ２０の端部における樹脂５０と半導体チップ２０との間に密着力を向上させ、樹脂５０の剥がれを抑制することができる。尚、ダミーとしての第２電極パッド２２、２４および第２ワイヤ４２、４４は、端部Ｅ１、Ｅ２以外の半導体チップ２０の部分に設けられていてもよい。この場合であっても、樹脂５０と半導体チップ２０との間に密着力を向上させ、樹脂５０の剥がれを抑制することができる。
バンプ３１〜３４は、それぞれ１回だけ金属ボールを電極パッド２１〜２４に形成してもよく、複数回金属ボールを電極パッド２１〜２４に形成してもよい。図４は、複数回金属ボールを形成した場合の半導体パッケージ１の構成例を示す断面図である。この場合、電極パッド２１〜２４にバンプ３１〜３４を形成した後、ワイヤ４１、４２、４４を一旦切断する。その後、基板側パッド１１、１２、１４上にバンプ４６、４７、４９を形成してからワイヤ４１、４２、４４をそれぞれバンプ３１、３２、３４まで引き延ばして、再度、金属ボールをバンプ３１、３２、３４上に接続する。このように同一の電極パッド２１〜２４上に複数回バンプを形成することによって、図４に示すように、バンプ３１〜３４の形状が比較的複雑になる。これにより、アンカー効果をさらに向上させることができる。
本実施形態において、ワイヤ４１、４２、４４は、半導体チップ２０側のバンプ３１、３２、３４から基板側パッド１１、１２、１４へ引き出されて接続されている。即ち、第１電極パッド２１上にバンプ３１を形成した後、ワイヤ４１を半導体チップ２０から基板１０へ向かって引き出している（正ボンディング）。
しかし、このような正ボンディングとは逆に、第１電極パッド２１〜２４上にバンプ３１〜３４を形成した後、ワイヤ４１、４２、４４を基板１０から半導体チップ２０へ向かって引き出し、ワイヤ４１、４２、４４を基板１０からバンプ３１、３２、３４へ接続してもよい（逆ボンディング）。このように、ワイヤボンディング方式は、正ボンディングであっても、逆ボンディングであってもよい。
正ボンディングでは、バンプの形成後、ワイヤをバンプにつなげたまま引き出す。しかし、逆ボンディングにおいては、バンプの形成後、ワイヤをバンプから一旦切断する。その後、ワイヤを基板に接続してから半導体チップへ引き出して、バンプ上へ再度ワイヤを接続する。このように、逆ボンディングでは、ワイヤをバンプから一旦切断した後に、バンプへ再度接続するので、バンプは複雑な形状になり易い。従って、アンカー効果を考慮すると正ボンディングよりも逆ボンディングの方が好ましいと言える。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１・・・半導体パッケージ、１０・・・基板、２０・・・半導体チップ、３１〜３４・・・バンプ、４１〜４４・・・ワイヤ、５０・・・樹脂、基板側パッド・・・１１、１２、１４

Claims (8)

  1. 基板と、
    前記基板上に設けられた半導体チップであって、前記半導体チップの回路に電気的に接続された第１電極パッドと、前記回路に電気的に接続されていない第２電極パッドとを有する半導体チップと、
    半導体パッケージの外部と電気的に接続可能であり、前記第１電極パッドと電気的に接続された第１ワイヤと、
    前記半導体パッケージの外部と電気的に接続せず、前記第２電極パッドと前記基板との間に電気的に接続された第２ワイヤと、
    前記半導体チップ、前記第１および第２ワイヤの周囲に設けられた樹脂と、を備えた半導体装置。
  2. 前記第１電極パッド上に設けられ、該第１電極パッドと前記第１ワイヤとの間に電気的に接続された導電性の第１突起部と、
    前記第２電極パッド上に設けられ、該第２電極パッドと前記第２ワイヤとの間に接続された導電性の第２突起部とを備えた、請求項１に記載の半導体装置。
  3. 前記第１ワイヤと前記第１突起部とは同じ材料であり、
    前記第２ワイヤと前記第２突起部とは同じ材料である、請求項１または請求項２に記載の半導体装置。
  4. 前記半導体チップの表面上に設けられた絶縁膜をさらに備え、
    前記絶縁膜は、少なくとも前記第１および第２電極パッド、前記半導体チップの表面端部、および、前記半導体チップの側面には設けられていない、請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記第２電極パッドおよび前記第２ワイヤは、電気的に浮遊状態である、請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記第２電極パッドは、前記半導体チップの回路を検証するために該半導体チップに設けられたテスト用パターンに接続されている、請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 前記第２電極パッドおよび前記第２ワイヤは、前記半導体チップの端部に設けられている、請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 基板上に前記半導体チップを搭載し、
    前記半導体チップに設けられ前記半導体チップの回路に電気的に接続された第１電極パッドと前記基板に設けられ半導体パッケージの外部に電気的に接続可能な基板側パッドとの間に第１ワイヤを接続するとともに、前記半導体チップに設けられた第２電極パッドと前記半導体パッケージの外部に電気的に接続していない前記基板の領域との間に第２ワイヤを電気的に接続し、
    前記半導体チップ、前記第１および第２ワイヤの周囲に樹脂を設けることを具備した半導体装置の製造方法。
JP2015219580A 2015-11-09 2015-11-09 半導体装置およびその製造方法 Pending JP2017092212A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015219580A JP2017092212A (ja) 2015-11-09 2015-11-09 半導体装置およびその製造方法
US15/253,747 US20170133344A1 (en) 2015-11-09 2016-08-31 Semiconductor device with a resin layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015219580A JP2017092212A (ja) 2015-11-09 2015-11-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017092212A true JP2017092212A (ja) 2017-05-25

Family

ID=58664255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015219580A Pending JP2017092212A (ja) 2015-11-09 2015-11-09 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20170133344A1 (ja)
JP (1) JP2017092212A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033047A1 (ja) * 2021-09-03 2023-03-09 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482640A (en) * 1987-09-25 1989-03-28 Mitsubishi Electric Corp Semiconductor integrated circuit
JPH07335680A (ja) * 1994-06-14 1995-12-22 Fujitsu Ltd 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法
JPH11330128A (ja) * 1998-05-19 1999-11-30 Fujitsu Ltd 半導体装置
JP2002203945A (ja) * 2000-12-28 2002-07-19 Toshiba Corp 半導体装置及びその製造方法
JP2005317860A (ja) * 2004-04-30 2005-11-10 Fujitsu Ltd 樹脂封止型半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19652769A1 (de) * 1996-12-18 1998-06-25 Voith Sulzer Papiermasch Gmbh Verfahren und Vorrichtung zur Dämpfung von Kontaktschwingungen
TW465064B (en) * 2000-12-22 2001-11-21 Advanced Semiconductor Eng Bonding process and the structure thereof
US7355289B2 (en) * 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
JP2009130271A (ja) * 2007-11-27 2009-06-11 Panasonic Corp 半導体装置とその製造方法
JP5619381B2 (ja) * 2009-07-09 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
JP6196092B2 (ja) * 2013-07-30 2017-09-13 ルネサスエレクトロニクス株式会社 半導体装置
KR102327141B1 (ko) * 2014-11-19 2021-11-16 삼성전자주식회사 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
US9917037B2 (en) * 2015-01-22 2018-03-13 Renesas Electronics Corporation Semiconductor device including a first internal circuit, a second internal circuit and a switch circuit unit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482640A (en) * 1987-09-25 1989-03-28 Mitsubishi Electric Corp Semiconductor integrated circuit
JPH07335680A (ja) * 1994-06-14 1995-12-22 Fujitsu Ltd 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法
JPH11330128A (ja) * 1998-05-19 1999-11-30 Fujitsu Ltd 半導体装置
JP2002203945A (ja) * 2000-12-28 2002-07-19 Toshiba Corp 半導体装置及びその製造方法
JP2005317860A (ja) * 2004-04-30 2005-11-10 Fujitsu Ltd 樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033047A1 (ja) * 2021-09-03 2023-03-09 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20170133344A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
JP2001189415A (ja) ワイヤボンディング方法及びこれを用いた半導体パッケージ
TWI620293B (zh) 半導體裝置之製造方法
JP2010199148A (ja) 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
JP2010147070A (ja) 半導体装置
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JP2016213464A (ja) 積層パッケージ素子およびその製造方法
JP2016039290A (ja) プリント配線板および半導体パッケージ
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US20110241187A1 (en) Lead frame with recessed die bond area
WO2014203739A1 (ja) 半導体装置及びその製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP4322189B2 (ja) 半導体装置
JP2017092212A (ja) 半導体装置およびその製造方法
JP6210533B2 (ja) プリント基板およびその製造方法
JP2017212387A (ja) リードフレームの製造方法、電子装置の製造方法、および電子装置
JP2016046509A (ja) プリント配線板および半導体パッケージ
JP4917979B2 (ja) 半導体装置及びその製造方法
US20120048595A1 (en) Wiring board and method of manufacturing a semiconductor device
US9289846B2 (en) Method for fabricating wire bonding structure
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP2018064062A (ja) リードフレームおよび半導体装置
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2007059430A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180131

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190611