JP2009099816A - 半導体装置とその製造方法および半導体装置の実装方法 - Google Patents

半導体装置とその製造方法および半導体装置の実装方法 Download PDF

Info

Publication number
JP2009099816A
JP2009099816A JP2007270763A JP2007270763A JP2009099816A JP 2009099816 A JP2009099816 A JP 2009099816A JP 2007270763 A JP2007270763 A JP 2007270763A JP 2007270763 A JP2007270763 A JP 2007270763A JP 2009099816 A JP2009099816 A JP 2009099816A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
mounting
back surface
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007270763A
Other languages
English (en)
Inventor
Hiroharu Omori
弘治 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007270763A priority Critical patent/JP2009099816A/ja
Publication of JP2009099816A publication Critical patent/JP2009099816A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】パッケージ半導体装置を構成する実装用回路基板上への半導体装置の接続強度および電子部品の実装密度を向上することができる半導体装置とその製造方法および半導体装置の実装方法を提供する。
【解決手段】配線基板２の裏面にテーパ７を形成するとともに、配線基板２の表面に半導体チップ３を搭載し、その半導体チップ３を含めて配線基板２の表面を樹脂封止部５により封止した後に、個別に切り分けて複数個の半導体装置１を得ることにより、個々の半導体装置１の側面の裏面側部分にテーパ部８を設ける。
【選択図】図２

Description

本発明は、配線基板上に例えば大規模集積回路や集積回路などの半導体装置部品を搭載した半導体装置とその製造方法および半導体装置の実装方法に関するものである。
従来から、複数層の配線を内部に有する配線基板上に、例えば大規模集積回路（略称ＬＳＩ：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）や集積回路（略称ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの半導体装置部品（半導体チップ）を搭載して半導体装置が製造され、さらに、そのような半導体装置を実装用回路基板上に実装して、例えばエリアアレイ型のパッケージ半導体装置が製造されている。
この種のパッケージ半導体装置は、図１２（ａ）に示した半導体装置１を図１２（ｂ）に示すように実装用回路基板９の表面上に搭載し、半導体装置１と実装用回路基板９との隙間に未硬化の樹脂１１を充填し、配線基板２の底面及び側面に樹脂１１を密着させた状態で硬化させ、半導体装置１を実装用回路基板９に固定することにより、構成される。ここで充填される樹脂を一般に「アンダーフィル」といい、この樹脂に対して、以降、アンダーフィル１１のように記載する。
図１２に示した半導体装置１は、配線パターンが表裏面および内部に形成された配線基板２の表面（ここでは、上面とする）に半導体チップ３を搭載し、配線基板２の表面の配線パターンの接続端子と半導体チップ３の素子電極とをワイヤー４により電気的に接続し、半導体チップ３とワイヤー４とを樹脂封止部５で封止し、配線基板２の裏面（ここでは、下面とする）に、前記表面の配線パターンと電気的に接続した外部接続用電極として、複数のボール電極６を格子状に配置したものであり、エリアアレイ型のパッケージ半導体装置のなかでも、ボール電極６を設けたものは、ＢＧＡ（ボール・グリッド・アレイ）型半導体装置と呼ばれている。
このような半導体装置１は、図１２（ｂ）に示すように、実装用回路基板９に実装された後に、実装用回路基板９と半導体装置１の間にアンダーフィル１１を充填し、実装用回路基板９に半導体装置１を固定することで、実装用回路基板９と半導体装置間の接続強度を向上させている。この接続強度を上げる理由は、例えば外部からの衝撃や使用用途による実装用回路基板９の変形に耐える接続構造を得ることにある。
この種のパッケージ半導体装置では、半導体装置１の製造方法として、配線パターンが形成された配線基板２の表面に半導体チップ３を搭載し、配線基板２の表面の配線パターンの接続端子と半導体チップ３の素子電極とをワイヤー４により電気的に接続し、半導体チップ３とワイヤー４とを樹脂封止部５で封止し、配線基板２の裏面に、前記表面の配線パターンと電気的に接続した外部接続用電極として、複数のボール電極６を格子状に配置搭載した後、ダイシングソー等により配線基板２を個片に分割することにより、半導体装置が製造される。
このようにして製造された半導体装置の各側面は、ダイシングによる切断により形成され、ダイシングによる切断面として構成される。すなわち、配線基板２の一側面と樹脂封止部５の一側面とが同一切断面として同一平面上に配置され、配線基板２の底面に垂直な一平面として構成され、配線基板２の底面とそれに垂直な一平面との接続部分は、図１２に示すように、断面角が略９０°の配線基板角部ＨＫ１が形成されている。
また、他の従来技術（例えば、特許文献１を参照）では、配線基板と半導体装置の側面とのなす角が鋭角となるように構成され、配線基板の底面とのなす角が垂直である場合より、配線基板の側面が上方を向くことを特徴とする半導体装置である。
特開２００３−１３３５２１号公報
しかしながら、上記のようにして製造された従来の半導体装置、およびそのような半導体装置が実装されたパッケージ半導体装置では、実装用回路基板とその表面上に実装された半導体装置との接続強度を上げるために半導体装置の下部領域にアンダーフィルを充填塗布する場合、実装用回路基板の表面上で半導体装置の周囲にアンダーフィルを充填塗布する領域を空けておく必要があり、実装された半導体装置に隣接する他部品の搭載領域に対して制限が大きくなり、実装用回路基板上で半導体装置以外の部品実装用として利用できる面積が制約される。
その結果、実装用回路基板上で半導体装置以外の実装部品の実装可能な面積が低減することになり、実装用回路基板全体としてその表面上での部品実装密度が低下するという問題点を有していた。
本発明は、上記従来の問題点を解決するもので、実装用回路基板上で半導体装置以外の実装部品の実装面積が低減することなく、実装用回路基板とその表面上の半導体装置との接続強度を向上することができるとともに、実装用回路基板上での部品実装密度を向上することができる半導体装置とその製造方法および半導体装置の実装方法を提供する。
上記の課題を解決するために、本発明の請求項１に記載の半導体装置は、複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置において、前記配線基板の表面の周縁よりも前記配線基板の裏面の周縁が内側に形成されていることを特徴とする。
また、本発明の請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、前記配線基板は、その表面の周縁と裏面の周縁をつなぐ側面の裏面側部分に段差が形成されていることを特徴とする。
また、本発明の請求項３に記載の半導体装置は、請求項２に記載の半導体装置であって、前記配線基板は、単層基板による多層構造からなり、少なくとも裏面側の最下層の単層基板と表面側の最上層の単層基板との間に前記段差が形成されていることを特徴とする。
また、本発明の請求項４に記載の半導体装置は、複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置において、前記配線基板の表面の周縁よりも前記配線基板の裏面の周縁が内側に形成され、前記配線基板の表面の周縁と裏面の周縁をつなぐ側面のうち、いずれか一又は二以上の側面がテーパ状に形成されたことを特徴とする。
また、本発明の請求項５に記載の半導体装置は、複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置において、前記配線基板の表面の周縁よりも前記配線基板の裏面の周縁が内側に形成され、前記樹脂封止部の側面および前記配線基板の表面の周縁と裏面の周縁をつなぐ側面からなる装置側面のうち、いずれか一又は二以上の装置側面の裏面側部分にテーパ部が形成されたことを特徴とする。
また、本発明の請求項６に記載の半導体装置の製造方法は、複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置の製造方法であって、前記配線基板をその表面の周縁よりも裏面の周縁が内側になるように形成する工程を有することを特徴とする。
また、本発明の請求項７に記載の半導体装置の製造方法は、請求項６に記載の半導体装置の製造方法であって、前記配線基板をその表面の周縁と裏面の周縁をつなぐ側面の裏面側部分に段差が生じるように形成する工程を有することを特徴とする。
また、本発明の請求項８に記載の半導体装置の製造方法は、請求項７に記載の半導体装置の製造方法であって、前記配線基板を、単層基板による多層構造とし、少なくとも裏面側の最下層の単層基板と表面側の最上層の単層基板との間に前記段差が生じるように形成する工程を有することを特徴とする。
また、本発明の請求項９に記載の半導体装置の製造方法は、複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置の製造方法であって、前記配線基板を、その表面の周縁と裏面の周縁をつなぐ側面のうちいずれか一又は二以上の側面をテーパ状にして、その表面の周縁よりも裏面の周縁が内側になるように形成する工程を有することを特徴とする。
また、本発明の請求項１０に記載の半導体装置の製造方法は、複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置の製造方法であって、前記配線基板を、前記樹脂封止部の側面および前記配線基板の表面の周縁と裏面の周縁をつなぐ側面からなる装置側面のうちいずれか一又は二以上の装置側面の裏面側部分にテーパ部を形成して、その表面の周縁よりも裏面の周縁が内側になるように形成する工程を有することを特徴とする。
また、本発明の請求項１１に記載の半導体装置の実装方法は、複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置に対して、前記ボール電極を実装用回路基板に電気的に接合した後に、前記半導体装置と前記実装用回路基板との隙間にアンダーフィルを充填することにより、前記半導体装置を前記実装用回路基板上に実装する半導体装置の実装方法であって、前記配線基板をその表面の周縁よりも裏面の周縁が内側になるように形成する工程を有することを特徴とする。
また、本発明の請求項１２に記載の半導体装置の実装方法は、請求項１１に記載の半導体装置の実装方法であって、前記配線基板をその表面の周縁と裏面の周縁をつなぐ側面の裏面側部分に段差が生じるように形成する工程を有することを特徴とする。
また、本発明の請求項１３に記載の半導体装置の実装方法は、請求項１２に記載の半導体装置の実装方法であって、前記配線基板を、単層基板による多層構造とし、少なくとも裏面側の最下層の単層基板と表面側の最上層の単層基板との間に前記段差が生じるように形成する工程を有することを特徴とする。
また、本発明の請求項１４に記載の半導体装置の実装方法は、複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置に対して、前記ボール電極を実装用回路基板に電気的に接合した後に、前記半導体装置と前記実装用回路基板との隙間にアンダーフィルを充填することにより、前記半導体装置を前記実装用回路基板上に実装する半導体装置の実装方法であって、前記配線基板を、その表面の周縁と裏面の周縁をつなぐ側面のうちいずれか一又は二以上の側面をテーパ状にして、その表面の周縁よりも裏面の周縁が内側になるように形成する工程を有することを特徴とする。
また、本発明の請求項１５に記載の半導体装置の実装方法は、複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置に対して、前記ボール電極を実装用回路基板に電気的に接合した後に、前記半導体装置と前記実装用回路基板との隙間にアンダーフィルを充填することにより、前記半導体装置を前記実装用回路基板上に実装する半導体装置の実装方法であって、前記配線基板を、前記樹脂封止部の側面および前記配線基板の表面の周縁と裏面の周縁をつなぐ側面からなる装置側面のうちいずれか一又は二以上の装置側面の裏面側部分にテーパ部を形成して、その表面の周縁よりも裏面の周縁が内側になるように形成する工程を有することを特徴とする。
以上のように本発明によれば、実装用回路基板とその表面上の半導体装置との接続強度を向上するために半導体装置の下部にアンダーフィルを充填塗布する場合でも、その充填塗布領域を半導体装置に対して必要最小限に縮小化することにより、実装用回路基板上で実装された半導体装置に隣接する半導体装置以外の実装部品の実装面積に対する制約を軽減することができる。
そのため、実装用回路基板上で半導体装置以外の実装部品の実装面積が低減することなく、実装用回路基板とその表面上の半導体装置との接続強度を向上することができるとともに、実装用回路基板上での部品実装密度を向上することができる。
また、半導体装置の下部へアンダーフィルを充填塗布する場合には、その際にテーパ部を介するため、その部分の充填量により多量のアンダーフィルを塗布することができるとともに、その充填速度が速くなることによりアンダーフィルの塗布工程の処理時間をより短縮することができる。
また、充填塗布されたアンダーフィルと半導体装置との接触面積が大きくなることと、半導体装置とアンダーフィル間の応力が分散されることにより、剥離し難くすることができる。
以下、本発明の実施の形態を示す半導体装置とその製造方法および半導体装置の実装方法について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体装置とその製造方法および半導体装置の実装方法を説明する。
図１は本実施の形態１の半導体装置の構造を示す断面図である。図２は本実施の形態１の半導体装置の製造方法を示す工程図である。
この半導体装置は、図１に示すように、ＢＧＡ型の半導体装置１であり、配線パターンが形成された回路基板と呼ばれる配線基板２の表面（ここでは、上面とする）に半導体チップ３を搭載し、配線基板２の表面の配線パターンと半導体チップ３の素子電極とを導電性を有するワイヤー４により電気的に接続し、半導体チップ３とワイヤー４とを樹脂封止部５で封止し、配線基板２の裏面（ここでは、下面とする）に、前記表面の配線パターンと電気的に接続した凸状のボール電極６を、複数個、二次元的にかつ格子状に配置している。
この半導体装置１が先に図１２を用いて説明した従来のものと相違するのは、図２に示すように、予め配線基板２の裏面側に断面形状略Ｖ字をなす格子状Ｖ字溝を構成するテーパ７を形成し、ボール電極６を接続した後に、配線基板２を個片に切り分けることにより、半導体装置１の側面下部（配線基板２部分）にテーパ部８を設けた点である。
以上のように構成された半導体装置１について、その一製造方法を図２を用いて以下に説明する。
まず、図２（ａ）に示すように、配線基板２の裏面側に、ダイシングブレードで切り込みを入れることにより、格子状Ｖ字溝を構成するテーパ７を形成し、半導体チップ３が配線基板２の表面でＶ字溝間に対応する位置に配置されるように、複数の半導体チップ３をその素子電極を上向きにして配線基板２の表面に搭載し、各半導体チップ３表面の素子電極と配線基板２表面の配線パターンとをワイヤー４により電気的に接続する。更に、図２（ｂ）に示すように、半導体チップ３を搭載した配線基板２に対して、その半導体チップ搭載面を封止樹脂で封止することにより樹脂封止部５を形成する。その後、図２（ｃ）に示すように、配線基板２裏面の接続端子上にボール電極６を形成し、図２（ｄ）に示すように、一体物を個片に切り分けることにより、複数個の半導体装置１を完成させる。
詳細には、配線基板２は、有機材料あるいはセラミック材料を基材として用いプリント配線基板として構成されており、この表面の配線パターンにスルーホールを介して導通する接続端子が、この裏面に複数個だけ形成されている。この配線基板２の表面の配線パターンに半導体チップ３の少なくとも一つの素子電極がワイヤー４により接続され、配線基板２の裏面の各接続端子上にボール電極６が形成されていて、半導体チップ３とボール電極６とが配線パターンを介して電気的に導通されている。
ボール電極６の配置される配線基板２の裏面には、テーパ７が施されている。このテーパ７は配線基板２の形成時に、エッチングあるはルーターやダイシングブレード等による加工により形成がされる。ボール電極６は、錫と鉛との合金、あるいは錫と亜鉛との合金、あるいは錫と銀と銅との合金により形成される。
なおここでは、半導体チップ３表面の素子電極と配線基板２表面の配線パターンとをワイヤー４により電気的に接続するワイヤーボンディング法を例示したが、半導体チップ３を配線基板２の表面にフェースダウンで搭載し、半導体チップ３裏面の素子電極上あるいは配線基板２表面の配線パターン上に予め形成した突起電極を介して、半導体チップ３と配線基板２の電気的接続を行うフリップ素子実装を実施する場合も、同様に半導体装置１を構成することができる。
また、本実施の形態１の半導体装置１の製造方法として、図４に示す他の製造方法を用いることもできる。以下、図４に示す製造方法を説明する。
図４（ａ）に示すように、複数の半導体チップ３をその素子電極を上向きにして配線基板２の表面に搭載し、各半導体チップ３表面の素子電極と配線基板２表面の配線パターンとをワイヤー４により電気的に接続する。更に、図４（ｂ）に示すように、半導体チップ３を搭載した配線基板２に対して、その半導体チップ搭載面を封止樹脂で封止することにより樹脂封止部５を形成する。その後、図４（ｃ）に示すように、配線基板２裏面の接続端子上にボール電極６を形成し、図４（ｄ）に示すように、配線基板２の裏面側に、ダイシングブレードで切り込みを入れることにより、格子状Ｖ字溝を構成するテーパ７を形成し、図４（ｅ）に示すように、一体物を個片に切り分けることにより、複数個の半導体装置１を完成させる。
このようにして製造された半導体装置１は、図３に示す工程で、実装用回路基板９の表面（ここでは、上面とする）に実装され、例えばエリアアレイ型のパッケージ半導体装置等が製造される。
図３を用いて、本実施の形態１の半導体装置１の実装方法を説明する。
先ず、図３（ａ）に示すように、実装用回路基板９の実装用ランド上にメタルマスクなどを用いて半田ペースト１０を印刷転写する。この時の半田ペースト１０の高さはメタルマスクの厚さにより規定され、高さ０．０８ｍｍ〜０．１５ｍｍが好ましい。半田ペースト１０は半田とフラックスとにより構成されるものであるが、実装用途には粒径１５〜６０μｍ程度の半田の使用が好ましい。
次に、図３（ｂ）に示すように、半導体装置１を、その接続電極部としてのボール電極６が実装用回路基板９の実装用ランドに対向するように、実装用回路基板９上に位置合わせして搭載する。
次に、この半導体装置１と実装用回路基板９とをリフロー加熱して少なくとも半田ペースト１０を溶融させ、その後の冷却によって溶融物を凝固させることにより、図３（ｃ）に示すように、ボール電極６と実装用回路基板９の実装用ランドとが金属接合した実装体を得る。なお、半田ペースト１０の溶融時にボール電極６の一部も溶融する場合でも良い。
次に、図３（ｄ）に示すように、半導体装置１の側面より、ノズルＮ１からアンダーフィル１１を充填塗布したのち、図３（ｅ）に示すように、半導体装置１と実装用回路基板９との間のアンダーフィル１１を硬化させることにより、パッケージ半導体装置等の実装体を完成させる。
以上の実装工程により、図５の左側に示す従来例の場合の半導体装置１と同様に実装された図５の右側に示す本実施の形態１の場合の実装構造においては、半導体装置１に隣接した各チップ部品１２ａ、１２ｂに着目すると、図５の右側に示す半導体装置１の側面下部にテーパ部８を有する側面とチップ部品１２ａとの距離ａのほうが、図５の左側に示す半導体装置１の側面のどこにもテーパ部を持たず配線基板角部ＨＫ１を有する側面とチップ部品１２ｂとの距離ｂに比べより短くなるように、実装部品を配置できた実装体となる。
（実施の形態２）
本発明の実施の形態２の半導体装置とその製造方法および半導体装置の実装方法を説明する。
図６は本実施の形態２の半導体装置の構造を示す断面図である。図７は本実施の形態２の半導体装置における配線基板の構造例を示す断面図である。図８は本実施の形態２の半導体装置における配線基板の積層形成時の工程図である。図９は本実施の形態２の半導体装置の製造方法を示す工程図である。図１０は本実施の形態２の半導体装置の製造方法を示す他の工程図である。図１１は本実施の形態２の半導体装置の実装方法を示す工程図である。
この半導体装置は、図６に示すように、ＢＧＡ型の半導体装置１であり、配線パターンが形成された回路基板と呼ばれる配線基板２の表面（ここでは、上面とする）に半導体チップ３を搭載し、配線基板２の表面の配線パターンと半導体チップ３の素子電極とを導電性を有するワイヤー４により電気的に接続し、半導体チップ３とワイヤー４とを樹脂封止部５で封止し、配線基板２の裏面（ここでは、下面とする）に、前記表面の配線パターンと電気的に接続した凸状のボール電極６を、複数個、二次元的にかつ格子状に配置している。
この半導体装置１が先に図１２を用いて説明した従来のものと相違するのは、図９に示すように、予め配線基板２の裏面側に溝７１を形成し、ボール電極６を接続した後に、配線基板２を個片に切り分けることにより、半導体装置１の側面下部（配線基板２部分）に段差部８１を設けた点である。
以上のように構成された半導体装置１について、その一製造方法を図９を用いて以下に説明する。
まず、図９（ａ）に示すように、配線基板２の裏面側に、ダイシングブレードで切り込みを入れることにより、溝７１を形成し、半導体チップ３が配線基板２の表面で溝７１間に対応する位置に配置されるように、複数の半導体チップ３をその素子電極を上向きにして配線基板２の表面に搭載し、各半導体チップ３表面の素子電極と配線基板２表面の配線パターンとをワイヤー４により電気的に接続する。更に、図９（ｂ）に示すように、半導体チップ３を搭載した配線基板２に対して、その半導体チップ搭載面を封止樹脂で封止することにより樹脂封止部５を形成する。その後、図９（ｃ）に示すように、配線基板２裏面の接続端子上にボール電極６を形成し、図９（ｄ）に示すように、一体物を個片に切り分けることにより、複数個の半導体装置１を完成させる。
詳細には、配線基板２は、有機材料あるいはセラミック材料を基材として用いプリント配線基板として構成されており、この表面の配線パターンにスルーホールを介して導通する接続端子が、この裏面に複数個だけ形成されている。この配線基板２の表面の配線パターンに半導体チップ３の少なくとも一つの素子電極がワイヤー４により接続され、配線基板２の裏面の各接続端子上にボール電極６が形成されていて、半導体チップ３とボール電極６とが配線パターンを介して電気的に導通されている。
ボール電極６が配置される配線基板２の裏面には、溝７１が施されている。この溝７１は、配線基板２の形成時に、エッチングあるはルーターやダイシングブレード等による加工により形成される。あるいは、図７に示すように、配線基板最上層２ａと配線基板最下層２ｂが積層形成された多層構造の配線基板２において、配線基板最下層２ｂ側に溝７１が形成される。この場合、図８（ａ）に示すように、配線基板２の積層形成時の配線基板最上層２ａと加工前配線基板最下層２ｃとによる多層構造において、加工前配線基板最下層２ｃに対するエッチング等による加工により、図８（ｂ）に示すように、配線基板最下層２ｂ側に溝７１が形成される。ボール電極６は、錫と鉛との合金、あるいは錫と亜鉛との合金、あるいは錫と銀と銅との合金により形成される。
なおここでは、半導体チップ３表面の素子電極と配線基板２表面の配線パターンとをワイヤー４により電気的に接続するワイヤーボンディング法を例示したが、半導体チップ３を配線基板２の表面にフェースダウンで搭載し、半導体チップ３裏面の素子電極上あるいは配線基板２表面の配線パターン上に予め形成した突起電極を介して、半導体チップ３と配線基板２の電気的接続を行うフリップ素子実装を実施する場合も、同様に半導体装置１を構成することができる。
また、本実施の形態２の半導体装置１の製造方法として、図１０に示す他の製造方法を用いることもできる。以下、図１０に示す製造方法を説明する。
図１０（ａ）に示すように、複数の半導体チップ３をその素子電極を上向きにして配線基板２の表面に搭載し、各半導体チップ３表面の素子電極と配線基板２表面の配線パターンとをワイヤー４により電気的に接続する。更に、図１０（ｂ）に示すように、半導体チップ３を搭載した配線基板２に対して、その半導体チップ搭載面を封止樹脂で封止することにより樹脂封止部５を形成し、配線基板２の裏面側に、ダイシングブレードあるいはエッチングにより切り込みを入れることにより、溝７１を形成する。その後、図１０（ｃ）に示すように、配線基板２裏面の接続端子上にボール電極６を形成し、図１０（ｄ）に示すように、一体物を個片に切り分けることにより、溝形状を基に段差部８１を形成し、複数個の半導体装置１を完成させる。
なお、本実施の形態２の半導体装置１の実装方法は、図３に示す実施の形態１の実装方法と同様に、先ず、図１１（ａ）に示すように、実装用回路基板９の実装用ランド上にメタルマスクなどを用いて半田ペースト１０を印刷転写する。この時も、半田ペースト１０の高さはメタルマスクの厚さにより規定され、高さ０．０８ｍｍ〜０．１５ｍｍが好ましい。半田ペースト１０は半田とフラックスとにより構成されるものであるが、実装用途には粒径１５〜６０μｍ程度の半田の使用が好ましい。
次に、図１１（ｂ）に示すように、段差部８１を有する半導体装置１を、その接続電極部としてのボール電極６が実装用回路基板９の実装用ランドに対向するように、実装用回路基板９上に位置合わせして搭載する。
次に、この半導体装置１と実装用回路基板９とをリフロー加熱して少なくとも半田ペースト１０を溶融させ、その後の冷却によって溶融物を凝固させることにより、図１１（ｃ）に示すように、ボール電極６と実装用回路基板９の実装用ランドとが金属接合した実装体を得る。なお、半田ペースト１０の溶融時にボール電極６の一部も溶融する場合でも良い。
次に、図１１（ｄ）に示すように、半導体装置１の側面より、ノズルＮ１からアンダーフィル１１を充填塗布したのち、図１１（ｅ）に示すように、半導体装置１と実装用回路基板９との間のアンダーフィル１１を硬化させることにより、パッケージ半導体装置等の実装体を完成させる。
本発明は、実装用回路基板上で半導体装置以外の実装部品の実装面積が低減することなく、実装用回路基板とその表面上の半導体装置との接続強度を向上することができるとともに、実装用回路基板上での部品実装密度を向上することができるもので、半導体装置を実装した実装用回路基板の高密度実装化技術ならびに半導体装置の接続強度の向上技術に適用できる。
本発明の実施の形態１の半導体装置の構造を示す断面図 同実施の形態１の半導体装置の製造方法を示す工程図 同実施の形態１の半導体装置の実装方法を示す工程図 同実施の形態１の半導体装置の製造方法を示す他の工程図 同実施の形態１の半導体装置の実装方法による部品実装状態の従来例との比較説明図 本発明の実施の形態２の半導体装置の構造を示す断面図 同実施の形態２の半導体装置における配線基板の構造例を示す断面図 同実施の形態２の半導体装置における配線基板の積層形成時の工程図 同実施の形態２の半導体装置の製造方法を示す工程図 同実施の形態２の半導体装置の製造方法を示す他の工程図 同実施の形態２の半導体装置の実装方法を示す工程図 従来の半導体装置とその実装体の構造を示す断面図
符号の説明
１ 半導体装置
２ 配線基板
２ａ 配線基板最上層
２ｂ 配線基板最下層
２ｃ 加工前配線基板最下層
３ 半導体チップ（半導体素子）
４ ワイヤー
５ 樹脂封止部
６ ボール電極
７ テーパ
８ テーパ部
９ 実装用回路基板
１０ 半田ペースト
１１ アンダーフィル
１２ａ チップ部品ａ
１２ｂ チップ部品ｂ
７１ 溝
８１ 段差部

Claims (15)

  1. 複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置において、
    前記配線基板の表面の周縁よりも前記配線基板の裏面の周縁が内側に形成されている
    ことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記配線基板は、その表面の周縁と裏面の周縁をつなぐ側面の裏面側部分に段差が形成されている
    ことを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置であって、
    前記配線基板は、
    単層基板による多層構造からなり、
    少なくとも裏面側の最下層の単層基板と表面側の最上層の単層基板との間に前記段差が形成されている
    ことを特徴とする半導体装置。
  4. 複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置において、
    前記配線基板の表面の周縁よりも前記配線基板の裏面の周縁が内側に形成され、
    前記配線基板の表面の周縁と裏面の周縁をつなぐ側面のうち、
    いずれか一又は二以上の側面がテーパ状に形成された
    ことを特徴とする半導体装置。
  5. 複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置において、
    前記配線基板の表面の周縁よりも前記配線基板の裏面の周縁が内側に形成され、
    前記樹脂封止部の側面および前記配線基板の表面の周縁と裏面の周縁をつなぐ側面からなる装置側面のうち、
    いずれか一又は二以上の装置側面の裏面側部分にテーパ部が形成された
    ことを特徴とする半導体装置。
  6. 複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置の製造方法であって、
    前記配線基板をその表面の周縁よりも裏面の周縁が内側になるように形成する工程を有する
    ことを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法であって、
    前記配線基板をその表面の周縁と裏面の周縁をつなぐ側面の裏面側部分に段差が生じるように形成する工程を有する
    ことを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法であって、
    前記配線基板を、単層基板による多層構造とし、少なくとも裏面側の最下層の単層基板と表面側の最上層の単層基板との間に前記段差が生じるように形成する工程を有する
    ことを特徴とする半導体装置の製造方法。
  9. 複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置の製造方法であって、
    前記配線基板を、その表面の周縁と裏面の周縁をつなぐ側面のうちいずれか一又は二以上の側面をテーパ状にして、その表面の周縁よりも裏面の周縁が内側になるように形成する工程を有する
    ことを特徴とする半導体装置の製造方法。
  10. 複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置の製造方法であって、
    前記配線基板を、前記樹脂封止部の側面および前記配線基板の表面の周縁と裏面の周縁をつなぐ側面からなる装置側面のうちいずれか一又は二以上の装置側面の裏面側部分にテーパ部を形成して、その表面の周縁よりも裏面の周縁が内側になるように形成する工程を有する
    ことを特徴とする半導体装置の製造方法。
  11. 複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置に対して、
    前記ボール電極を実装用回路基板に電気的に接合した後に、
    前記半導体装置と前記実装用回路基板との隙間にアンダーフィルを充填することにより、
    前記半導体装置を前記実装用回路基板上に実装する半導体装置の実装方法であって、
    前記配線基板をその表面の周縁よりも裏面の周縁が内側になるように形成する工程を有する
    ことを特徴とする半導体装置の実装方法。
  12. 請求項１１に記載の半導体装置の実装方法であって、
    前記配線基板をその表面の周縁と裏面の周縁をつなぐ側面の裏面側部分に段差が生じるように形成する工程を有する
    ことを特徴とする半導体装置の実装方法。
  13. 請求項１２に記載の半導体装置の実装方法であって、
    前記配線基板を、単層基板による多層構造とし、少なくとも裏面側の最下層の単層基板と表面側の最上層の単層基板との間に前記段差が生じるように形成する工程を有する
    ことを特徴とする半導体装置の実装方法。
  14. 複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置に対して、
    前記ボール電極を実装用回路基板に電気的に接合した後に、
    前記半導体装置と前記実装用回路基板との隙間にアンダーフィルを充填することにより、
    前記半導体装置を前記実装用回路基板上に実装する半導体装置の実装方法であって、
    前記配線基板を、その表面の周縁と裏面の周縁をつなぐ側面のうちいずれか一又は二以上の側面をテーパ状にして、その表面の周縁よりも裏面の周縁が内側になるように形成する工程を有する
    ことを特徴とする半導体装置の実装方法。
  15. 複数層の配線パターンを有する配線基板の表面に半導体素子が搭載されて電気的に接続され、前記半導体素子を含めて前記配線基板の表面を樹脂により封止した樹脂封止部を有し、前記配線基板の裏面に外部と電気的に接続するためのボール電極が形成された半導体装置に対して、
    前記ボール電極を実装用回路基板に電気的に接合した後に、
    前記半導体装置と前記実装用回路基板との隙間にアンダーフィルを充填することにより、
    前記半導体装置を前記実装用回路基板上に実装する半導体装置の実装方法であって、
    前記配線基板を、前記樹脂封止部の側面および前記配線基板の表面の周縁と裏面の周縁をつなぐ側面からなる装置側面のうちいずれか一又は二以上の装置側面の裏面側部分にテーパ部を形成して、その表面の周縁よりも裏面の周縁が内側になるように形成する工程を有する
    ことを特徴とする半導体装置の実装方法。
JP2007270763A 2007-10-18 2007-10-18 半導体装置とその製造方法および半導体装置の実装方法 Pending JP2009099816A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007270763A JP2009099816A (ja) 2007-10-18 2007-10-18 半導体装置とその製造方法および半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007270763A JP2009099816A (ja) 2007-10-18 2007-10-18 半導体装置とその製造方法および半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JP2009099816A true JP2009099816A (ja) 2009-05-07

Family

ID=40702528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007270763A Pending JP2009099816A (ja) 2007-10-18 2007-10-18 半導体装置とその製造方法および半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2009099816A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191721A (ja) * 2012-03-14 2013-09-26 Fujitsu Ltd 半導体装置とその製造方法
JP2013539226A (ja) * 2010-09-27 2013-10-17 ザイリンクス インコーポレイテッド Ｉｃダイのためのコーナー構造
JP2016529729A (ja) * 2013-08-28 2016-09-23 キュベイコン リミテッド 半導体ダイおよびパッケージジグソーサブマウント
WO2017179326A1 (ja) * 2016-04-11 2017-10-19 株式会社村田製作所 モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013539226A (ja) * 2010-09-27 2013-10-17 ザイリンクス インコーポレイテッド Ｉｃダイのためのコーナー構造
JP2013191721A (ja) * 2012-03-14 2013-09-26 Fujitsu Ltd 半導体装置とその製造方法
JP2016529729A (ja) * 2013-08-28 2016-09-23 キュベイコン リミテッド 半導体ダイおよびパッケージジグソーサブマウント
WO2017179326A1 (ja) * 2016-04-11 2017-10-19 株式会社村田製作所 モジュール
JPWO2017179326A1 (ja) * 2016-04-11 2019-02-21 株式会社村田製作所 モジュール
US10872853B2 (en) 2016-04-11 2020-12-22 Murata Manufacturing Co., Ltd. Module

Similar Documents

Publication Publication Date Title
TWI645465B (zh) 半導體裝置及其製造方法
JP2008166373A (ja) 半導体装置およびその製造方法
JP2009026805A (ja) 半導体装置及びその製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2008277570A (ja) 半導体装置及びその製造方法
JP2008277569A (ja) 半導体装置及びその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2012238725A (ja) 半導体装置とその製造方法、およびそれを用いた半導体モジュール
TW201501265A (zh) 層疊式封裝件及其製法
US9972560B2 (en) Lead frame and semiconductor device
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
TWI736859B (zh) 電子封裝件及其製法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US10134665B2 (en) Semiconductor device
JP2006228897A (ja) 半導体装置
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP2009147053A (ja) 半導体装置及びその製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP6601055B2 (ja) プリント配線板、電子機器及び実装方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP2014192171A (ja) 半導体装置及びその製造方法
US10304767B2 (en) Semiconductor device
JP2013254984A (ja) 半導体装置
JP2011061055A (ja) 半導体装置の製造方法