JP2013539226A - Ｉｃダイのためのコーナー構造 - Google Patents

Ｉｃダイのためのコーナー構造 Download PDF

Info

Publication number
JP2013539226A
JP2013539226A JP2013530150A JP2013530150A JP2013539226A JP 2013539226 A JP2013539226 A JP 2013539226A JP 2013530150 A JP2013530150 A JP 2013530150A JP 2013530150 A JP2013530150 A JP 2013530150A JP 2013539226 A JP2013539226 A JP 2013539226A
Authority
JP
Japan
Prior art keywords
chip
corner structure
corner
package
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013530150A
Other languages
English (en)
Other versions
JP5768132B2 (ja
Inventor
マルディ，モーセン・エイチ
マホニー，デイビッド・エム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2013539226A publication Critical patent/JP2013539226A/ja
Application granted granted Critical
Publication of JP5768132B2 publication Critical patent/JP5768132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

１以上の集積回路（ＩＣ）チップ（１０２）は、基板（１０４）の表面にフリップチップボンディングされる。コンタクトアレイ（１２０）は、基板の第２の表面上に製造される。コーナー構造（１０８，１１０）は、ＩＣチップの少なくとも２つのコーナーを覆うためにＩＣチップに取付けられる。

Description

発明の分野
ある実施の形態は、一般に集積回路に関し、より特定的にはパッケージ化された集積回路のダイを保護するためのコーナー構造に関する。
発明の背景
集積回路（Integrated Circuit：ＩＣ）チップ（ダイ）の多くは、リッドを有する。リッドは基本的に、ＩＣチップと、多くの場合、パッケージ基板上に実装された他のチップとを覆う。電気試験中に、パッケージ基板の底面上のコンタクトアレイを試験装置に対して保持するために、パッケージＩＣ（packaged IC）の上面には、しばしば力が印加される。リッドの設計に依存して、パッケージのリッドは、パッケージＩＣの上側に印加された力をリッドの周囲に分散させることができる。これにより、ＩＣチップに直接力が印加されることを回避するとともに、パッケージ基板の撓みも回避する。パッケージＩＣの上側に印加された力は、コンタクトの一部が試験装置にぴったりとはまらない状態を生じさせ得る。仮に、リッドが設けられないパッケージＩＣのコンタクトアレイを保持するために相当な大きさの力が必要な場合、ダイのクラックまたは半田割れが生じる可能性がある。
ダイのクラックおよび半田割れを回避するための１つの方法は、試験中にＩＣダイおよびパッケージ基板に対し複数の力を同時に印加する状態を保つことである。しかし残念ながら、この方法は、特にチップキャパシタのような他の構成要素がパッケージ基板上に表面実装されている場合に試験装置を複雑化する。
コンタクトアレイを有するリッドレスパッケージＩＣを試験する技術が望まれている。
発明の概要
ある実施の形態において、集積回路（ＩＣ）は、たとえばパッケージ基板またはシリコンインターポーザのような基板と、基板の第１の表面にフリップチップボンディングされたＩＣチップとを含んでもよい。ＩＣチップは、第１〜第４のコーナーを有し得る。基板は、第２の表面上にコンタクトアレイを有してもよい。第１のコーナー構造は、ＩＣチップに取付けられ、少なくとも第１のコーナーを覆ってもよい。第２のコーナー構造は、ＩＣチップに取付けられ、少なくとも第２のコーナーを覆ってもよい。これにより、ＩＣチップの中央領域は、第１および第２のコーナー構造で覆われない状態に保たれる。
この実施の形態において、第１のコーナー構造は第３のコーナーを覆ってもよく、第２のコーナー構造は第４のコーナーを覆ってもよい。第１のコーナー構造は、第１の側壁部を含む第１のエッジコーナー構造であってもよく、第２のコーナー構造は、第２の側壁部を含む第２のエッジコーナー構造であってもよい。第１および第２の側壁部分の各々は、基板の第１の表面へと延在してもよい。第１のコーナー構造上に製品表示が設けられてもよい。ＩＣチップはフィールドプログラマブルゲートアレイであってもよく、フィールドプログラマブルゲートアレイ上に製品表示をさらに備えてもよい。第３のコーナー構造は第３のコーナーを覆ってもよく、第４のコーナー構造は第４のコーナーを覆ってもよい。第１〜第４のコーナー構造の各々は、１以上の側壁部を含んでもよい。側壁部は、基板の第１の表面へと延在してもよい。側壁部とＩＣチップの端との間に隙間が設けられてもよい。側壁部と端との間にアンダーフィルが存在してもよい。
電気部品は、第１のコーナー構造と第２のコーナー構造との間でＩＣチップ上に実装されてもよい。電気部品は第２のＩＣチップであってもよい。基板はシリコンインターポーザであってもよく、パッケージ基板と第２のＩＣチップとをさらに備えてもよい。第２のＩＣチップは、シリコンインターポーザの第１の表面にフリップチップボンディングされてもよい。シリコンインターポーザは、パッケージ基板上に実装されてもよい。第３のコーナー構造は、ＩＣチップに取付けられてもよい。第４のコーナー構造は、ＩＣチップに取付けられてもよい。第５のコーナー構造は、第２のＩＣチップに取付けられてもよい。第６のコーナー構造は、第２のＩＣチップに取付けられてもよい。第７のコーナー構造は、第２のＩＣチップに取付けられてもよい。第８のコーナー構造は、第２のＩＣチップに取付けられてもよい。ＩＣチップは第１のフィールドプログラマブルゲートアレイであってもよく、第２のＩＣチップは第２のフィールドプログラマブルゲートアレイであってもよい。
他の実施の形態において、集積回路（ＩＣ）は、パッケージ基板と、第１のＩＣチップと、第２のＩＣチップと、第１のコーナー構造と、第２のコーナー構造とを備えてもよい。第１のＩＣチップは、パッケージ基板の第１の表面にフリップチップボンディングされてもよい。第２のＩＣチップは、第１のＩＣチップ上にスタックされてもよい。第１のコーナー構造は、第１のコーナーにおいて第２のＩＣチップに取付けられてもよい。第１のコーナーは、パッケージ基板の第１の表面へと延在する第１のフーチングを有する。第２のコーナー構造は、第２のコーナーにおいて第２のＩＣチップに取付けられてもよい。第２のコーナーは、パッケージ基板の第１の表面へと延在する第２のフーチングを有する。第１のＩＣチップは、第２のＩＣチップよりも薄くてもよい。第１のＩＣチップは、第１のＩＣチップと第２のＩＣチップとの間でコンタクトアレイによって第２のＩＣチップに電気的に接続されてもよい。
ある実施の形態において、リッドレスパッケージ集積回路（ＩＣ）を製造する方法は、パッケージ基板の第１の側面にＩＣチップをフリップチップボンディングするステップと、ＩＣチップの少なくとも２つのコーナーにコーナー構造を取付けるステップと、リッドレスパッケージＩＣを試験装置の試験装置ソケット内に設置するステップと、パッケージ基板の第２の側面上のコンタクトアレイを試験装置の電気試験コンタクトアレイに対して押し込むように、リッドレスパッケージＩＣのコーナー構造を試験装置のワークプレスに接触させるステップとを備えてもよい。第２のＩＣチップは、パッケージ基板にフリップチップボンディングされてもよい。第２のコーナー構造は、第２のＩＣチップに取付けられてもよい。コーナー構造を接触させるステップは、第２のコーナー構造を接触させるステップを含んでもよい。
他の実施の形態において、集積回路（ＩＣ）を製造する方法は、第１〜第４のコーナーを有するＩＣチップを基板の第１の側面にフリップチップボンディングするステップと、少なくとも第１のコーナーを覆うために第１のコーナー構造をＩＣチップに取付けるステップと、ＩＣチップの中央領域が第１および第２のコーナー構造によって覆われない状態に保たれるように、少なくとも第２のコーナーを覆うために第２のコーナー構造をＩＣチップに取付けるステップとを備えてもよい。この方法は、他のＩＣチップを基板の第１の側面にフリップチップボンディングするステップと、基板をパッケージ基板に実装するステップとをさらに含んでもよい。それに加えて、この方法は、第３のコーナー構造をＩＣチップに取付けるステップと、第４のコーナー構造をＩＣチップに取付けるステップと、第５のコーナー構造を他のＩＣチップに取付けるステップと、第６のコーナー構造を他のＩＣチップに取付けるステップと、第７のコーナー構造を他のＩＣチップに取付けるステップと、第８のコーナー構造を他のＩＣチップに取付けるステップとをさらに備えてもよい。この方法は、第１のコーナー構造と第２のコーナー構造との間で電気部品をＩＣチップ上に実装するステップをさらに備えてもよい。また、この方法は、試験装置の試験装置ソケット内にＩＣを配置するステップと、パッケージ基板の第２の側面上のコンタクトアレイを試験装置の電気試験コンタクトアレイに対して押し込むように、ＩＣのコーナー構造を試験装置のワークプレスに接触させるステップをさらに備えてもよい。
ある実施の形態に従うパッケージＩＣの平面図である。 図１ＡのパッケージＩＣの一部分の断面図である。 他の実施の形態に従うパッケージＩＣの平面図である。 他の実施の形態に従うパッケージＩＣの平面図である。 図３ＡのパッケージＩＣの断面図である。 別の実施の形態に従う、図３Ａに基づくパッケージＩＣの側面図である。 他の実施の形態に従うパッケージＩＣの平面図である。 ある実施の形態に従う複合パッケージＩＣ５００の平面図である。 切断線Ｄ−Ｄに沿った、図５ＡのパッケージＩＣの断面図である。 ある実施の形態に従う、パッケージＩＣを試験するための試験装置の断面図である。 他の実施の形態に従う、パッケージＩＣを試験するための試験装置の断面図である。 ある実施の形態に従う、ＩＣを製造する処理のフローチャートである。 これら実施の形態での使用に適したＦＰＧＡの平面図である。
図面の詳細な説明
リッドレス・フリップチップのパッケージＩＣの製造試験は、典型的にワークプレスを含む。ワークプレスは、パッケージＩＣのコンタクトアレイ（たとえば、ボールグリッドアレイまたは半田バンプアレイ）を、試験装置の対応するインサーキットテスタまたはポゴピンアレイの中に押し込む。従来の試験フローでは、フリップチップＩＣはより大きなパッケージ基板にボンディングされ、ワークプレスはＩＣダイに対して押し込む。パッケージ基板の歪みまたは撓みは、ＩＣダイの変形を引起し得る。ＩＣダイの変形は、電気的または視覚的不良につながる。ある実施の形態は、リッドレスパッケージダイ（複数のリッドレスパッケージダイ）の１以上のコーナーまたはエッジに支持構造を含む。これにより、ワークプレスは、ＩＣダイの保護されたコーナーを介して、または支持構造を介して力を与え、撓みおよびそれに関連する問題を軽減する。
図１Ａは、ある実施の形態に従うパッケージＩＣ１００の平面図である。ＩＣダイ１０２は、パッケージ基板１０４にフリップチップ実装（ボンディング）される。たとえばチップキャパシタのような追加部品１０６は、ＩＣダイ１０２が実装されたパッケージ基板表面に任意選択的に実装される。パッケージ基板の反対側（図示せず）は、たとえばボールグリットアレイまたは半田バンプアレイのようなコンタクトアレイを有する。パッケージ基板１０４は、たとえばプリントワイヤ基板である。プリントワイヤ基板は、パターン形成された１以上の層のメタルおよびビアを有する。メタルおよびビアは、ＩＣダイのコンタクトアレイをパッケージ基板の底面上の対応するコンタクトに接続する。特定の実施の形態において、パッケージ基板はシリコンインターポーザである。シリコンインターポーザは、そのシリコンインターポーザまたはシリコンパッケージ基板上に実装された複数のＩＣダイを相互接続する。同様に、パッケージ基板は、パッケージ基板の底面上のＩＣダイまたはコンタクトに部品１０６を接続する。
長方形（正方形）のコーナー構造１０８，１１０，１１２，１１４は、ＩＣダイ１０２に取付けられる。特定の実施の形態において、コーナー構造は、シート状の銅からスタンプまたはプレスされ、エポキシまたは他の接着剤によってＩＣダイに取付けられる。あるいは、たとえばインジウムまたはインジウム合金のような圧縮性の金属熱接合材が銅のコーナー構造を取付けるために用いられる。銅は、その高い熱伝導性および高い相対延性のため、コーナー構造の製造に望ましい材料である。あるいは、コーナー構造は、リッド材料、すなわち従来のリッドを製造するために用いられる材料から製造される。
コーナー構造１０８，１１０，１１２，１１４は、ＩＣダイ１０２のコーナーを覆う一方で、ＩＣダイ１０２の中央領域１１６が覆われない状態に保つ。中央領域を製品表示のために用いてもよい。代替または別の実施の形態において、製品表示１１１はコーナー構造上に配置される。特定の実施の形態において、パッケージ基板は、約１５ｍｍ×約１５ｍｍであって、厚さ約０．６９ｍｍである。また、ＩＣダイは、約５．６ｍｍ×約９．５ｍｍであって、厚さ約０．８ｍｍ（３１ｍｉｌ）である。電気部品は、高さ約０．５０ｍｍの表面実装デカップリングキャパシタを含む。
図１Ｂは、部分的切断線Ｂに沿った、図１ＡのパッケージＩＣ１００の一部分の断面図である。コーナー構造１１４は、ＩＣダイ１０２の側端とは別にフーチング１１５を含む。これにより、フーチング１１５は、アンダーフィル材１１７に影響を与えない。フーチング１１５は、時としてダイのエッジから延在する。フーチング１１５は、コーナー構造１１４の上面に印加された力１１９をパッケージ基板１０４へと伝達する。
図２は、他の実施の形態に従うパッケージＩＣ２００の平面図である。ＩＣダイ２０２は、パッケージ基板２０４にフリップチップ実装（ボンディング）される。たとえばチップキャパシタのような追加部品２０６は、ＩＣダイ２０２が実装されたパッケージ基板表面に任意選択的に実装される。パッケージ基板の反対側（図示せず）は、たとえばボールグリッドアレイまたは半田バンプアレイのようなコンタクトアレイを有する。三角形のコーナー構造２０８，２１０，２１２，２１４は、ＩＣダイ２０２の中央領域２１６が覆われない状態に保たれるように、ＩＣダイ２０２上に実装される。別の実施の形態において、たとえばチップキャパシタまたは他のＩＣダイのような１以上の部品２１８は、ＩＣダイの裏面に実装され、コーナー構造は十分に厚い（すなわち、ＩＣダイ２０２上方の十分な高さまである）。これにより、ワークプレスが試験中に部品と接触し、場合により押し潰すことがなくなる。
特定の実施の形態において、ＩＣダイ２０２は、積層ＩＣダイ（たとえば部品２１８）を接続するスルーシリコンビアと、積層ダイ上のコンタクトアレイに対応するスルーシリコンビアとを含む。スルーシリコンビアを有するＩＣダイはしばしば従来のダイよりも薄い。これは、ビアのエッチングを促進するために、またはそれ以前にエッチングされたビアを露出させるために、ＩＣダイが製造されたウェハはバックラップされる（薄くされる）ことによる。これら実施の形態に従うコーナー構造は、たとえばスルーシリコンビアを有するＩＣダイのような薄いＩＣダイに用いられることが特に望ましい。
図３Ａは、他の実施の形態に従うパッケージＩＣ３００の平面図である。ＩＣダイ３０２は、パッケージ基板３０４にフリップチップ実装（ボンディング）される。たとえばチップキャパシタのような追加部品３０６は、ＩＣダイ３０２が実装されたパッケージ基板表面に任意選択的に実装される。パッケージ基板の反対側は、たとえばボールグリッドアレイまたは半田バンプアレイのようなコンタクトアレイ（図示せず、図３Ｂの参照符号３２８参照）を有する。エッジコーナー構造（すなわち、１以上のコーナーを覆うために端に沿って設けられる構造）３０８，３１０は、ＩＣダイ３０２の反対側の端に取付けられる。ある実施の形態において、エッジコンタクト構造は本質的に平らな帯状（図７参照）である。代替の実施の形態において、エッジコーナー構造はアングル部材（図３Ｂ参照）であるか、あるいはワークプレス（一般的には図６参照）からパッケージ基板へと力を伝達するために、パッケージ基板へと延在するフーチングを含む。
図３Ｂは、切断線Ｃ−Ｃに沿った図３ＡのパッケージＩＣの断面図である。エッジコーナー構造３１８，３２０は、ＩＣダイ３０２の裏面３２４に沿って延在する第１の（水平方向の）部分または上部３２２と、上部から延在するフーチング側壁部３２６とを有する。特定の実施の形態において、側壁部は、パッケージ基板３０４へと延在するフーチングである。上部３２２は、試験装置内のワークプレスからＩＣダイへと力を伝達する。また、フーチング部３２６は、ワークプレスからパッケージ基板へと力を伝達する。ワークプレスからの力は、パッケージＩＣのコンタクトアレイ３２８を電気試験台に接触した状態に保持する。代替の実施の形態において、フーチング部はパッケージ基板へと延在しない。しかし、フーチング部は、エッジコンタクト構造に剛性を与えるとともに、ＩＣダイに追加的なボンディング表面積を与える。あるいは、フーチング（側壁部）を有するコーナー構造は、基板の最後までは延在しない。このことは、ＩＣダイに隣接するパッケージ基板への接触、またはパッケージ基板の表面上の構造への接触を回避すべき応用用途にとって望ましい。
図３Ｃは、別の実施の形態に従う、図３Ａに基づくパッケージＩＣの側面図である。長方形のＩＣダイ３０２は、下層のＩＣダイ３０３上にスタックされる。特定の実施の形態において、下層のＩＣダイ３０３は、上層のダイ３０２と同一の接地面積を有するとともに、アクティブシリコンからＩＣダイ３０３の裏面へと延在するスルーシリコンビア（図示せず）を含む。スルーシリコンビアを有するＩＣダイは、多くの場合、スルーシリコンビアを有さないＩＣダイと比べて相当薄いため割れやすい。これは、スルーシリコンビアのアスペクト比が制限されるとともに、スルーシリコンビアを有するＩＣ上に設けられたウェハは、多くの場合、ビアを微細な間隔で配置するためにバックラップされるからである。コーナー構造はフーチング３１３，３１５を有する。フーチング３１３，３１５は、パッケージＩＣの電気試験中に、ワークプレスによってコーナー構造の表面３１７に印加される力を伝達する。
図４は、他の実施の形態に従うパッケージＩＣ４００の平面図である。長方形のＩＣダイ４０２は、パッケージ基板４０４にフリップチップ実装（ボンディング）される。たとえばチップキャパシタまたは他のＩＣのような追加部品４０６は、ＩＣダイ４０２が実装されたパッケージ基板表面またはＩＣダイ上に任意選択的に実装される。パッケージ基板の反対側（図示せず）は、たとえばボールグリッドアレイまたは半田バンプアレイのようなコンタクトアレイを有する。帯状コーナー構造４０８，４１０，４１２，４１４は、ＩＣダイ４０２上に実装される。帯状コーナー構造は、ＩＣダイのコーナー４０９からＩＣダイの覆われていない中央領域２１６へと向かって延在する。ある実施の形態において、帯状コーナー構造は、パッケージ基板へと延在するフーチングを含む。フーチングは、コーナー構造からＩＣダイの外のパッケージ基板への押込み力を合わせるために、Ｚ方向に追加的な力を与える。代替の実施の形態において、フーチングは省略され、押込み力はＩＣダイを介してパッケージ基板へと伝達される。
図５Ａは、ある実施の形態に従う複合パッケージＩＣ５００の平面図である。複数のＩＣダイ５０２，５０４，５０６は、第１の側面（上面）上に実装され、シリコンインターポーザ５０８に電気的に接続される。特定の実施の形態において、シリコンインターポーザは、複数のＩＣダイとの接触面上の、パターンが形成された複数のメタル層と、パターンが形成されたメタル層からインターポーザの反対側（底面）へと延在するスルーシリコンビア（図示せず）とを有する。スルーシリコンビアには、典型的に、たとえばシリコンインターポーザ５０８の底面上のボールグリッドアレイまたは半田バンプアレイのようなコンタクトアレイを形成するためのバンプ（図示せず）が設けられる。インターポーザは、パッケージ基板５１０上の対応するコンタクトアレイ（インターポーザの下層のため図示せず）に接続される。パッケージ基板５１０は、典型的に、間に位置する誘電体材料によって隔離された、パターンが形成されたメタル層と、底面（すなわち、インターポーザが実装された側の反対側）に他のコンタクトアレイ（図示せず）とを有する。このコンタクトアレイは、プリントワイヤ基板、他のアセンブリ、または代替的なボンディングパッド上の対応するコンタクトアレイに接続されることを目的としている。
シリコンインターポーザの熱膨張特性はシリコンＩＣダイの熱膨張特性と一致するため、複合パッケージＩＣでの使用にはシリコンインターポーザが特に望ましい。代替の実施の形態において、パッケージ基板はプリントワイヤ基板である。複数のＩＣダイは、たとえば複数のフィールドプログラマブルゲートアレイ（ＦＰＧＳ）か、プロセッサ、ＡＳＩＣ、もしくはメモリチップと組合せられたＦＰＧＡか、またはプロセッサ、ＡＳＩＣ、もしくはメモリチップと組合せられた複数のＦＰＧＡである。
複数のＩＣダイ５０２，５０４，５０６の各々は、コーナー構造５１０，５１２，５１４，５１６，５１８，５２０，５２２，５２４，５２６，５２８，５３０，５３２を含む。あるいは、コーナー構造は、コーナーの一部または複数のダイの一部から省略される。たとえばキャパシタのような他の表面実装部品は、複合パッケージＩＣ５００に任意選択的に含まれるが、図５からは説明の簡略化のために省略されている。
図５Ｂは、切断線Ｄ−Ｄに沿った図５ＡのパッケージＩＣ５００の断面図である。コーナー構造５１４，５１６は、ＩＣダイ５０２，５０４，５０６上に設けられる。ＩＣダイ５０２，５０４，５０６は、シリコンインターポーザ５０８上に実装されるとともに、コンタクトアレイ５１５を有するシリコンインターポーザ５０８に電気的に接続される。コンタクトアレイ５１５は、特定の実施の形態においては半田バンプアレイである。シリコンインターポーザ５０８は、パッケージ基板５１０上に実装されるとともに、コンタクトアレイ５０９を有するパッケージ基板５１０に電気的に接続される。コンタクトアレイ５０９は、特定の実施の形態においては半田バンプアレイまたは半田ボールアレイである。パッケージ基板５１０は、シリコンインターポーザ５０８とは反対側の面上にコンタクトアレイ５１１を有する。コンタクトアレイ５１１は、パッケージＩＣ５００をプリントワイヤ基板または他のアセンブリと接続するために用いられる。
図６は、ある実施の形態に従う、リッドレスパッケージＩＣを試験するための試験装置６００の断面図である。試験装置６００はベース６０２を含む。ベース６０２は、ポゴピンアレイまたはインサーキットテスタ型コンタクト６０４を有する。ポゴピンアレイまたはインサーキットテスタ型コンタクト６０４は、リッドレスパッケージＩＣ６０８の底面上の半田ボールまたは他のコンタクト６０６に対応するとともに電気的に接触する。コンタクト６０４は、ＩＣの試験および測定分野における当業者によく知られているように、バイアス電圧、信号、および測定インターフェイスを与える電気試験ステーション（図示せず）に接続される。
試験装置６００は、第１のストップ（測定表面）６１０と、第２のストップ（ハードストップ）６１２とを有する。第１のストップ６１０は、リッドレスパッケージＩＣ６０８をコンタクト（コンタクト要素またはコンタクトピン）６０４の中に押込むことができる距離を制限する。第２のストップ６１２は、ワークプレス６１４がベース６０２に向かって延在することができる距離を制限する。言い換えると、ベースはワークプレスの動きを制限するハードストップを含む。リッドレスパッケージＩＣとワークプレスとの間の力は、ＩＣダイを破損しないように制御される。ハードストップは、パッケージ基板上のボールアレイとコンタクトピンとの間に確実に電気的接触を与えるように、コンタクトピンを選択された距離だけ押下げるように選ばれる。
リッドレスパッケージＩＣ６０８は、１以上の実施の形態６１６，６１８に従えば、コーナー構造を含む。コーナー構造は、ワークプレス６１４の接触表面からパッケージＩＣのパッケージ基板６２４に向かって一般に延在する側面部６２０，６２２を有する。あるいは、側面部はパッケージ基板の最後までは延在しない。ワークプレス６１４は、コーナー構造６１６，６１８とパッケージ基板６２４とに接触する。いくつかの実施の形態において、ワークプレス６１４は、電気試験中にＩＣダイからの熱を、エッジコーナー構造６１６，６１８を介して除去する熱シンクとしての役割を果たす。特定の実施の形態において、ワークプレスは、製造試験中の熱的安定性のためにダイの上面に接触する銅ブロックを含む。あるいは、たとえばインジウムのような柔軟な熱伝導材料が、コーナー構造によって覆われていない少なくとも１つの領域においてＩＣダイと接触する。柔軟な熱伝導材料は、ＩＣダイに大きな力を加えなくても、電気試験中にＩＣダイからの熱シンクを与える。
１以上のコンタクト対（すなわち、テストピンとコンタクトボール／バンプとの対）における電気的接続が不確実になり得るため、試験中のパッケージＩＣの歪みを避けることが望ましい。過度の歪みもまた、ＩＣダイまたは基板のクラックを生じさせ得る。
図７は、他の実施の形態に従う、リッドレスパッケージＩＣを試験するための試験装置７００の断面図である。試験装置７００はベース７０２を含む。ベース７０２は、ポゴピンアレイまたはインサーキットテスタ型コンタクト７０４を有する。ポゴピンアレイまたはインサーキットテスタ型コンタクト７０４は、リッドレスパッケージＩＣ７０８の底面上の半田ボールまたは他のコンタクト７０６に対応するとともに電気的に接触する。コンタクト７０４は、ＩＣの試験および測定分野における当業者によく知られているように、バイアス電圧、信号、および測定インターフェイスを与える電気試験ステーション（図示せず）に接続される。
試験装置７００は、第１のストップ（測定表面）７１０と、第２のストップ７１２とを有する。第１のストップ７１０は、リッドレスパッケージＩＣ７０８をコンタクト７０４の中に押込むことができる距離を制限する。第２のストップ７１２は、ワークプレス７１４がベース７０２に向かって延在することができる距離を制限する。言い換えると、ベースは、ワークプレスの動きを制限するハードストップを含む。
リッドレスパッケージＩＣ７０８は、１以上の実施の形態７１６，７１８に従えば、コーナー構造を含む。ワークプレス７１４は、コーナー構造７１６，６１８とパッケージ基板７２４とに接触する。いくつかの実施の形態において、ワークプレス７１４は、電気試験中にＩＣダイからの熱を、コーナー構造７１６，７１８を介して除去する熱シンクとしての役割を果たす。特定の実施の形態において、ワークプレスは、製造試験中の熱的安定性のためにダイの上面に接触する銅ブロックを含む。
コーナー構造は、ダイの上面と接触するための表面を与える。ダイは、パッケージＩＣ内に分布し集積される。コーナー構造は、ダイプレスまたは他の工具がベアダイのＢＧＡフリップチップパッケージまたは他のベアダイパッケージと接触するときに、従来のパッケージＩＣにおいて生じ得る損傷からＩＣダイを保護する。そうしなければ、この損傷は、パッケージＩＣの取扱いの際にも生じ得る。これら実施の形態に従うコーナー構造は、ダイと直接接触するかもしれないワークプレスによって、ダイの裏面にキズまたは損傷が生じることもまた防止する。このようなキズは、製品表示を妨げるとともに、機械的変形に起因するクラックまたはその他の不良の潜在的な開始点もまた与える。
図８は、ある実施の形態に従う、コーナー構造を有するリッドレスパッケージＩＣを製造するプロセス８００のフローチャートである。このプロセスは、リッドレスパッケージＩＣをアセンブリするステップ（すなわち、ステップ８０２および８０４）と、リッドレスパッケージＩＣを電気的に試験するステップ（すなわち、ステップ８０６）とを含む。試験するステップは、特定の実施の形態においては最終電気試験である。１以上のＩＣチップがパッケージ基板の表面にフリップチップボンディングされる。特定の実施の形態において、パッケージ基板の表面はインターポーザである（ステップ８０２）。たとえばチップキャパシタのような他の部品は、パッケージ基板の表面に任意選択的にボンディングされる。コーナー構造は、ＩＣチップのコーナーを覆うように取付けられる（ステップ８０４）。特定の実施の形態において、２つのエッジコーナー構造は、ＩＣチップの４つのコーナーを覆う。代替の実施の形態において、４つのコーナー構造はＩＣチップのコーナーを覆う。複数のチップがパッケージ化されたＩＣでは、コーナー構造はすべてのＩＣチップのすべてのコーナーを覆う。代替の実施の形態において、マルチチップパッケージＩＣにおける１以上のコーナーは、コーナー構造によって覆われない。
ある実施の形態において、コーナー構造の各々は、ＩＣの表面（裏面）上に実装されたコーナー構造からパッケージ基板の表面へと延在するフーチングを有する。代替の実施の形態において、いずれのコーナー構造も、パッケージ基板の表面へと延在するフーチングを有さない。さらに別の実施の形態において、いくつかのコーナー構造は、パッケージ基板の表面へと延在するフーチングを有する一方で、いくつかのコーナー構造はフーチングを有さない。
パッケージＩＣは、電気試験装置ソケットに設置される（ステップ８０６）。ワークプレスは、コーナー構造およびパッケージ基板に接触し、パッケージＩＣの底面上のコンタクトアレイを、試験装置の電気試験コンタクトの対応するアレイに対して押込む（ステップ８０８）。特定の実施形態において、試験装置ソケットは、第１のストップと第２のストップとを含む。第１のストップは、電気試験コンタクトアレイへと向かうパッケージＩＣの動きを制限するために設けられる。第２のストップは、パッケージＩＣへと向かうワークプレスの動きを制限するために設けられる。
図９は、これら実施の形態との使用に適したＦＰＧＡ９００の平面図である。たとえば、図５における１以上のＩＣ５０２，５０４，５０６は、図９に従うＦＰＧＡである。ＦＰＧＡは、ＣＭＯＳ製造プロセスまたは混合ＣＭＯＳ／ＮＭＯＳプロセスを用いて製造される。
ＦＰＧＡアーキテクチャは、多数の異なるプログラマブルタイルを含む。プログラマブルタイルは、マルチギガビットトランシーバ（multi-gigabit transceiver：ＭＧＴ）９０１と、コンフィギュラブルロジックブロック（configurable logic block：ＣＬＢ）９０２と、ランダムアクセスメモリブロック（random access memory block：ＢＲＡＭ）９０３と、入力／出力ブロック（input/output block：ＩＯＢ）９０４と、コンフィギュレーション／クロックロジック（configuration and clocking logic：ＣＯＮＦＩＧ／ＣＬＯＣＫＳ）９０５と、デジタル信号処理ブロック（digital signal processing block：ＤＳＰ）９０６と、スペシャライズド入力／出力ブロック（specialized input/output block：Ｉ／Ｏ）（たとえば、コンフィグレーションポートおよびクロックポート）９０７と、たとえばデジタルクロックマネージャ、アナログデジタル変換部、システム監視ロジックなどのその他のプログラマブルロジック９０８とを含む。いくつかのＦＰＧＡは、専用のプロセッサブロック（dedicated processor block：ＰＲＯＣ）９１０をさらに含む。コンフィギュレーション／クロックロジック９０５のカラムから延在する水平領域９０９は、クロックおよびコンフィギュレーション信号をＦＰＧＡ９００の全幅にわたって分配するために用いられる。
いくつかのＦＰＧＡでは、プログラマブルタイルの各々は、プログラマブルインターコネクト要素（programmable interconnect element：ＩＮＴ）９１１を含む。プログラマブルインターコネクト要素９１１は標準化された接続部を有し、上記接続部は隣接する各タイル内の対応するインターコネクト要素と相互に接続される。したがって、プログラマブルインターコネクト要素全体で、図示されたＦＰＧＡのためのプログラマブルインターコネクト構造を実現する。図９の上部に含まれる例によって示されるように、プログラマブルインターコネクト要素（ＩＮＴ）９１１は、同一タイル内のプログラマブルロジック要素と相互に接続される接続部も含む。
たとえば、ＣＬＢ９０２は、コンフィギュラブルロジック要素（configurable logic element：ＣＬＥ）９１２を含んでもよい。ＣＬＥ９１２は、ユーザロジックおよび単一のプログラマブルインターコネクト要素（ＩＮＴ）９１１を実現するようにプログラム可能である。ＢＲＡＭ９０３は、１以上のプログラマブルインターコネクト要素に加えて、ＢＲＡＭロジック要素（BRAM logic element：ＢＲＬ）９１３を含んでもよい。典型的には、タイルに含まれるインターコネクト要素の数は、タイルの高さに依存する。図示された実施の形態において、ＢＲＡＭタイルは５個のＣＬＢと同じ高さを有する。しかし、他の数（たとえば４個）を用いることも可能である。ＤＳＰタイル９０６は、適切な数のプログラマブルインターコネクト要素に加えて、ＤＳＰロジック要素（DSP logic element：ＤＳＰＬ）９１４を含んでもよい。ＩＯＢ９０４は、たとえば、プログラマブルインターコネクト要素（ＩＮＴ）９１１の１個のインスタンスに加えて、入力／出力ロジック要素（input/output logic element：ＩＯＬ）９１５の２個のインスタンスを含んでもよい。図９に示されたアーキテクチャを利用するいくつかのＦＰＧＡは、ＦＰＧＡの大部分を構成する規則的なカラム構造を混乱させる追加的なロジックブロックを含む。この追加ロジックブロックは、プログラマブルブロックおよび／または専用ロジックであってもよい。たとえば、図９に示されたプロセッサブロック（ＰＲＯＣ）９１０は、ＣＬＢおよびＢＲＡＭの数カラムに渡る。ＰＲＯＣ９１０は、単一のパワードメインまたは複数のパワードメインを備え得る。あるいは、ＰＲＯＣ９１０は、ＦＰＧＡ９００の他のブロックとパワードメインを共有し得る。
図９が単に例示的なＦＰＧＡアーキテクチャを図示することを意図していることに留意すべきである。カラム中のロジックブロックの数、カラムの相対的な幅、カラムの数およびその順序、カラムに含まれるロジックブロックの種類、ロジックブロックの相対的なサイズ、および図９の上部に含まれるインターコネクト／ロジック実装は純粋に例示である。たとえば、実際のＦＰＧＡには、ユーザロジックの効率的な実装を容易にするために、ＣＬＢがどこに設けられる場合であっても、ＣＬＢの１以上の隣接するカラムが典型的に含まれる。
本発明は、具体的な実施の形態との関連で説明されたが、当業者にとってこれら実施の形態のさまざまな変更が可能であろうことは言うまでもない。たとえば、代替的なフーチング、ポスト、もしくは側壁を有する、代替的なコーナー構造の配置またはコーナー構造の構成を用いることができる。したがって、特許請求の範囲の精神および範囲は上述の説明に限定されるべきではない。
ある実施の形態に従うパッケージＩＣの平面図である。 図１ＡのパッケージＩＣの一部分の断面図である。 他の実施の形態に従うパッケージＩＣの平面図である。 他の実施の形態に従うパッケージＩＣの平面図である。 図３ＡのパッケージＩＣの断面図である。 別の実施の形態に従う、図３Ａに基づくパッケージＩＣの側面図である。 他の実施の形態に従うパッケージＩＣの平面図である。 ある実施の形態に従う複合パッケージＩＣの平面図である。 切断線Ｄ−Ｄに沿った、図５ＡのパッケージＩＣの断面図である。 ある実施の形態に従う、パッケージＩＣを試験するための試験装置の断面図である。 他の実施の形態に従う、パッケージＩＣを試験するための試験装置の断面図である。 ある実施の形態に従う、ＩＣを製造する処理のフローチャートである。 これら実施の形態での使用に適したＦＰＧＡの平面図である。
図３Ｂは、切断線Ｃ−Ｃに沿った図３ＡのパッケージＩＣの断面図である。エッジコーナー構造３０８，３１０は、ＩＣダイ３０２の裏面３２４に沿って延在する第１の（水平方向の）部分または上部３２２と、上部から延在するフーチング側壁部３２６とを有する。特定の実施の形態において、側壁部は、パッケージ基板３０４へと延在するフーチングである。上部３２２は、試験装置内のワークプレスからＩＣダイへと力を伝達する。また、フーチング部３２６は、ワークプレスからパッケージ基板へと力を伝達する。ワークプレスからの力は、パッケージＩＣのコンタクトアレイ３２８を電気試験台に接触した状態に保持する。代替の実施の形態において、フーチング部はパッケージ基板へと延在しない。しかし、フーチング部は、エッジコンタクト構造に剛性を与えるとともに、ＩＣダイに追加的なボンディング表面積を与える。あるいは、フーチング（側壁部）を有するコーナー構造は、基板の最後までは延在しない。このことは、ＩＣダイに隣接するパッケージ基板への接触、またはパッケージ基板の表面上の構造への接触を回避すべき応用用途にとって望ましい。
図４は、他の実施の形態に従うパッケージＩＣ４００の平面図である。長方形のＩＣダイ４０２は、パッケージ基板４０４にフリップチップ実装（ボンディング）される。たとえばチップキャパシタまたは他のＩＣのような追加部品４０６は、ＩＣダイ４０２が実装されたパッケージ基板表面またはＩＣダイ上に任意選択的に実装される。パッケージ基板の反対側（図示せず）は、たとえばボールグリッドアレイまたは半田バンプアレイのようなコンタクトアレイを有する。帯状コーナー構造４０８，４１０，４１２，４１４は、ＩＣダイ４０２上に実装される。帯状コーナー構造は、ＩＣダイのコーナー４０９からＩＣダイの覆われていない中央領域４１６へと向かって延在する。ある実施の形態において、帯状コーナー構造は、パッケージ基板へと延在するフーチングを含む。フーチングは、コーナー構造からＩＣダイの外のパッケージ基板への押込み力を合わせるために、Ｚ方向に追加的な力を与える。代替の実施の形態において、フーチングは省略され、押込み力はＩＣダイを介してパッケージ基板へと伝達される。
シリコンインターポーザの熱膨張特性はシリコンＩＣダイの熱膨張特性と一致するため、複合パッケージＩＣでの使用にはシリコンインターポーザが特に望ましい。代替の実施の形態において、パッケージ基板はプリントワイヤ基板である。複数のＩＣダイは、たとえば複数のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）か、プロセッサ、ＡＳＩＣ、もしくはメモリチップと組合せられたＦＰＧＡか、またはプロセッサ、ＡＳＩＣ、もしくはメモリチップと組合せられた複数のＦＰＧＡである。
リッドレスパッケージＩＣ６０８は、１以上の実施の形態に従えば、コーナー構造６１６，６１８を含む。コーナー構造は、ワークプレス６１４の接触表面からパッケージＩＣのパッケージ基板６２４に向かって一般に延在する側面部６２０，６２２を有する。あるいは、側面部はパッケージ基板の最後までは延在しない。ワークプレス６１４は、コーナー構造６１６，６１８とパッケージ基板６２４とに接触する。いくつかの実施の形態において、ワークプレス６１４は、電気試験中にＩＣダイからの熱を、エッジコーナー構造６１６，６１８を介して除去する熱シンクとしての役割を果たす。特定の実施の形態において、ワークプレスは、製造試験中の熱的安定性のためにダイの上面に接触する銅ブロックを含む。あるいは、たとえばインジウムのような柔軟な熱伝導材料が、コーナー構造によって覆われていない少なくとも１つの領域においてＩＣダイと接触する。柔軟な熱伝導材料は、ＩＣダイに大きな力を加えなくても、電気試験中にＩＣダイからの熱シンクを与える。
リッドレスパッケージＩＣ７０８は、１以上の実施の形態に従えば、コーナー構造７１６，７１８を含む。ワークプレス７１４は、コーナー構造７１６，７１８とパッケージ基板７２４とに接触する。いくつかの実施の形態において、ワークプレス７１４は、電気試験中にＩＣダイからの熱を、コーナー構造７１６，７１８を介して除去する熱シンクとしての役割を果たす。特定の実施の形態において、ワークプレスは、製造試験中の熱的安定性のためにダイの上面に接触する銅ブロックを含む。

Claims (15)

  1. 集積回路（Integrated Circuit：ＩＣ）であって、
    基板と、
    第１から第４のコーナーを有し、前記基板の第１の表面にフリップチップボンディングされたＩＣチップと、
    前記基板の第２の表面上に設けられたコンタクトアレイと、
    前記ＩＣチップに取付けられて、少なくとも前記第１のコーナーを覆う第１のコーナー構造と、
    前記ＩＣチップに取付けられて、少なくとも前記第２のコーナーを覆う第２のコーナー構造とを備え、
    前記ＩＣチップの中央領域は、前記第１および第２のコーナー構造によって覆われない状態に保たれる、集積回路。
  2. 前記第１のコーナー構造は、前記第３のコーナーをさらに覆い、
    前記第２のコーナー構造は、前記第４のコーナーをさらに覆う、請求項１に記載の集積回路。
  3. 前記第１のコーナー構造は、第１の側壁部を含む第１のエッジコーナー構造であって、
    前記第２のコーナー構造は、第２の側壁部を含む第２のエッジコーナー構造である、請求項１または２に記載の集積回路。
  4. 前記第１および第２の側壁部の各々は、前記基板の前記第１の表面へと延在する、請求項３に記載の集積回路。
  5. 前記第１のコーナー構造上に製造表示をさらに備える、請求項１〜４のいずれか一項に記載の集積回路。
  6. 前記第３のコーナーを覆う第３のコーナー構造と、
    前記第４のコーナーを覆う第４のコーナー構造とをさらに備える、請求項１〜５のいずれか一項に記載の集積回路。
  7. 前記第１のコーナー構造と前記第２のコーナー構造との間で、前記ＩＣチップ上に実装される電気部品をさらに備える、請求項１〜６のいずれか一項に記載の集積回路。
  8. 前記電気部品は、第２のＩＣチップである、請求項７に記載の集積回路。
  9. 前記基板は、シリコンインターポーザであって、
    パッケージ基板と、
    前記シリコンインターポーザの前記第１の表面にフリップチップボンディングされた他のＩＣチップとをさらに備え、
    前記シリコンインターポーザは、前記パッケージ基板上に実装される、請求項１〜８のいずれか一項に記載の集積回路。
  10. 前記ＩＣチップに取付けられた第３のコーナー構造と、
    前記ＩＣチップに取付けられた第４のコーナー構造と、
    前記他のＩＣチップに取付けられた第５のコーナー構造と、
    前記他のＩＣチップに取付けられた第６のコーナー構造と、
    前記他のＩＣチップに取付けられた第７のコーナー構造と、
    前記他のＩＣチップに取付けられた第８のコーナー構造とをさらに備える、請求項９に記載の集積回路。
  11. 集積回路（ＩＣ）を製造する方法であって、
    第１から第４のコーナーを有するＩＣチップを基板の第１の側面にフリプチップボンディングするステップと、
    少なくとも前記第１のコーナーを覆うために第１のコーナー構造を前記ＩＣチップに取付けるステップと、
    少なくとも前記第２のコーナーを覆うために第２のコーナー構造を前記ＩＣチップに取付けるステップを備え、
    前記ＩＣチップの中央領域は、前記第１および第２のコーナー構造によって覆われない状態に保たれる、方法。
  12. 他のＩＣチップを前記基板の前記第１の側面にフリップチップボンディングするステップと、
    前記基板をパッケージ基板に実装するステップとをさらに備える、請求項１１に記載の方法。
  13. 前記ＩＣチップに第３のコーナー構造を取付けるステップと、
    前記ＩＣチップに第４のコーナー構造を取付けるステップと、
    前記他のＩＣチップに第５のコーナー構造を取付けるステップと、
    前記他のＩＣチップに第６のコーナー構造を取付けるステップと、
    前記他のＩＣチップに第７のコーナー構造を取付けるステップと、
    前記他のＩＣチップに第８のコーナー構造を取付けるステップとをさらに備える、請求項１２に記載の方法。
  14. 前記第１のコーナー構造と前記第２のコーナー構造との間で、前記ＩＣチップ上に電気部品を実装するステップをさらに備える、請求項１１〜１３のいずれか一項に記載の方法。
  15. 前記ＩＣを試験装置の試験装置ソケットに設置するステップと、
    前記パッケージ基板の第２の側面上のコンタクトアレイを前記試験装置の電気試験コンタクトアレイに対して押込むように、前記ＩＣの前記コーナー構造を前記試験装置のワークプレスに接触させるステップとをさらに備える、請求項１１〜１４のいずれか一項に記載の方法。
JP2013530150A 2010-09-27 2011-08-05 Ｉｃダイのためのコーナー構造 Active JP5768132B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/891,715 2010-09-27
US12/891,715 US8659169B2 (en) 2010-09-27 2010-09-27 Corner structure for IC die
PCT/US2011/046730 WO2012044398A1 (en) 2010-09-27 2011-08-05 Corner structure for ic die

Publications (2)

Publication Number Publication Date
JP2013539226A true JP2013539226A (ja) 2013-10-17
JP5768132B2 JP5768132B2 (ja) 2015-08-26

Family

ID=44630581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013530150A Active JP5768132B2 (ja) 2010-09-27 2011-08-05 Ｉｃダイのためのコーナー構造

Country Status (7)

Country Link
US (1) US8659169B2 (ja)
EP (1) EP2622633B1 (ja)
JP (1) JP5768132B2 (ja)
KR (1) KR101562717B1 (ja)
CN (1) CN103229285B (ja)
TW (1) TWI463578B (ja)
WO (1) WO2012044398A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325830B1 (en) 2017-11-30 2019-06-18 International Business Machines Corporation Multipart lid for a semiconductor package with multiple components

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907469B2 (en) 2012-01-19 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package assembly and method of forming the same
TWI452310B (zh) * 2012-05-03 2014-09-11 Chroma Ate Inc Test device for stacked wafers
US9425114B2 (en) 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages
US9443744B2 (en) * 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US9721906B2 (en) * 2015-08-31 2017-08-01 Intel Corporation Electronic package with corner supports
US10529645B2 (en) 2017-06-08 2020-01-07 Xilinx, Inc. Methods and apparatus for thermal interface material (TIM) bond line thickness (BLT) reduction and TIM adhesion enhancement for efficient thermal management
US10823759B2 (en) 2018-11-05 2020-11-03 Xilinx, Inc. Test system and method of testing a wafer for integrated circuit devices
US10783308B1 (en) 2018-12-20 2020-09-22 Xilinix, Inc. Method of assigning contact elements associated with an integrated circuit device
CN115621230A (zh) * 2022-09-27 2023-01-17 武汉新芯集成电路制造有限公司 芯片封装方法及半导体封装结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548482A (en) * 1994-08-26 1996-08-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit apparatus including clamped heat sink
JPH11260957A (ja) * 1998-03-11 1999-09-24 Fujitsu Ltd 電子部品パッケージ、プリント配線板、およびプリント配線板の検査方法
JPH11297752A (ja) * 1998-02-10 1999-10-29 Rohm Co Ltd 半導体チップの実装構造、およびこの実装構造を有する半導体装置
JP2002252246A (ja) * 2001-02-23 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置
JP2004079658A (ja) * 2002-08-13 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2005032796A (ja) * 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法
JP2009099816A (ja) * 2007-10-18 2009-05-07 Panasonic Corp 半導体装置とその製造方法および半導体装置の実装方法
JP2010086976A (ja) * 2008-09-29 2010-04-15 Toshiba Corp 電子機器、および半導体パッケージ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW392315B (en) 1996-12-03 2000-06-01 Nippon Electric Co Boards mounting with chips, mounting structure of chips, and manufacturing method for boards mounting with chips
US6049124A (en) 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
JP2000349178A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE10211729B4 (de) 2002-03-18 2008-07-03 Qimonda Ag Verfahren zur Herstellung eines elektronischen Halbleiterbauteils
JP4095827B2 (ja) * 2002-05-10 2008-06-04 株式会社ルネサステクノロジ 半導体装置
US6750552B1 (en) 2002-12-18 2004-06-15 Netlogic Microsystems, Inc. Integrated circuit package with solder bumps
JP2005026518A (ja) 2003-07-03 2005-01-27 Toshiba Corp 半導体装置、電子回路装置および半導体装置の実装方法
US20060072297A1 (en) * 2004-10-01 2006-04-06 Staktek Group L.P. Circuit Module Access System and Method
CN101569008B (zh) * 2007-09-19 2012-05-02 日本电气株式会社 半导体装置及其制造方法
US20110156033A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Method and system for tracing die at unit level

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548482A (en) * 1994-08-26 1996-08-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit apparatus including clamped heat sink
JPH11297752A (ja) * 1998-02-10 1999-10-29 Rohm Co Ltd 半導体チップの実装構造、およびこの実装構造を有する半導体装置
JPH11260957A (ja) * 1998-03-11 1999-09-24 Fujitsu Ltd 電子部品パッケージ、プリント配線板、およびプリント配線板の検査方法
JP2002252246A (ja) * 2001-02-23 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置
JP2004079658A (ja) * 2002-08-13 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2005032796A (ja) * 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法
JP2009099816A (ja) * 2007-10-18 2009-05-07 Panasonic Corp 半導体装置とその製造方法および半導体装置の実装方法
JP2010086976A (ja) * 2008-09-29 2010-04-15 Toshiba Corp 電子機器、および半導体パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325830B1 (en) 2017-11-30 2019-06-18 International Business Machines Corporation Multipart lid for a semiconductor package with multiple components
US10777482B2 (en) 2017-11-30 2020-09-15 Elpis Technologies Inc. Multipart lid for a semiconductor package with multiple components

Also Published As

Publication number Publication date
EP2622633B1 (en) 2015-10-07
EP2622633A1 (en) 2013-08-07
US8659169B2 (en) 2014-02-25
CN103229285B (zh) 2016-03-09
TWI463578B (zh) 2014-12-01
JP5768132B2 (ja) 2015-08-26
WO2012044398A1 (en) 2012-04-05
US20120074589A1 (en) 2012-03-29
KR20130059447A (ko) 2013-06-05
TW201214588A (en) 2012-04-01
CN103229285A (zh) 2013-07-31
KR101562717B1 (ko) 2015-10-22

Similar Documents

Publication Publication Date Title
JP5768132B2 (ja) Ｉｃダイのためのコーナー構造
US8526186B2 (en) Electronic assembly including die on substrate with heat spreader having an open window on the die
US20160372447A1 (en) Semiconductor packages and methods for fabricating the same
TWI645530B (zh) 使用具有通矽貫孔的矽中介層基板的晶片封裝
US10131540B2 (en) Structure and method to mitigate soldering offset for wafer-level chip scale package (WLCSP) applications
US9911716B2 (en) Polygon die packaging
US7989959B1 (en) Method of forming stacked-die integrated circuit
TW201701432A (zh) 具有高佈線密度補片的半導體封裝
US7176555B1 (en) Flip chip package with reduced thermal stress
TW201911516A (zh) 半導體結構及其製作方法
US9786610B2 (en) Semiconductor package and fabrication method thereof
US9155205B2 (en) Electronic device and fabrication method thereof
CN105122445B (zh) 不具有tsv结构的低cte中介片和方法
US9754898B2 (en) Semiconductor package and fabrication method thereof
US20220336303A1 (en) Semiconductor structure and method of forming
Zhan et al. Assembly process and reliability assessment of TSV/RDL/IPD interposer with multi-chip-stacking for 3D IC integration SiP
KR102111742B1 (ko) 적층 반도체 패키지
US20230386991A1 (en) Semiconductor device and manufacturing method thereof
TWI506712B (zh) 半導體結構之測試方法
TWI610403B (zh) 基板結構及其製法與電子封裝件
US9892985B2 (en) Semiconductor device and method for manufacturing the same
WO2018063213A1 (en) Methods of forming flexure based cooling solutions for package structures
TW201820577A (zh) 半導體結構及其製造方法
TW202306060A (zh) 半導體裝置
TW202416484A (zh) 內部接合半導體積體電路晶片

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150427

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R150 Certificate of patent or registration of utility model

Ref document number: 5768132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250