TW202306060A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202306060A
TW202306060A TW111119985A TW111119985A TW202306060A TW 202306060 A TW202306060 A TW 202306060A TW 111119985 A TW111119985 A TW 111119985A TW 111119985 A TW111119985 A TW 111119985A TW 202306060 A TW202306060 A TW 202306060A
Authority
TW
Taiwan
Prior art keywords
package
thermal interface
interface material
cover
die
Prior art date
Application number
TW111119985A
Other languages
English (en)
Inventor
賴柏辰
游明志
葉書伸
林柏堯
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202306060A publication Critical patent/TW202306060A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1611—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本文揭露半導體三維積體電路封裝及其形成方法。一種方法包括將半導體晶片封裝結合至一基板，且將一熱界面材料沉積至半導體晶片封裝上。可將一熱蓋件放置且藉由熱界面材料附接至半導體晶片封裝上方。熱蓋件包括一楔特徵，與熱界面材料接合。熱蓋件可藉由硬化熱界面材料而附接至半導體晶片封裝。

Description

半導體裝置
本揭露實施例係有關於一種半導體裝置，特別係有關於一種包括三維積體電路封裝的半導體裝置。
由於各種電子構件(例如：電晶體、二極體、電阻器、電容器等)的積體密度不斷提高，半導體產業經歷了快速增長。在大多數情況下，積體密度的提高是因為最小特徵尺寸的迭代減小，這允許將更多構件整合到既定面積中。隨著對縮小電子裝置的需求不斷增長，出現了對更小、更具創造性的半導體晶粒封裝技術的需求。這種封裝系統的一個例子是三維層疊式封裝(Package-on-Package，PoP)技術。在層疊式封裝裝置中，頂部半導體封裝堆疊在底部半導體封裝的頂部，以提供高度的積體和構件密度。層疊式封裝技術通常能夠在印刷電路板(printed circuit board，PCB)上生產具有增強功能和小涵蓋面(footprints)的半導體裝置。
三維積體電路的一個典型問題是操作期間的散熱。藉由在過高溫度下操作而使晶粒長時間暴露可能會降低晶粒的可靠性和操作壽命。如果晶粒是例如中央處理單元(central processing unit，CPU)的會產生大量熱量的計算晶粒，這個問題可能會變得很嚴重。因此，仍然需要改進熱傳遞。
根據一實施例，一種半導體裝置包括：一半導體晶片封裝、一熱界面材料以及一蓋件。半導體晶片封裝結合至一基板。熱界面材料在半導體晶片封裝上。蓋件在半導體晶片封裝及基板上方，蓋件包括一楔特徵，楔特徵接合熱界面材料。
根據另一實施例，一種方法包括：將一三維積體電路封裝結合至一基板，三維積體電路封裝包括一半導體晶粒，半導體晶粒嵌設在一密封劑內；將一熱界面材料沉積在三維積體電路封裝上；將一熱散布件放置在熱界面材料上方，且壓縮熱界面材料，熱界面材料符合熱散布件的斜表面；以及硬化熱界面材料。
根據又另一實施例，一種半導體裝置包括：一裝置晶粒、一熱界面材料以及一熱蓋件。裝置晶粒結合至一基板，裝置晶粒被一密封劑環繞。熱界面材料設置在裝置晶粒相對於基板的一表面上，熱界面材料物理性接觸裝置晶粒及密封劑。熱蓋件包括一有角度的突出部，熱界面材料在熱蓋件與裝置晶粒之間延伸，熱界面材料亦在有角度的突出部與密封劑之間延伸。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。此外，本揭露實施例可在各個範例中重複元件符號及/或字母。此重複係為了簡潔與明確之目的，本身並非用於指定所討論的各個實施例及/或配置之間的關係。
此外，與空間相關用詞，例如「在…下方」、「下方」、「較低的」、「在…上方」、「上方」及類似的用詞，係為了便於描述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
根據一些實施例，三維積體電路(three-dimensional integrated circuits，3DICs)提供許多用以縮減封裝構件的物理性尺寸，並容許大量構件被放置在既定晶片面積內的解決方案。三維積體電路所提供的其中一個解決方案是，將晶粒堆疊在彼此頂部，並透過例如矽穿孔(through-silicon vias，TSVs)的連接件而互聯或佈線。三維積體電路的一些優點例如包括：呈現較小的涵蓋面、藉由縮減信號互聯件的長度而減少功率消耗，並且，若個別晶粒在組裝前分開測試，可改善產量及製造成本。三維積體電路構件的其中一個挑戰是，要解決操作期間的散熱及管理熱量熱點(thermal hotspots)。
本文所述的實施例關於一種半導體裝置，包括用於高功率應用的一熱蓋件，例如：利用高效能處理器(例如：圖像處理單元(graphics processing unit，GPU))的基板晶圓晶片疊合(chip-on-wafer-on-substrate，CoWoS)應用及其製造方法。在一些實施例中，一有角度的突出部從熱蓋件的底部表面延伸，有角度的突出部與設置在一半導體裝置上方的一熱界面材料接合，上述半導體裝置裝設於一基板。熱蓋件及熱界面材料的特徵對包含多個晶片的封裝提供了強健的基板晶圓晶片疊合熱傳遞性能。
第1圖至第3圖繪示根據各式實施例，製造一三維積體電路(3DIC)封裝300(例如：基板晶圓晶片疊合(CoWoS)封裝)的中間階段的剖面圖。在各式實施例中，第一三維積體電路封裝300可包括複數個中介層(interposer)，例如：重分布層(redistribution layer，RDL)中介層、模封基底(molding-based)中介層等，以及晶片堆疊，例如：邏輯模組與邏輯模組(logic-on-logic，LoL)、記憶模組與邏輯模組(memory-on-logic，MoL)等。
現在參照第1圖，此圖繪示封裝101(例如：晶圓晶片疊合(chip-on-wafer，CoW)封裝)結合至基板103。封裝101在本文可指稱中介層封裝、半導體晶片封裝、堆疊晶片封裝、堆疊半導體裝置封裝、堆疊裝置封裝等。根據一些實施例，封裝101可包括一高功率消耗晶粒105，設置鄰接一低功率消耗晶粒107。高功率消耗晶粒105及低功率消耗晶粒107可為晶粒堆疊且可稱為晶片。高功率消耗晶粒105消耗相對高的功率，且因此相對於低功率消耗晶粒107，產生較大量的熱。舉例來說，高功率消耗晶粒105可消耗約100瓦至約1000瓦的功率，且低功率消耗晶粒107可消耗約10瓦至約100瓦的功率。高功率消耗晶粒105對低功率消耗晶粒107的消耗功率的比例可為約10至約30，例如：約16。高功率消耗晶粒105可為一處理器，例如：單晶片系統(system-on-chip，SoC)、中央處理單元(CPU)、圖像處理單元(GPU)等。低功率消耗晶粒107可為一記憶體晶粒，例如：動態隨機存取記憶體、高帶寬記憶體、記憶體立方、記憶體堆疊等。雖然第1圖繪示具有一高功率消耗晶粒105及一低功率消耗晶粒107的封裝101，其他實施例可包括任何數量的高功率消耗晶粒105及/或低功率消耗晶粒107。
高功率消耗晶粒105及低功率消耗晶粒107可被包括模封複合物的密封劑109環繞。高功率消耗晶粒105、低功率消耗晶粒107及密封劑109可被平坦化，使得高功率消耗晶粒105、低功率消耗晶粒107及密封劑109的頂部表面齊平。因為在密封劑109中不會產熱，靠近密封劑109的區域對散熱的需求可較低。
高功率消耗晶粒105及低功率消耗晶粒107結合至封裝構件111的頂部表面。高功率消耗晶粒105及低功率消耗晶粒107可透過第一連接件113電性及機械性耦接至封裝構件111，第一連接件113可為導電凸塊、微凸塊、金屬柱等。一或多個底部填充材料115可形成在高功率消耗晶粒105、低功率消耗晶粒107及封裝構件111之間，環繞第一連接件113。
封裝構件111可為中介層基板，可為半導體基板，例如：矽基板。封裝構件111亦可由另一半導體材料形成，例如：矽鍺、碳化矽等。根據一些實施例，主動裝置例如：電晶體(未分開繪示)形成在封裝構件111的表面處。被動裝置(未分開繪示)例如：電阻器及/或電容器亦可形成在封裝構件111中。根據本揭露的替代實施例，封裝構件111可為半導體基板或介電基板，且各自的封裝構件111可不包括主動裝置在其中。根據此等實施例，封裝構件111可包括或可不包括被動裝置形成在其中。
封裝構件111可包括一互聯結構，形成在基板上方，基板用以電性連接封裝101的複數個積體電路裝置。互聯裝置可包括複數個介電層、形成在介電層中的金屬線、形成在金屬線之間且將在上面的及在下面的金屬線互聯的穿孔。根據一些實施例，介電層可由氧化矽、氮化矽、碳化矽、氮氧化矽、上述之組合及/或上述之多層而形成。替代性地，介電層可包括一或多個低介電係數介電層，具有低介電常數(k值)。舉例來說，低介電係數介電材料的k值可低於約3.0或低於約2.5。在一些實施例中，封裝構件111可包括穿孔(未分開繪示)，穿孔可被形成以從封裝構件111的頂部表面延伸至封裝構件111中。在封裝構件111為矽中介層或有機中介層的實施例中，穿孔可被稱為基板穿孔或矽穿孔。
封裝101的封裝構件111結合至基板103的頂部表面。封裝構件111可透過第二連接件117而電性及機械性耦接至基板103，第二連接件117可為導電凸塊、微凸塊、金屬柱等。第二底部填充材料119可形成在封裝構件111與基板103之間，環繞第二連接件117。
基板103可為封裝基板，可為印刷電路板(PCB)等。基板103可包括一或多個介電層及電性導電特徵，例如：導電線及穿孔。在一些實施例中，基板103可包括穿孔、主動裝置、被動裝置等。基板103可更包括導電墊，形成在基板103的上方及下方表面。第二連接件117可耦接至基板103的頂部表面處的導電墊。
亦可包括其他特徵及製程。舉例來說，可包括測試特徵以協助三維封裝或三維積體電路裝置的驗證測試。上述測試結構可包括例如：形成在重分佈層中或基板上的測試墊，容許測試三維封裝或三維積體電路、探針的使用及/或探針卡等。上述驗證測試可在中間結構以及最終結構上執行。附加地，本文所揭露的結構及方法可與併入良裸晶粒之中間驗證的測試方法學一起結合使用，以提升產率並減少成本。
在第2圖中，接著件201及熱界面材料(thermal interface material，TIM)203分別沉積在基板103上及密封劑109、高功率消耗晶粒105及低功率消耗晶粒107上方。接著件201可為環氧樹脂、矽樹脂、膠水等。接著件201可具有比熱界面材料203更佳的接著力。接著件201可具有約1 W/m·K至約3 W/m·K之間的熱傳係數，小於0.5 W/m·K等。接著件201可被定位以容許散熱特徵(例如：第3圖中繪示的第一蓋件301)附接在封裝101周圍。因此，在一些實施例中，接著件201可設置在封裝101的周邊或甚至包圍封裝101。
熱界面材料203可為具有良好熱傳係數的聚合物，可在約3 W/m·K至約5 W/m·K之間。在一些實施例中，熱界面材料203可包括具有導熱填充物的聚合物。導熱填充物可增加熱界面材料203的有效熱傳係數至約10 W/m·K至約50 W/m·K之間或更高。可應用的導熱填充物可包括氧化鋁、氮化硼、氮化鋁、鋁、銅、銀、銦、上述之組合等。在其他實施例中，熱界面材料203可包括其他材料，例如：以金屬為基底或以焊料為基底的材料，包括銀、銦的糊狀物等。在進一步的實施例中，熱界面材料203可包括以薄膜為基底或以薄板為基底的材料，例如：以薄板為基底的材料，包括具有縱向定向石磨填充物的合成碳奈米管(carbon nanotubes，CNTs)或熱性傳導薄板。雖然熱界面材料203繪示為連續的熱界面材料，延伸在高功率消耗晶粒105及低功率消耗晶粒107上方，但在其他實施例中，熱界面材料203可為物理性斷開的。舉例來說，在熱界面材料203中可設置空氣間隙在相鄰的晶粒(例如：高功率消耗晶粒105及/或低功率消耗晶粒107)之間，以減少晶粒之間的橫向熱效應。在一些實施例中，熱界面材料203可在接著件201之後沉積，然而，熱界面材料203亦可在接著件201之前沉積。在一些實施例中，熱界面材料203可以流體膠水或膠帶的形式被提供。在一些實施例中，接著件201及/或熱界面材料203可提供在一蓋件(例如：第一蓋件301，在第2圖中未繪示但在以下參照第3圖繪示及進一步描述)的表面上，然後蓋件、接著件201及熱界面材料203可接著至基板103、密封劑109、高功率消耗晶粒105及低功率消耗晶粒107。
在第3圖中，根據一些實施例，第一蓋件301附接至基板103及封裝101，以形成第一三維積體電路封裝300。第一蓋件301可在本文中被稱為熱散布件、熱蓋件、蒸氣凝結蓋件等。第一蓋件301可被附接以保護封裝101及基板103，且將封裝101所產生的熱散布到更大的面積，消散來自封裝101的熱。第一蓋件301可由具有高熱傳係數的材料形成，例如：鋼、不鏽鋼、銅、鋁、上述之組合等。在一些實施例中，第一蓋件301可為用另一金屬塗佈的金屬，例如：金。第一蓋件301可由熱傳係數在約100 W/m·K至約400 W/m·K之間，例如：400 W/m·K的材料形成。第一蓋件301覆蓋且環繞封裝101。在一些實施例中，第一蓋件301為單一連續材料。在其他實施例中，第一蓋件301可包括多件，可為相同或不同的材料。
根據一些實施例，第一蓋件301更包括第一楔特徵303，使第一蓋件301的底部表面更貼合封裝101的頂部表面。在放置第一蓋件301的期間，可施加壓力以壓縮熱界面材料203，使得熱界面材料符合包括第一楔特徵303的第一蓋件301的底部表面。因為封裝翹曲，從封裝101的中心部位到封裝101的周邊及/或角落部位，封裝101的頂部表面與第一蓋件301之間的距離可有所變化。
根據一些實施例，熱界面材料203可被放置以在封裝101的中心部位上方具有第二厚度Th2，且在封裝101的周邊及/或角落部位上方具有第三厚度Th3。在一些實施例中，熱界面材料203的厚度是漸變的厚度，從第一楔特徵303的漸縮邊緣處的第二厚度Th2漸變至密封劑109的邊緣處的最小厚度。
第二厚度Th2可與熱界面材料203的最小結合線厚度(bond line thickness，BLT)相關聯，以便從位於封裝101的中心部位處的高功率消耗晶粒105及/或低功率消耗晶粒107進行熱傳遞。根據一些實施例，第二厚度Th2可為介於約0.05毫米與約0.15毫米之間的厚度。然而，可用任何適合的厚度。
第三厚度Th3可與熱界面材料203的最小結合線厚度(BLT)相關聯，以便從位於封裝101的周邊處的密封劑109進行熱傳遞。第三厚度Th3可與符合第一楔特徵303的接合面的厚度及形狀相關聯。根據一些實施例，第三厚度Th3可為介於約0.05毫米與約0.15毫米之間的厚度。然而，可用任何適合的厚度。熱界面材料203在半導體晶粒上方的最小結合線厚度與熱界面材料203在密封劑109上方的最小結合線厚度之間的差異容許在兩個表面之間更佳地覆蓋熱界面材料203。如此一來，防止了熱界面材料203從封裝角落或邊緣處的密封劑表面脫層，可改善散熱性能。
相較於熱界面材料203，接著件201具有較大的接著力，但具有較小的熱傳係數。如此一來，接著件201設置在封裝101周緣的周圍，在第一蓋件301的足區域305與基板103之間，以將第一蓋件301接著至基板103。熱界面材料203設置在高功率消耗晶粒105及低功率消耗晶粒107上，在高功率消耗晶粒105及低功率消耗晶粒107與第一蓋件301之間，以將來自高功率消耗晶粒105及低功率消耗晶粒107的熱散到第一蓋件301。
在一些實施例中，可執行一硬化製程以硬化接著件201及/或熱界面材料203。適合的硬化製程可包括但不限於夾持硬化製程。此種夾持硬化製程可運用夾持板及固定件以控制施加在上夾持板與下夾持板之間的夾持力，上夾持板配置在第一三維積體電路封裝300上方，下夾持板配置在第一三維積體電路封裝300下方。在一些實施例中，在夾持硬化製程期間，可用約3公斤力至約100公斤力的夾持力來硬化接著件201及/或熱界面材料203。在一些實施例中，可將複數個分布板設置在下夾持板與基板103之間及/或在上夾持板與第一蓋件301之間。此種分布板可由彈性材料、橡膠材料等形成，且可用以將夾持板施加的力平均地分布在基板103及/或第一蓋件301的表面上。
在夾持硬化製程期間施加夾持力可減少接著件201及熱界面材料203的結合線厚度(BLT)，提升接著件201厚度的均勻性，且提升熱界面材料203的覆蓋性，包括熱界面材料203與第一楔特徵303接合處的貼合度。根據一些實施例，在已夾持第一三維積體電路封裝300之後，接著件201可具有介於約0.05毫米與約0.2毫米之間的第一厚度Th1，且熱界面材料203在封裝101中心部位上方可具有介於約0.02毫米與約0.1毫米之間的第二厚度Th2。此外，根據一些實施例，熱界面材料203可在封裝101的周邊及/或角落部位上方具有小於約0.1毫米的第三厚度Th3。此些改良減少了第一蓋件301從封裝101及基板103分層的可能性。如此一來，根據上述方法形成的半導體封裝具有縮減的厚度、提升的熱性能、提升的可靠度以及減少的瑕疵。
一旦被夾持，可將第一三維積體電路封裝300放置在硬化烘箱，以硬化接著件201及/或熱界面材料203。在一些實施例中，在夾持板施加夾持力的同時，接著件201及熱界面材料203可在約100˚C至約260˚C的溫度下硬化，時長約20秒至約2小時。然而，可用任何適合的溫度及/或時間長度。
請見第4圖，此圖繪示根據一些實施例，第一蓋件301的剖面圖及第一楔特徵303的放大立體圖。尤其，第4圖繪示第一楔特徵303具有漸縮前緣E1、沿著第一基緣E2的第一寬度W1、沿著第二基緣E3的第二寬度W2、沿著後端邊緣E4的第一高度H1以及第二基緣E3與第一頂緣E5之間的第一角度θ1。根據一些實施例，第一寬度W1可為介於約0.1毫米與約1.0毫米之間的寬度。在一些實施例中，第二寬度W2可為介於約0.1毫米與約1.0毫米之間的寬度。然而，第一寬度W1及第二寬度W2可用任何適合的寬度。根據一些實施例，第一高度H1可為介於約0.02毫米與約0.10毫米之間的高度。然而，可用任何適合的高度。在一些實施例中，第一角度θ1可為介於約5°與約45°之間的角度。然而，可用任何適合的角度。
第4圖更繪示第一楔特徵303位於離第一蓋件301的一側壁的第一距離D1處。根據一些實施例，第一距離D1可介於約2毫米與約10毫米之間。然而，可用任何適合的距離。此外，根據一些實施例，第4圖亦繪示第一蓋件301的中心部位在第一楔特徵303的內緣之間延伸第二距離D2。在一些實施例中，第二距離D2可介於約10毫米與約60毫米之間。然而，可用任何適合的距離。
第5圖繪示根據一些實施例，第4圖中繪示的第一蓋件301的上視圖。尤其，根據一些實施例，第5圖以假想視圖繪示第一楔特徵303、足區域305、中介區域501，以指示此些特徵在第一蓋件301上表面下面的位置。在一些實施例中，中介區域501被第一蓋件301的足區域305環繞。根據一些實施例，第一楔特徵303位於第一蓋件301的第一位置L1，第一位置在中介區域501的角落處。在第一位置L1，第一楔特徵303的側壁實質上對齊封裝101的邊緣，如第3圖所示。在一些實施例中，第一楔特徵303可為第一蓋件301的斜表面，斜表面具有與密封劑109的橫向範圍對齊的橫向範圍。然而，斜表面的橫向範圍可不與密封劑109的橫向範圍對齊。第5圖更繪示第一楔特徵303的第一寬度W1、第二寬度W2、第一距離D1及第二距離D2。再進一步，第5圖繪示通過第一蓋件301的第一切線A-A，代表第4圖中繪示的剖面。
藉由運用上述的第一蓋件301，熱界面材料203與第一蓋件301之間的物理性接觸可增加，且有助於增加在任何翹曲期間熱界面材料203至封裝101及第四蓋件1001的貼合度。如此一來，第一楔特徵303有助於防止因為封裝翹曲造成熱界面材料203從第一蓋件301脫層。
現在請參照第6圖，此圖繪示根據一些實施例，第二蓋件601的剖面圖以及第二楔特徵603的放大立體圖。尤其，第6圖繪示第二楔特徵603具有漸縮前緣E1、沿著第三基緣E7的第三寬度W3，沿著後端面E8處抬升面的第二高度H2、後端基緣E10、以及第三基緣E7與第二頂緣E9之間的第二角度θ2。根據一些實施例，第三寬度W3可為介於約0.1毫米與約1.0毫米之間的寬度。然而，第三寬度W3可用任何適合的寬度。根據一些實施例，第二高度H2可為介於約0.02毫米與約0.10毫米之間的高度。然而，可用任何適合的高度。在一些實施例中，第二角度θ2可為介於約5°與約45°之間的角度。然而，可用任何適合的角度。雖然參照第一楔特徵303及第二楔特徵603揭露了多個實施例，此些楔特徵在本文中亦可稱為有角度的突出部、有角度的突伸部、斜表面、斜脊部、斜外廓等。
第7圖繪示根據一些實施例，第6圖中繪示的第二蓋件601的上視圖。尤其，根據一些實施例，第7圖以假想視圖繪示第二楔特徵603、足區域305及中介區域501，以指示此些特徵在第二蓋件601上表面下面的位置。在一些實施例中，中介區域501被第二蓋件601的足區域305環繞。根據一些實施例，第二楔特徵603為環形配置，位於沿著中介區域501周邊的第一位置L1。第7圖更繪示第二楔特徵603的第三寬度W3。再進一步，第7圖繪示通過第二蓋件601的第二切線B-B，在本文中作為關於第6圖及第8圖中所繪示的剖面的參照。
接下來到第8圖，此圖繪示根據一些實施例，第一三維積體電路封裝300的封裝翹曲，其中第4圖的第一楔特徵303(或第6圖的第二楔特徵603)位於第一位置L1。在第一位置L1，第一楔特徵303的側壁或第二楔特徵603實質上與封裝101的一邊緣對齊。在放置熱蓋件的期間，可施加壓力以壓縮熱界面材料203，使得熱界面材料符合包括楔特徵的熱蓋件的底部表面。如此一來，第一楔特徵303(或第二楔特徵603)的最大表面積與熱界面材料203接合。此外，熱界面材料203可形成以在封裝101的中心部位上方具有第二厚度Th2，且在封裝101的周邊及/或角落部位上方具有第三厚度Th3。在一些實施例中，上述厚度是漸變的厚度，從第一楔特徵303或第二楔特徵603的漸縮邊緣處的第二厚度Th2漸變至密封劑109的邊緣處的最小厚度。
尤其，第8圖繪示在第一三維積體電路封裝300的封裝翹曲之後，熱界面材料203貼合至封裝101及第一蓋件301。如此一來，第一楔特徵303(如第3圖至第5圖所示)及第二楔特徵603(如第6圖及第7圖所示)有助於防止因為封裝翹曲造成熱界面材料203從第一蓋件301脫層。此外，第8圖亦繪示根據一些實施例，熱界面材料203與第一蓋件301的中心部位之間的貼合面，具有在第一楔特徵303的內緣之間延伸第二距離D2。
第9圖繪示根據一些實施例，第三蓋件901的上視圖。尤其，第9圖類似於第5圖，除了第一楔特徵303位於第三蓋件901的第二位置L2。如此一來，第一楔特徵303與中介區域501的角落重疊。根據一些實施例，第9圖更以假想視圖繪示第一楔特徵303、足區域305及中介區域501，以指示此些特徵在第三蓋件901上表面下面的位置。根據一些實施例，第一楔特徵303具有第一寬度W1及第二寬度W2，但可用任何適合的寬度。
第9圖更繪示在第二位置L2，第一楔特徵303的側壁延伸超出中介區域501第三距離D3。根據一些實施例，第三距離D3為介於約0.1毫米與約0.5毫米之間的距離。然而，可用任何適合的距離。在第一楔特徵303於第二位置L2的情況下，中介區域501與第三蓋件901之間的接合區域沿著中介區域501的邊界延伸第四距離D4。根據一些實施例，第四距離D4可為介於約10毫米與約60毫米之間的距離。然而，可用任何適合的距離。第9圖亦繪示第一楔特徵303的邊緣離第三蓋件901的足區域305的側壁第五距離D5，且更繪示鄰接的第一楔特徵303彼此分開第六距離D6。根據一些實施例，第五距離D5可為介於約2毫米與約10毫米之間的距離。然而，可用任何適合的距離。再進一步，根據一些實施例，第六距離D6可為介於約10毫米與約60毫米之間的距離。然而，第五距離D5及第六距離D6可運用任何適合的距離。再進一步，第9圖繪示通過第三蓋件901的第三切線C-C，在下文中作為關於第11圖中所繪示的剖面的參照。
第10圖根據一些實施例，繪示第四蓋件1001的上視圖。尤其，第10圖相似於第7圖，除了第二楔特徵603位於第四蓋件1001的第二位置L2。如此一來，第二楔特徵603與中介區域501的周邊重疊。根據一些實施例，第10圖更以假想視圖繪示第二楔特徵603、足區域305及中介區域501，以指示此些特徵在第四蓋件1001上表面下面的位置。在一些實施例中，中介區域501被第四蓋件1001的足區域305環繞。根據一些實施例，第二楔特徵603具有第三寬度W3，但可用任何適合的寬度。
第10圖更繪示在第二位置L2，第二楔特徵603的側壁延伸超出中介區域501第三距離D3，使得第二楔特徵603的側壁不對齊密封劑109也不對齊熱界面材料203。然而，可用任何適合的距離。在第二楔特徵603於第二位置L2的情況下，中介區域501與第四蓋件1001之間的接合面橫越中介區域501延伸第四距離D4。然而，可用任何適合的距離。第10圖亦繪示第二楔特徵603的邊緣離第四蓋件1001的足區域305的側壁第五距離D5。然而，可用任何適合的距離。再進一步，第10圖繪示通過第四蓋件1001的第四切線D-D，在下文中作為關於第11圖中所繪示的剖面的參照。
現在請見第11圖，此圖繪示根據一些實施例，第二三維積體電路封裝1100的封裝翹曲，其中第一楔特徵303或第二楔特徵603位於第二位置L2(通過第9圖的切線C-C或通過第10圖的切線D-D)。在放置熱蓋件的期間，可施加壓力以壓縮熱界面材料203，使得熱界面材料符合包括部分楔特徵上覆封裝101的熱蓋件的底部表面。如此一來，第一楔特徵303(或第二楔特徵603)的部分與熱界面材料203接合。此外，熱界面材料203可形成以在封裝101的中心部位上方具有第二厚度Th2，且在封裝101的周邊及/或角落部位上方具有第三厚度Th3。在一些實施例中，上述厚度是漸變的厚度，從第一楔特徵303或第二楔特徵603的漸縮邊緣處的第二厚度Th2漸變至密封劑109的邊緣處的最小厚度。在一些實施例中，第一楔特徵303及/或第二楔特徵603可為第三蓋件901及/或第四蓋件1001的漸縮表面，漸縮表面具有橫向範圍，延伸超出密封劑109的橫向範圍。然而，漸縮表面的橫向範圍可與密封劑109的橫向範圍對齊。
尤其，第11圖繪示在第二三維積體電路封裝1100的封裝翹曲之後，熱界面材料203貼合至封裝101及第四蓋件1001。如此一來，第一楔特徵303及第二楔特徵603(各自顯示於第9圖及第10圖)有助於防止因為封裝翹曲造成熱界面材料203從第四蓋件1001脫層。
參照第三蓋件901及第三切線C-C(在第9圖繪示)，第11圖繪示第二三維積體電路封裝1100的剖面圖。尤其，第11圖繪示第一楔特徵303的外緣，在第二位置L2，延伸超出封裝101的側壁第三距離D3。然而，可用任何適合的距離。第11圖更繪示根據一些實施例，在中介區域501(如第9圖所示)的邊界處，熱界面材料203與第三蓋件901之間的接合面在鄰接的第一楔特徵303之間延伸第四距離D4。然而，可用任何適合的距離。
參照第四蓋件1001及第四切線D-D(在第10圖繪示)，第11圖繪示第二三維積體電路封裝1100的剖面圖。尤其，第11圖繪示第二楔特徵603的外緣，在第二位置L2，延伸超出封裝101的側壁第三距離D3。然而，可用任何適合的距離。第11圖更繪示根據一些實施例，熱界面材料203與第三蓋件901(如第10圖所示)之間的接合面在第二楔特徵603的內緣之間延伸第四距離D4。然而，可用任何適合的距離。
上述實施例可達成多個優點。第一楔特徵303及第二楔特徵603有助於防止因為封裝翹曲造成熱界面材料203從第一蓋件301脫層。熱界面材料203與楔特徵之間接合面的熱性質及完整性可被維持，即使承受由封裝翹曲的造成的應力。此外，楔特徵容許熱界面材料203的最小結合線厚度的差異可被用以適應從封裝的中心至封裝的角落及/或邊緣的間隙變化。如此一來，可防止熱界面材料203從熱蓋件的脫層及/或熱界面材料203從封裝101的角落及/或邊緣的脫層。本文所述的方法及裝置容許製造強健的封裝裝置。
根據一實施例，一種半導體裝置包括：一半導體晶片封裝、一熱界面材料以及一蓋件。半導體晶片封裝結合至一基板。熱界面材料在半導體晶片封裝上。蓋件在半導體晶片封裝及基板上方，蓋件包括一楔特徵，楔特徵接合熱界面材料。在一實施例中，楔特徵包括一漸縮邊緣，漸縮邊緣接合熱界面材料。在一實施例中，楔特徵包括一第一基緣及一第二基緣，第一基緣及第二基緣接合熱界面材料。在一實施例中，楔特徵包括一後端邊緣，與第一基緣及第二基緣相交，後端邊緣接合熱界面材料。在一實施例中，楔特徵包括一環形配置，漸縮邊緣沿著環形配置的一內周延伸。在一實施例中，楔特徵包括一後端基緣，沿著環形配置的一外周延伸，後端基緣接合熱界面材料。在一實施例中，楔特徵包括一後端基緣，沿著環形配置的一外周延伸，後端基緣位於熱界面材料的一周邊的外側。
根據另一實施例，一種製造半導體裝置的方法包括：將一三維積體電路封裝結合至一基板，三維積體電路封裝包括一半導體晶粒，半導體晶粒嵌設在一密封劑內；將一熱界面材料沉積在三維積體電路封裝上；將一熱散布件放置在熱界面材料上方，且壓縮熱界面材料，熱界面材料符合熱散布件的斜表面；以及硬化熱界面材料。在一實施例中，在放置熱散布件之後，熱界面材料在半導體晶粒上方具有一第一厚度且在密封劑上具有一第二厚度，第二厚度小於第一厚度。在一實施例中，熱界面材料的厚度從斜表面的一漸縮邊緣的一最大厚度漸變到密封劑的一邊緣的一最小厚度。在一實施例中，斜表面具有介於約5°至約45°的角度。在一實施例中，熱散布件的斜表面具有一第一橫向範圍，對齊密封劑的一第二橫向範圍。在一實施例中，熱散布件的斜表面具有一第一橫向範圍，延伸至密封劑的一第二橫向範圍外側。
根據又另一實施例，一種半導體裝置包括：一裝置晶粒、一熱界面材料以及一熱蓋件。裝置晶粒結合至一基板，裝置晶粒被一密封劑環繞。熱界面材料設置在裝置晶粒相對於基板的一表面上，熱界面材料物理性接觸裝置晶粒及密封劑。熱蓋件包括一有角度的突出部，熱界面材料在熱蓋件與裝置晶粒之間延伸，熱界面材料亦在有角度的突出部與密封劑之間延伸。在一實施例中，熱界面材料在裝置晶粒與熱蓋件之間具有一第一厚度且在密封件與有角度的突出部之間具有一第二厚度，第二厚度小於第一厚度。在一實施例中，熱界面材料的厚度從有角度的突出部的一漸縮邊緣的一最大厚度漸變到密封劑的一邊緣的一最小厚度。在一實施例中，有角度的突出部包括一後端邊緣，對齊密封劑的一角落。在一實施例中，有角度的突出部包括一後端邊緣，延伸超出密封劑的一外緣。在一實施例中，有角度的突出部具有一環形配置，且環形配置的一後端邊緣對齊密封劑的一邊緣。在一實施例中，有角度的突出部具有一環形配置，且環形配置的一後端邊緣延伸超過密封劑。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
101:封裝 103:基板 105:高功率消耗晶粒 107:低功率消耗晶粒 109:密封劑 111:封裝構件 113:第一連接件 115:底部填充材料 117:第二連接件 119:第二底部填充材料 201:接著件 203:熱界面材料 300:第一三維積體電路封裝 301:第一蓋件 303:第一楔特徵 305:足區域 501:中介區域 601:第二蓋件 603:第二楔特徵 901:第三蓋件 1001:第四蓋件 1100:第二三維積體電路封裝 A-A:第一切線 B-B:第二切線 C-C:第三切線 D-D:第四切線 D1:第一距離 D2:第二距離 D3:第三距離 D4:第四距離 D5:第五距離 D6:第六距離 E1:漸縮前緣 E2:第一基緣 E3:第二基緣 E4:後端邊緣 E5:第一頂緣 E7:第三基緣 E8:後端面 E9:第二頂緣 E10:後端基緣 H1:第一高度 H2:第二高度 L1:第一位置 L2:第二位置 Th1:第一厚度 Th2:第二厚度 Th3:第三厚度 W1:第一寬度 W2:第二寬度 W3:第三寬度 θ1:第一角度 θ2:第二角度
根據以下的詳細說明並配合所附圖式做完整揭露。應被強調的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。 第1圖繪示根據一些實施例，形成一積體扇出型(fan-out)封裝的中間步驟。 第2圖及第3圖繪示根據一些實施例，將熱蓋件附接至積體扇出型封裝的中間步驟。 第4圖及第5圖繪示根據一些實施例，熱蓋件的剖面圖及上視圖，其中第一楔特徵在第一位置。 第6圖及第7圖繪示根據一些實施例，熱蓋件的剖面圖及上視圖，其中第二楔特徵在第一位置。 第8圖繪示根據一些實施例，包含第4圖至第7圖的熱蓋件的積體扇出型封裝的剖面圖，其中積體扇出型封裝由於封裝翹曲而承受應力。 第9圖及第10圖繪示根據一些其他實施例，各自包含在第二位置的第一楔特徵及第二楔特徵的熱蓋件的剖面圖及上視圖。 第11圖繪示根據一些實施例，包含第9圖及第10圖的蓋件的積體扇出型封裝的剖面圖，其中積體扇出型封裝由於封裝翹曲而承受應力。
101:封裝
103:基板
105:高功率消耗晶粒
107:低功率消耗晶粒
109:密封劑
111:封裝構件
113:第一連接件
115:底部填充材料
117:第二連接件
119:第二底部填充材料
201:接著件
203:熱界面材料
300:第一三維積體電路封裝
301:第一蓋件
303:第一楔特徵
305:足區域
Th1:第一厚度
Th2:第二厚度
Th3:第三厚度

Claims (1)

  1. 一種半導體裝置，包括： 一半導體晶片封裝，結合至一基板； 一熱界面材料，在該半導體晶片封裝上；以及 一蓋件，在該半導體晶片封裝及該基板上方，該蓋件包括一楔特徵，該楔特徵接合該熱界面材料。
TW111119985A 2021-07-23 2022-05-30 半導體裝置 TW202306060A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163224914P 2021-07-23 2021-07-23
US63/224,914 2021-07-23
US17/698,611 2022-03-18
US17/698,611 US20230024043A1 (en) 2021-07-23 2022-03-18 Semiconductor Packages with Thermal Lid and Methods of Forming the Same

Publications (1)

Publication Number Publication Date
TW202306060A true TW202306060A (zh) 2023-02-01

Family

ID=84977711

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119985A TW202306060A (zh) 2021-07-23 2022-05-30 半導體裝置

Country Status (2)

Country Link
US (1) US20230024043A1 (zh)
TW (1) TW202306060A (zh)

Also Published As

Publication number Publication date
US20230024043A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
US12021006B2 (en) Package structure and method and equipment for forming the same
TWI587467B (zh) 半導體封裝結構及形成該半導體封裝結構的方法
US8378480B2 (en) Dummy wafers in 3DIC package assemblies
TWI616957B (zh) 晶圓級封裝及其製作方法
US9502360B2 (en) Stress compensation layer for 3D packaging
TWM572570U (zh) 積體電路封裝及其之蓋子
US20220157692A1 (en) Package structures
US12002721B2 (en) Method of fabricating semiconductor structure
US20230187383A1 (en) Semiconductor device and manufacturing method thereof
US9754898B2 (en) Semiconductor package and fabrication method thereof
US20230018343A1 (en) Package Assembly Including Lid With Additional Stress Mitigating Feet And Methods Of Making The Same
US20120129315A1 (en) Method for fabricating semiconductor package
US20220102288A1 (en) Semiconductor device and manufacturing method thereof
TWI733142B (zh) 電子封裝件
US20230011493A1 (en) Package assembly including a package lid having a step region and method of making the same
US20230071542A1 (en) Semiconductor device
TW202306060A (zh) 半導體裝置
TW202244990A (zh) 半導體封裝及其形成方法
CN115064448A (zh) 用于薄膜型热界面的共面控制
TW202217988A (zh) 半導體裝置及製造方法
CN219832631U (zh) 芯片封装结构
US20230386945A1 (en) Integrated chip package including a crack-resistant lid structure and methods of forming the same
TWI820561B (zh) 具有傾斜側壁的支撐環的封裝結構
US20240038617A1 (en) Package structure and manufacturing method thereof
TWI313047B (zh)