TWI820561B - 具有傾斜側壁的支撐環的封裝結構 - Google Patents

具有傾斜側壁的支撐環的封裝結構 Download PDF

Info

Publication number
TWI820561B
TWI820561B TW111100370A TW111100370A TWI820561B TW I820561 B TWI820561 B TW I820561B TW 111100370 A TW111100370 A TW 111100370A TW 111100370 A TW111100370 A TW 111100370A TW I820561 B TWI820561 B TW I820561B
Authority
TW
Taiwan
Prior art keywords
die
support ring
side wall
packaging
sidewall
Prior art date
Application number
TW111100370A
Other languages
English (en)
Other versions
TW202310216A (zh
Inventor
楊哲嘉
葉書伸
廖莉菱
汪金華
林柏堯
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310216A publication Critical patent/TW202310216A/zh
Application granted granted Critical
Publication of TWI820561B publication Critical patent/TWI820561B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Sealing Battery Cases Or Jackets (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)

Abstract

提供一種封裝結構及其形成方法。封裝結構包括：封裝基底、第一晶粒以及支撐環。第一晶粒配置在封裝基底上且具有相對的第一側壁與第二側壁。支撐環配置在封裝基底上以環繞第一晶粒。支撐環具有面向第一晶粒的內側壁，且該內側壁至少具有面向第一晶粒的第一側壁的傾斜側壁。

Description

具有傾斜側壁的支撐環的封裝結構
本發明實施例提供一種具有傾斜側壁的支撐環的封裝結構。
由於各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的積集密度持續提高，半導體工業已經歷快速成長。積集密度的這種提高大多歸因於最小特徵尺寸(minimum feature size)的一再減小，這使得更多組件能夠整合在一定的面積中。與先前的封裝體相比，這些較小的電子組件也需要利用較小面積的較小的封裝體。半導體組件的一些較小類型包括四面扁平封裝體(quad flat packages，QFPs)、針格陣列(pin grid array，PGA)封裝體、球格陣列(ball grid array，BGA)封裝體、覆晶技術(flip chip，FC)、三維積體電路(three dimensional integrated circuit，3DIC)、晶圓級封裝體(wafer level package，WLP)以及疊層封裝體(package on package，PoP)元件等。
本發明實施例提供一種封裝結構包括：封裝基底、第一晶粒以及支撐環。第一晶粒配置在封裝基底上且具有相對的第一側壁與第二側壁。支撐環配置在封裝基底上以環繞第一晶粒。支撐環具有面向第一晶粒的內側壁，且該內側壁至少具有面向第一晶粒的第一側壁的傾斜側壁。
本發明實施例提供一種封裝結構包括：基底、支撐環以及偏心晶粒。支撐環配置在所述基底上，其中所述支撐環具有內周界以圍繞出一容置區域。偏心晶粒配置在所述容置區域內的所述基底上。偏心晶粒偏置於所述容置區域的中心以靠近具有傾斜側壁的所述支撐環的一部分。
本發明實施例提供一種封裝結構包括：封裝基底、第一晶粒以及支撐環。第一晶粒配置在所述封裝基底上且具有相對的第一側壁與第二側壁。支撐環配置在所述封裝基底上以環繞所述第一晶粒。支撐環包括靠近所述第一晶粒的所述第一側壁處的第一部分，而所述第一部分的頂面積小於所述第一部分的底面積。
10、20、30、40、50、60、70、70'、80、80'、90、90':封裝結構
100:封裝基底
100s1、100s2:側壁
100t、104t、404t:頂面
102:第一黏著層
103、103a:內側壁
104、404:支撐環
104A、104A1、104A2、104A3、104A4、404A:第一部分
104B、404B:第二部分
104C:第三部分
104D:第四部分
104bt、404bt:底面
104w、110w、120w、W1、W2、W3、W4、W5、W6、W7、W8、W9:寬度
105、105a、105b、105c、105d、205:傾斜側壁
105d1:第一階梯
105d2:第二階梯
106:第二黏著層
107、109:垂直側壁
108:蓋層
110:第一晶粒
110a:主動表面
110l、120l、L1、L2:長度
110s1、120s1:第一側壁
110s2、120s2:第二側壁
111:間隙
112:熱界面材料(TIM)
120:第二晶粒
404s:外側壁
404s1:第一外側壁
404s2:第二外側壁
1000:流程圖
1010、1020、1030、1040:方塊
AA:容置區域
D1:第一距離
D2:第二距離
D3:距離
H1、H2、H2:高度
T1、T2、T3:厚度
TW1:第一頂部寬度
TW2:第二頂部寬度
θ1、θ2:角
結合附圖閱讀以下詳細說明，會最好地理解本發明的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1是示出根據第一實施例的封裝結構的上視圖。
圖2A是示出圖1的區域的立體圖。
圖2B是沿著圖1的橫截面A-A'的剖視圖。
圖3A至圖3D是示出根據各種實施例的支撐環的剖視圖。
圖3E是示出圖3D的區域的立體圖。
圖4與圖5是根據一些實施例的形成具有蓋層的封裝結構的方法的剖視圖。
圖6是示出根據一些實施例的具有熱界面材料(TIM)的封裝結構的剖視圖。
圖7是示出根據第二實施例的封裝結構的上視圖。
圖8是沿圖7的橫截面B-B'的剖視圖。
圖9與圖10是示出根據一些替代實施例的形成具有蓋層的封裝結構的方法的剖視圖。
圖11是示出根據一些替代實施例的具有熱界面材料(TIM)的封裝結構的剖視圖。
圖12至圖17是示出根據各種實施例的封裝結構的上視圖。
圖18是示出根據一些實施例的形成封裝結構的方法的流程圖。
以下揭露內容提供用於實施所提供的目標的不同特徵的許多不同實施例或實例。以下所描述的構件及配置的具體實例是 為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，在以下描述中，在第二特徵上方或在第二特徵上形成第一特徵可包括第一特徵與第二特徵形成為直接接觸的實施例，且也可包括第一特徵與第二特徵之間可形成有額外特徵，使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露在各種實例中可重複使用元件符號及/或字母。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。
此外，為易於說明，本文中可能使用例如「在...下方(beneath)」、「在...下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對術語來闡述圖中所示的一個元件或特徵與另一(些)元件或特徵的關係。所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向(旋轉90度或在其他定向)，而本文所用的空間相對術語相應地作出解釋。
還可包括其他特徵及製程。舉例來說，可包括測試結構以說明進行三維(3D)封裝體或三維積體電路裝置的驗證測試。測試結構可包括例如形成於重佈線層中或基底上的測試墊，所述測試墊使得能夠測試3D封裝體或3DIC、使用探針(probe)及/或探針卡(probe card)等。可對中間結構及最終結構執行驗證測試。另外，本文中所公開的結構及方法可接合包括對已知良好晶粒(known good dies)的中間驗證的測試方法一起使用，以提高 良率(yield)及降低成本。
在半導體封裝工業中，具有積體電路的晶片通常安裝在封裝基底上，例如提供從晶片到封裝結構外部的電連接的中介層、電路板或引線框架。在稱為覆晶安裝的這種封裝佈置中，晶片的主動表面以倒置方式安裝在基底上，晶片與基底通常由具有不匹配熱膨脹係數(CTE)的不同材料所形成。因此，晶片與基底在加熱時會經歷顯著不同的尺寸變化，尺寸變化的不匹配會導致晶片與基底之間的電性連接產生顯著的熱誘導應力與翹曲。倘若沒有得到補償，熱膨脹的差異會導致晶片性能下降、晶片與基底之間的焊料連接損壞或是封裝失效。
為了減少翹曲並提高覆晶封裝體的可靠性，微電子工業已提供了數種方法。通常會在封裝組件中採用支撐件以環繞晶片。支撐件附著在基底上且環繞晶片並約束基底，以防止在熱循環期間相對於晶片的翹曲或其他移動。為了進一步減少翹曲的機會並促進覆晶封裝體的熱冷卻，通常會在封裝體的頂部安裝蓋體或散熱器，用以散熱並抗衡晶片與基底之間的熱膨脹不匹配所施加的力。
隨著電子產品的多樣化，封裝體中的晶片可配置在基底上的任何位置，以容納更多的元件，例如電容器、電阻器、電感器或任何合適的被動元件。當晶片從基底的中心偏移到靠近支撐件的一側以為被動元件騰出更多空間時，熱誘導應力會集中在靠近晶片的支撐件的該側。在此情況下，由於晶片與蓋體之間的熱 膨脹係數不匹配所產生的應力可能會導致連接在支撐件與蓋體之間的黏著劑出現分層或裂紋問題，從而影響封裝結構的可靠性。
根據一些實施例，支撐環配置在封裝基底上以圍繞第一晶粒。支撐環可包括具有面向第一晶粒的第一側壁的傾斜側壁的第一部分，使得第一部分的頂部面積小於其底部面積。也就是說，支撐環的第一部分的頂部與蓋層之間的第二黏著層的面積小於支撐環的第一部分的底部與封裝基底之間的第一黏著層的面積。在此情況下，能夠有效降低支撐環與蓋層之間的第二黏著層上的熱誘導應力，從而避免第二黏著層的裂紋以及/或分層問題，並提升封裝結構的可靠性。
圖1是示出根據第一實施例的封裝結構的上視圖。圖2A是示出圖1的區域115的立體圖。圖2B是沿著圖1的橫截面A-A'的剖視圖。
參照圖1、圖2A以及圖2B，封裝結構10包括基底100、第一黏著層102、支撐環104、第一晶粒110以及多個第二晶粒120。在一些實施例中，基底100包括封裝基底、電路基底或中介層(在下文中稱為「封裝基底100」)。封裝基底100可包括基於絕緣芯，例如玻璃纖維強化型樹脂芯(fiberglass reinforced resin core)。一種示例性芯材料是例如FR4等玻璃纖維樹脂。芯材料的替代物包括雙馬來醯亞胺三嗪(bismaleimide-triazine，BT)BT樹脂，或者作為另外一種選擇，包括其他印刷電路板(printed circuit board，PCB)材料或膜。例如味之素構成膜(Ajinomoto build-up film，ABF)等構成膜或其他疊層體(laminate)可用於封裝基底100。
封裝基底100可包括主動元件及被動元件(未示出)。本領域中的普通技術人員將認識到，各種各樣的元件(例如電晶體、電容器、電阻器、這些的組合及類似物)可用於為封裝結構10提供結構性及功能性設計。所述元件可使用任意合適的方法形成。
封裝基底100還可包括金屬化層、通孔以及位於所述金屬化層及通孔之上的接合墊(未示出)。金屬化層可形成在主動元件及被動元件之上且被設計成連接各種元件以形成功能性電路系統。金屬化層可由交替的介電質(例如，低介電常數(low-k)介電材料)層與導電材料(例如，銅)層形成且可通過任意合適的製程(例如沉積、鑲嵌、雙鑲嵌或類似製程)形成，其中通孔內連導電材料層。在一些實施例中，封裝基底100實質上不包含主動元件及被動元件。
如圖1中所示，第一晶粒110與第二晶粒120並排地安裝在封裝基底100上。詳細來說，第一晶粒110配置在第二晶粒120之間。在一些實施例中，第一晶粒110與第二晶粒120可具有不同的功能與尺寸。在本文中，用語「尺寸」是指長度、寬度或面積。舉例來說，如圖1中所示，第一晶粒110的長度110l及/或寬度110w大於第二晶粒120中的一者的長度120l和/或寬度120w。儘管未在剖視圖2B中示出第一晶粒110中的詳細元件，然而第一晶粒110是通過覆晶方式安裝到封裝基底100上。也就是 說，第一晶粒110的主動表面110a面向並接合在封裝基底100的頂表面100t上。
在一些實施例中，第一晶粒110包括系統晶片(system on a chip/system on chip，SoC)，所述系統晶片包括若干個不同的積體電路(即，IC)或處理器以及記憶體及輸入/輸出(input-output，I/O)介面。積體電路中的每一者將電腦或其他電子系統的各種元件整合到一個半導體晶片中。所述各種元件包含數位功能、類比功能、混合信號功能，且經常包含射頻功能。另外，SoC將處理器(或控制器)與例如圖形處理單元(graphics processing unit，GPU)、無線網路(wireless fidelity，Wi-Fi)模組或協同處理器等先進週邊設備進行整合。在SoC的架構中，邏輯元件與記憶體元件二者均是在同一矽晶圓中製作。多核心處理器(multi-core processor)被用於高效率計算或移動設備，且多核心處理器包括大量記憶體，例如數個吉位元組(gigabyte)。在一些替代性實施例中，第一晶粒110可為應用專用積體電路(application-specific integrated circuit，ASIC)晶粒。
在一些實施例中，第二晶粒120中的一者包括記憶體晶粒，例如高頻寬記憶體(high bandwidth memory，HBM)晶粒、動態隨機存取記憶體(dynamic random-access memory，DRAM)晶粒、靜態隨機存取記憶體(static random-access memory，SRAM)晶粒或其組合。作為另外一種選擇，第二晶粒120中的一者可包括具有記憶體功能的晶片級封裝(chip scale package，CSP)。在 此實施例中，第二晶粒120可被稱為封裝晶粒。在其他實施例中，第二晶粒120中的一者可包括邏輯晶粒，例如中央處理單元(central processing unit，CPU)晶粒、圖形處理單元(GPU)晶粒、微控制單元(micro control unit，MCU)晶粒、輸入-輸出(I/O)晶粒、基帶(baseband，BB)晶粒或應用處理器(AP)晶粒。儘管圖1中示出四個第二晶粒120環繞一個第一晶粒110，然而本公開的實施例並不限於此。在其他實施例中，第一晶粒110及第二晶粒120的數目可根據需要來調節。在一些實施例中，第一晶粒110與第二晶粒120具有不同的熱膨脹係數(CTE)。第一晶粒110的CTE小於第二晶粒120的CTE。舉例來說，第一晶粒110的CTE在為2.5ppm/℃到3.5ppm/℃範圍內，例如為3ppm/℃，且第二晶粒120的CTE在為8ppm/℃到25ppm/℃範圍內，例如為17ppm/℃。
如圖2B所示，第一黏著層102形成在封裝基底100上。在一些實施例中，第一黏著層102包含任意合適的黏合劑、環氧樹脂、晶粒貼合膜(die attach film，DAF)或類似物。作為另外一種選擇，第一黏著層102可為導熱材料。
此後，支撐環104通過第一黏著層102黏合在封裝基底100上。支撐環104可為具有與封裝基底100實質上相同的尺寸的剛性環狀結構。在一些實施例中，支撐環104是預製作的且可從材料供應商獲得。如圖1中所示，支撐環104具有面向第一晶粒110及第二晶粒120且環繞第一晶粒110及第二晶粒120的內側壁 (或內周界)103。內側壁103可包圍出容置區域AA，且第一晶粒110與第二晶粒120配置在容置區域AA內的封裝基底100上。換句話說，支撐環104可在其中心具有視窗以暴露出晶粒110及120且允許熱傳遞進行。應注意，支撐環104貼合在封裝基底100上且環繞晶粒110及120以約束封裝基底100，以便防止其相對於第一晶粒110及第二晶粒120的翹曲或其他移動，所述翹曲或其他移動可能在封裝裝配、可靠性測試或現場操作期間由熱循環所造成。晶粒或封裝體中的翹曲及應力可能導致晶粒性能劣化或封裝失效。
在一些實施例中，支撐環104是由剛性但不失彈性的材料形成。在一個示例性實施例中，支撐環104是由例如鋼、不銹鋼、銅、鋁、銅鎢、類似物或其組合等具有高熱導率(k)的金屬材料形成。在另一實施例中，支撐環104包含陶瓷材料。在又一個實施例中，支撐環104包括含矽材料。在又一個實施例中，支撐環104包含複合合金。在又一個實施例中，支撐環104包含塑膠材料。在本實施例中，支撐環104的材料通常被選擇成具有與封裝基底100相同或足夠相似的CTE，以便對封裝基底100施加反作用力以及將封裝結構10的弓度(bow)減小到工業中所接受的容差內。舉例來說，支撐環104的CTE小於25ppm/℃，例如為17ppm/℃，且封裝基底100的CTE在8ppm/℃到25ppm/℃範圍內，例如為17ppm/℃。
如圖1中所示，支撐環104可具有第一部分104A、第二 部分104B、第三部分104C及第四部分104D。具體來說，第一部分104A與第一晶粒110的第一側壁110s1相鄰，且第二部分104B與第一晶粒110的和第一側壁110s1相對的第二側壁110s2相鄰。另外，第三部分104C與第二晶粒120的第一側壁120s1相鄰且連接第一部分104A與第二部分104B。第四部分104D與第二晶粒120的和第一側壁120s1相對的第二側壁120s2相鄰且連接第一部分104A與第二部分104B。在上視圖1A中，第一部分104A、第二部分104B、第三部分104C及第四部分104D被連接以形成矩形環結構。然而，本公開的實施例並不限於此。在其他實施例中，支撐環104可為各種環結構，例如圓環結構或多邊環結構。
值得注意的是，在本實施例中，第一晶粒110為偏心晶粒，其從容置區域AA的中心靠近支撐環104的第一部分104A，從而在第二側壁110s2與第二部分104B之間騰出更多空間以容納更多的元件，例如被動元件。也就是說，第一晶粒110的第一側壁110s1與第一部分104A之間的第一距離D1小於第一晶粒110的第二側壁110s2與第二部分104B之間的第二距離D2。在此情況下，熱誘導應力會集中在靠近第一晶粒110的支撐環104的第一部分104A上。為了解決上述的局部應力集中問題，在本實施例中，支撐環104的面向第一晶粒110的第一側壁110s1的第一部分104A(或內側壁103)具有傾斜側壁(或斜面側壁)105，以減少支撐環104的第一部分104A的剛性，並增加支撐環104的第一部分104A的彈性。因此，可有效地減少傳遞到支撐環104的第一部 分104A的應力，進而避免第一黏著層102的裂紋及/或分層問題，此應力是由於第一晶粒110(例如，CTE=3ppm/℃)與封裝基底100(例如，CTE=17ppm/℃)之間的CTE不匹配所產生的。在一些實施例中，支撐環104的第一部分104A的第一頂部寬度(或頂部面積)TW1小於支撐環104的第二部分104B的第二頂部寬度(或頂部面積)TW2。然而，本公開的實施例不限於此。在其他實施例中，第一部分104A的第一頂部寬度TW1可實質上等於或大於第二部分104B的第二頂部寬度TW2。
另一方面，由於第一晶粒110的第二側壁110s2與第二部分104B之間的第二距離D2足夠遠，因此，支撐環104的面向第一晶粒110的第二側壁110s2的第二部分104B(或內側壁103)可維持垂直側壁109。在一些實施例中，第一距離D1小於5000μm，第二距離D2小於5000μm，而第一距離D1與第二距離D2的比值(D1/D2)則是介於0至1的範圍內。當第一距離D1小於第二距離D2時，第一黏著層102可能會因應力集中而出現裂紋及/或分層問題。在此實施例中，支撐環104的第一部分104A可具有傾斜側壁105，以避免第一黏著層102的裂紋及/或分層問題。如圖1與圖2A所示，傾斜側壁105僅形成在面向第一晶粒110的第一側壁110s1的支撐環104的第一部分104A上。傾斜側壁105的長度大於或實質上等於第一晶粒110的寬度110w。然而，本公開的實施例不限於此。在一些其他實施例中，傾斜側壁105的長度可小於第一晶粒110的寬度110w或是在支撐環104的寬度104w 的範圍內。順帶一提的是，由於第二晶粒120的CTE與支撐環104的CTE相當接近，例如17ppm/℃，因此，即使第二晶粒120與支撐環104之間的距離小於第一距離D1也不會造成第一黏著層102的裂紋或分層問題。
在一些實施例中，支撐環104的第一部分104A在剖面圖中包括各種形狀或輪廓，以避免第一黏著層102的裂紋或分層問題。在一個示例性實施例中，如圖3A所示，第一部分104A1可具有彼此相對的頂面104t和底面104bt。第一部分104A1的內側壁103a可具有傾斜側壁105a與垂直側壁107。垂直側壁107連接傾斜側壁105a與底面104bt，而傾斜側壁105a連接垂直側壁107與頂面104t。傾斜側壁105a與底面104bt的夾角θ1為銳角。在一些實施例中，角度θ1介於30度到89.9度的範圍內。在頂面104t與底面104bt之間測量的第一部分104A1的厚度T1可小於4000μm，傾斜側壁105a的高度H1可小於4000μm，且傾斜側壁105a的長度L1可小於4000μm。在此實施例中，如圖3A所示，傾斜側壁105a的高度H1小於第一部分104A的厚度T1。在另一實施例中，如圖3B所示，第一部分104A2可具有連接頂面104t與底面104bt的傾斜側壁105b。在一些實施例中，角度θ2介於45度到89.9度的範圍內。在頂面104t和底面104bt之間測量的第一部分104A2的厚度T2可介於0.1μm到4000μm的範圍內，傾斜側壁105b的高度H2可介於0.1μm到4000μm的範圍內，且傾斜側壁105b的長度L2可介於0.1μm至4000μm的範圍內。在此實施 例中，如圖3B所示，傾斜側壁105b的高度H2實質上等於第一部分104A2的厚度T2。雖然圖3A與圖3B中所繪示的傾斜側壁105a/105b是平面，但本公開的實施例不限於此。在一些其他實施例中，如圖3C所示，第一部分104A3可具有連接頂面104t與底面104bt的傾斜側壁105c，且傾斜側壁105c為曲面。在一些其他實施例中，如圖3D所示，第一部分104A4可具有連接頂面104t與底面104bt的傾斜側壁105d，且傾斜側壁105d為階梯面。詳細地，立體圖3E示出了圖3D的部分區域，傾斜側壁105d可包括沿第一方向的第一階梯105d1以及沿第二方向的第二階梯105d2。第一樓梯105d1可連接第二階梯105d2。在一些其他實施例中，第一方向垂直於第二方向。另外，傾斜側壁105d的階梯數目可根據需要來調整。
圖4與圖5是根據一些實施例的形成具有蓋層的封裝結構的方法的剖視圖。
參照圖4，接續圖2B，在通過第一黏著層102將支撐環104貼附在封裝基底100上之後，將第二黏著層106形成在支撐環104的頂表面104t上。第二黏著層106可包含任意合適的黏合劑、環氧樹脂、晶粒貼合膜(DAF)或類似物。作為另外一種選擇，第二黏著層106可為導熱材料。在一些實施例中，第一黏著層102與第二黏著層106具有相同材料或不同材料。值得注意的是，在本實施例中，由於支撐環104的第一部分104A具有傾斜側壁105，因此第一部分104A的頂面104t的寬度(或面積)W1小於第一部 分104A的底面104bt的寬度(或面積)W2。在此情況下，第一部分104A上的第二黏著層106可具有寬度(或面積)W3小於第一部分104A與封裝基底100之間的第一黏著層102的寬度(或面積)W4。在一些實施例中，寬度W1實質上等於寬度W3，且寬度W2實質上等於寬度W4。另一方面，第二部分104B、第二部分104B上的第二黏著層106以及第二部分104B與封裝基底100之間的第一黏著層102可具有相同的寬度(或面積)W5。
參照圖5，通過第二黏著層106將蓋層108黏合在支撐環104上，以形成封裝結構20。蓋層108可耦合到支撐環104以增加支撐環104的剛性，從而減少封裝結構20的翹曲。在一些實施例中，蓋層108可覆蓋第一晶粒110與第二晶粒120以防止電磁干擾(EMI)。間隙111可形成在蓋層108與第一晶粒110之間。在一些實施例中，蓋層108是由例如鋼、不銹鋼、銅、鋁、銅鎢、類似物或其組合等具有高熱導率(k)的金屬材料形成。在另一實施例中，蓋層108包含陶瓷材料。在又一實施例中，蓋層108包含含矽材料。在又一實施例中，蓋層108包含複合合金。在又一實施例中，蓋層108包含塑膠材料。在一些其他實施例中，蓋層108是單一連續材料。在另一實施例中，蓋層108包括可為相同材料或不同材料的多個片件。在本實施例中，蓋層108與支撐環104具有含有相同CTE的相同材料以避免由於CTE不匹配引起的應力。在一些實施例中，蓋層108的厚度T3介於0.1μm到4000μm範圍內。蓋層108的厚度T3可大於、實質上等於或小於支撐環 104的厚度T1。
值得注意的是，當支撐環104的第一部分104A比第二部分104B更靠近第一晶粒110時，第一晶粒110與封裝基底100的CTE不匹配所引起的應力將會集中在支撐環104的第一部分104A上。為了解決上述的局部應力集中問題，在本實施例中，支撐環104的面向第一晶粒110的第一側壁110s1的第一部分104A具有傾斜側壁105，以減少支撐環104的第一部分104A與蓋層108之間的耦合面積，從而避免第二黏著層106的裂紋及/或分層問題。因此，提高了封裝結構20的可靠性與良率。
圖6是示出根據一些實施例的具有熱界面材料(TIM)的封裝結構的剖視圖。
參照圖6，封裝結構30類似於圖5的封裝結構20，但封裝結構30包括位於第一晶粒110與蓋層108之間的TIM 112，以用於散熱。詳細地說，在將蓋層108貼附到支撐環104上之前，在第一晶粒110上形成TIM 112。在一些實施例中，TIM 112由具有較高熱導率(k)的材料形成，例如Ag、Cu、Sn、In、碳奈米管(CNT)、石墨等。在一些實施例中，TIM 112的熱導率(k)介於約10Wm-1K-1至約30Wm-1K-1的範圍內，例如約10Wm-1K-1。在一些替代實施例中，TIM 112由另一種材料形成，例如聚合物材料、焊膏、銦錫膏等。在一些替代實施例中，TIM 112的熱導率(k)介於約0.1Wm-1K-1至約10Wm-1K-1的範圍內，例如約5Wm-1K-1。
另外，雖然剖視圖6中沒有示出第二晶粒120，但是TIM 112也可形成在第二晶粒120上。在一些實施例中，第一晶粒110與第二晶粒120可陷獲熱量而成為封裝結構30中的熱點。因此，TIM 112熱耦合晶粒110/120與蓋層108以將熱量從晶粒110/120發散到蓋層108。與圖5的封裝結構20類似，封裝結構30也具有面向第一晶粒110的第一側壁110s1的傾斜側壁105，以減少支撐環104的第一部分104A與蓋層108之間的耦合面積，從而避免第二黏著層106的裂紋及/或分層問題。因此，提高了封裝結構30的可靠性與良率。
圖7是示出根據第二實施例的封裝結構的上視圖。圖8是沿圖7的橫截面B-B'的剖視圖。
參照圖7，封裝結構40類似於圖1的封裝結構10，但封裝結構40具有從封裝基板100突出的支撐環404。具體來說，如圖8中所示，支撐環404通過第一黏著層102貼附在封裝基底100上。支撐環404可具有與內側壁103相對的外側壁404s。支撐環404可包括第一部分404A及第二部分404B。第一部分404A可與第一晶粒110的第一側壁110s1相鄰，且第二部分404B可與第一晶粒110的和第一側壁110s1相對的第二側壁110s2相鄰。支撐環404的第一部分404A可具有從封裝基底100的側壁100s1突出距離D3的第一外側壁404s1。在一些實施例中，距離D3介於0.1μm到3000μm範圍內，例如為1200μm。另一方面，支撐環404的第二部分404B可具有與封裝基底100的側壁100s2對齊的第二外側壁404s2。應注意的是，支撐環404的第一部分404A可懸垂在 封裝基底100上以提高第一部分404A的彈性，從而緩解第一部分404A上的應力。在此種情形中，黏著層102及106的裂紋及/或分層問題得以避免，從而提高封裝結構40的可靠性與良率。
圖9與圖10是示出根據一些替代實施例的形成具有蓋層的封裝結構的方法的剖視圖。
參照圖9，接續圖8，通過第一黏著層102將支撐環404貼附在封裝基底100上之後，在支撐環404的頂面404t上形成第二黏著層106。
在一些實施例中，由於支撐環404的第一部分404A具有傾斜側壁105且第一部分404A從封裝基底100突出，因此第一部分404A的頂面404t的寬度(或面積)W6小於或實質上等於第一部分404A的底面404bt的寬度(或區域)W7。在此情況下，第一部分404A上的第二黏著層106可具有寬度(或面積)W8小於或實質上等於第一部分404A與封裝基底100之間的第一黏著層102的寬度(或面積)W9。在一些實施例中，寬度W6實質上等於寬度W8，且寬度W7實質上等於寬度W9。
參照圖10，通過第二黏著層106將蓋層108貼附在支撐環404上，以形成封裝結構50。蓋層108可覆蓋第一晶粒110與第二晶粒120。間隙111可形成在蓋層108與第一晶粒110之間。在本實施例中，蓋層108與支撐環404具有相同的材料與相同的熱膨脹係數，以避免因熱膨脹係數不匹配而產生應力。
圖11是示出根據一些替代實施例的具有熱界面材料 (TIM)的封裝結構的剖視圖。
參照圖11，封裝結構60類似於圖10的封裝結構50，但封裝結構60包括位於第一晶粒110與蓋層108之間的TIM 112，以用於散熱。另外，雖然剖視圖11中沒有示出第二晶粒120，但是TIM 112也可形成在第二晶粒120上。
圖12至圖17是示出根據各種實施例的封裝結構的上視圖。
參照圖12，封裝結構70與圖1的封裝結構10類似，但封裝結構70的支撐環104的第二部分104B更包括面向第一晶粒110的第二側壁110s2的傾斜側壁205。也就是說，傾斜側壁105與傾斜側壁205能夠降低第一部分104A與第二部分104B兩者處的應力，從而防止第一部分104A與第二部分104B處的黏著層的裂紋及/或分層問題。
參照圖13，封裝結構80與圖1的封裝結構10類似，但封裝結構80的傾斜側壁105沿內側壁103環繞第一晶粒110及第二晶粒120的所有側壁。在此實施例中，全環繞型的傾斜側壁105能夠全面減小整個支撐環104的應力。
雖然圖13中所示的傾斜側壁105是連續傾斜(或斜面)的結構，但本公開的實施例不限於此。在其他實施例中，封裝結構90具有帶著傾斜側壁105的支撐環104，此支撐環104(或傾斜側壁105)為非連續傾斜結構，如圖14所示。在一些替代實施例中，連續傾斜結構的封裝結構10、40或70的傾斜側壁105也 可替換為不連續傾斜結構。
此外，圖12至圖14的封裝結構70、80以及90繪示出第一晶粒110是偏置於容置區域AA的中心的偏心晶粒。然而，本公開的實施例不限於此。在一些替代實施例中，第一晶粒110可以是非偏心晶粒。也就是說，如圖15至圖17的封裝結構70'、80'以及90'所示，第一晶粒110的第一側壁110s1與第一部分104A之間的第一距離D1以及第一晶粒110的第二側壁110s2與第二部分104B之間的第二距離D2實質上相等。在此實施例中，無論第一晶粒110是否靠近支撐環104的任一側，只要第一晶粒110與支撐環104之間的距離足夠近而造成過大的應力，傾斜側壁105/205便能夠解決黏著層102/106的裂紋或分層問題，從而提升封裝結構70'、80'以及90'的可靠性與良率。
圖18是示出根據一些實施例的形成封裝結構的方法的流程圖1000。儘管本文中將所公開的方法1000示出及闡述為一系列動作或事件，然而應理解，這些動作或事件的示出次序不應被解釋為具有限制性意義。舉例來說，某些動作可以不同的次序發生，和/或可與除本文中所示和/或所闡述的動作或事件之外的其他動作或事件同時發生。另外，在實施本文說明的一個或多個方面或實施例時可能並非需要全部所示動作。此外，本文中所繪示的動作中的一個或多個動作可在一個或多個單獨的動作和/或階段中施行。圖18可示出由圖1、圖2B、圖4、圖5以及圖6公開的方法的一些實施例。
參照圖18，在方塊1010處，將第一晶粒與多個第二晶粒並排安裝在封裝基底上。圖1與圖2B示出對應於與方框1010對應的一些實施例的上視圖與剖視圖。
在方塊1020處，通過第一黏著層將支撐環貼附在封裝基底上，且支撐環環繞第一晶粒與多個第二晶粒，其中支撐環具有面向第一晶粒的內側壁，且該內側壁至少具有面向第一晶粒的第一側壁的傾斜側壁。圖1與圖2B示出對應於與方框1020對應的一些實施例的上視圖與剖視圖。
在方塊1030處，通過第二黏著層將蓋層貼附在所述支撐環上，以使蓋層覆蓋第一晶粒與多個第二晶粒。圖4與圖5示出對應於與方框1030對應的一些實施例的剖視圖。
在方塊1040，將熱介面材料(TIM)形成在第一晶粒與蓋層之間，以使第一晶粒通過TIM耦合至蓋層。圖6示出了對應於與方框1040對應的一些實施例的剖視圖。
根據一實施例，一種封裝結構包括：封裝基底、第一晶粒以及支撐環。第一晶粒配置在封裝基底上且具有相對的第一側壁與第二側壁。支撐環配置在封裝基底上以環繞第一晶粒。支撐環具有面向第一晶粒的內側壁，且該內側壁至少具有面向第一晶粒的第一側壁的傾斜側壁。
在一些實施例中，所述支撐環的所述內側壁具有面向所述第一晶粒的所述第二側壁的垂直側壁。在一些實施例中，所述第一晶粒的所述第一側壁與所述支撐環的所述傾斜側壁之間的第 一距離小於或等於所述第一晶粒的所述第二側壁與所述支撐環的所述垂直側壁之間的第二距離。在一些實施例中，所述傾斜側壁連接所述支撐環的頂面與底面，且所述傾斜側壁與所述底面之間的角度為銳角。在一些實施例中，所述傾斜側壁包括平面、曲面或是階梯面。在一些實施例中，所述支撐環的所述傾斜側壁面向且環繞所述第一晶粒的所有側壁。在一些實施例中，所述支撐環包括：第一部分，靠近所述第一晶粒的所述第一側壁處；以及第二部分，靠近所述第一晶粒的所述第二側壁處，其中所述第一部分的頂部寬度小於所述第二部份的頂部寬度。在一些實施例中，所述封裝結構，更包括：多個第二晶粒，並排配置在所述封裝基底上，其中所述第一晶粒配置在所述多個第二晶粒之間；第一黏著層，配置在所述支撐環與所述封裝基底之間；第二黏著層，配置在所述支撐環上；以及蓋層，通過所述第二黏著層黏附在所述支撐環上，且覆蓋所述第一晶粒與所述多個第二晶粒。在一些實施例中，所述封裝結構，更包括：熱界面材料至少配置在所述第一晶粒與所述蓋層之間。在一些實施例中，所述支撐環具有相對於所述內側壁的外側壁，所述外側壁突出於所述封裝基底的側壁。
根據一實施例，一種封裝結構包括：基底、支撐環以及偏心晶粒。支撐環配置在所述基底上，其中所述支撐環具有內周界以圍繞出一容置區域。偏心晶粒配置在所述容置區域內的所述基底上。偏心晶粒偏置於所述容置區域的中心以靠近具有傾斜側壁的所述支撐環的一部分。
在一些實施例中，所述支撐環的所述傾斜側壁面向且環繞所述偏心晶粒。在一些實施例中，所述支撐環的所述傾斜側壁包括連續傾斜結構或是不連續傾斜結構。在一些實施例中，所述封裝結構，更包括：多個封裝晶粒，並排配置在所述基底上，其中所述偏心晶粒配置在所述多個封裝晶粒之間；第一黏著層，配置在所述支撐環與所述基底之間；第二黏著層，配置在所述支撐環上；以及蓋層，通過所述第二黏著層黏附在所述支撐環上，且覆蓋所述偏心晶粒與所述多個封裝晶粒。在一些實施例中，所述封裝結構，更包括：熱界面材料至少配置在所述偏心晶粒與所述蓋層之間。在一些實施例中，所述偏心晶粒的熱膨脹係數(CTE)小於所述多個封裝晶粒的熱膨脹係數。
根據一實施例，一種封裝結構包括：封裝基底、第一晶粒以及支撐環。第一晶粒配置在所述封裝基底上且具有相對的第一側壁與第二側壁。支撐環配置在所述封裝基底上以環繞所述第一晶粒。支撐環包括靠近所述第一晶粒的所述第一側壁處的第一部分，而所述第一部分的頂面積小於所述第一部分的底面積。
在一些實施例中，所述支撐環更包括靠近所述第一晶粒的所述第二側壁處的第二部分，所述第二部分的頂面積等於所述第一部分的底面積，且所述第一晶粒的所述第一側壁與所述第一部分之間的第一距離小於所述第一晶粒的所述第二側壁與所述第二部分之間的第二距離。在一些實施例中，所述封裝結構，更包括：多個第二晶粒，並排配置在所述封裝基底上，其中所述第一 晶粒配置在所述多個第二晶粒之間；第一黏著層，配置在所述支撐環與所述封裝基底之間；第二黏著層，配置在所述支撐環上，其中所述第二黏著層的面積小於所述第一黏著層的面積；以及蓋層，通過所述第二黏著層黏附在所述支撐環上，且覆蓋所述第一晶粒與所述多個第二晶粒。在一些實施例中，所述封裝結構，更包括：熱界面材料至少配置在所述第一晶粒與所述蓋層之間。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應知，其可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，此種等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
30:封裝結構
100:封裝基底
102:第一黏著層
104:支撐環
104A:第一部分
104B:第二部分
106:第二黏著層
108:蓋層
110:第一晶粒
112:熱界面材料(TIM)

Claims (9)

  1. 一種封裝結構，包括：封裝基底；第一晶粒，配置在所述封裝基底上且具有相對的第一側壁與第二側壁；以及支撐環，配置在所述封裝基底上以環繞所述第一晶粒，其中所述支撐環具有面向所述第一晶粒的內側壁，所述內側壁至少具有面向所述第一晶粒的所述第一側壁的傾斜側壁，以及具有面向所述第一晶粒的所述第二側壁的垂直側壁。
  2. 如請求項1所述的封裝結構，其中所述支撐環包括：第一部分，靠近所述第一晶粒的所述第一側壁處；以及第二部分，靠近所述第一晶粒的所述第二側壁處，其中所述第一部分的頂部寬度小於所述第二部份的頂部寬度。
  3. 如請求項1所述的封裝結構，更包括：多個第二晶粒，並排配置在所述封裝基底上，其中所述第一晶粒配置在所述多個第二晶粒之間；第一黏著層，配置在所述支撐環與所述封裝基底之間；第二黏著層，配置在所述支撐環上；以及蓋層，通過所述第二黏著層黏附在所述支撐環上，且覆蓋所述第一晶粒與所述多個第二晶粒。
  4. 如請求項3所述的封裝結構，更包括：熱界面材料至少配置在所述第一晶粒與所述蓋層之間。
  5. 如請求項1所述的封裝結構，其中所述支撐環具有相對於所述內側壁的外側壁，所述外側壁突出於所述封裝基底的側壁。
  6. 一種封裝結構，包括：基底；支撐環，配置在所述基底上，其中所述支撐環具有內周界以圍繞出一容置區域；以及偏心晶粒，配置在所述容置區域內的所述基底上，其中所述偏心晶粒偏置於所述容置區域的中心以靠近具有傾斜側壁的所述支撐環的第一部分，且遠離具有垂直側壁的所述支撐環的第二部分。
  7. 如請求項6所述的封裝結構，其中所述支撐環的所述傾斜側壁包括連續傾斜結構或是不連續傾斜結構。
  8. 一種封裝結構，包括：封裝基底；第一晶粒，配置在所述封裝基底上且具有相對的第一側壁與第二側壁；以及支撐環，配置在所述封裝基底上以環繞所述第一晶粒，其中所述支撐環包括靠近所述第一晶粒的所述第一側壁處的第一部分，而所述第一部分的頂面積小於所述第一部分的底面積；以及靠近所述第一晶粒的所述第二側壁處的第二部分，所述第二部分的頂面積等於所述第一部分的底面積。
  9. 如請求項8所述的封裝結構，其中所述第一晶粒的所述第一側壁與所述第一部分之間的第一距離小於所述第一晶粒的所述第二側壁與所述第二部分之間的第二距離。
TW111100370A 2021-08-27 2022-01-05 具有傾斜側壁的支撐環的封裝結構 TWI820561B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/458,568 US20230063295A1 (en) 2021-08-27 2021-08-27 Package structure with stiffener ring having slant sidewall
US17/458,568 2021-08-27

Publications (2)

Publication Number Publication Date
TW202310216A TW202310216A (zh) 2023-03-01
TWI820561B true TWI820561B (zh) 2023-11-01

Family

ID=85286368

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100370A TWI820561B (zh) 2021-08-27 2022-01-05 具有傾斜側壁的支撐環的封裝結構

Country Status (3)

Country Link
US (1) US20230063295A1 (zh)
CN (1) CN115732424A (zh)
TW (1) TWI820561B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214640B1 (en) * 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US20060043553A1 (en) * 2004-09-02 2006-03-02 Advanced Semiconductor Engineering, Inc. Chip package having a heat spreader and method for packaging the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108431946B (zh) * 2016-01-07 2021-12-07 赛灵思公司 具有加强件的堆叠的硅封装组件
US11658127B2 (en) * 2019-06-27 2023-05-23 Intel Corporation RFI free picture frame metal stiffener
US11749631B2 (en) * 2020-05-20 2023-09-05 Apple Inc. Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214640B1 (en) * 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US20060043553A1 (en) * 2004-09-02 2006-03-02 Advanced Semiconductor Engineering, Inc. Chip package having a heat spreader and method for packaging the same

Also Published As

Publication number Publication date
TW202310216A (zh) 2023-03-01
US20230063295A1 (en) 2023-03-02
CN115732424A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
US10224288B2 (en) Fan-out semiconductor package
TWI645530B (zh) 使用具有通矽貫孔的矽中介層基板的晶片封裝
US8604603B2 (en) Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
US11515290B2 (en) Semiconductor package
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
TW202029426A (zh) 半導體封裝和印刷電路板
US20220375806A1 (en) Method of fabricating semiconductor structure
US7002246B2 (en) Chip package structure with dual heat sinks
TW201946238A (zh) 扇出型半導體封裝
US11854930B2 (en) Semiconductor chip package and fabrication method thereof
US9754898B2 (en) Semiconductor package and fabrication method thereof
US20230395571A1 (en) Electronic package and manufacturing method thereof
US20230378130A1 (en) Semiconductor structure and method of forming the same
TWI733142B (zh) 電子封裝件
TWI820561B (zh) 具有傾斜側壁的支撐環的封裝結構
US20050139994A1 (en) Semiconductor package
TW202244990A (zh) 半導體封裝及其形成方法
TW202310273A (zh) 半導體裝置封裝體及其形成方法
US20220102288A1 (en) Semiconductor device and manufacturing method thereof
US11527457B2 (en) Package structure with buffer layer embedded in lid layer
US20240071857A1 (en) Semiconductor device
US20220392861A1 (en) Electronic package and carrier thereof and method for manufacturing the same
TW202306060A (zh) 半導體裝置
US20070040269A1 (en) Thermally enhanced cavity down ball grid array package