CN103229285A - 用于集成电路芯片的角结构 - Google Patents

用于集成电路芯片的角结构 Download PDF

Info

Publication number
CN103229285A
CN103229285A CN2011800570476A CN201180057047A CN103229285A CN 103229285 A CN103229285 A CN 103229285A CN 2011800570476 A CN2011800570476 A CN 2011800570476A CN 201180057047 A CN201180057047 A CN 201180057047A CN 103229285 A CN103229285 A CN 103229285A
Authority
CN
China
Prior art keywords
chip
integrated circuit
corner structure
attached
jiao
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800570476A
Other languages
English (en)
Other versions
CN103229285B (zh
Inventor
摩森·H·马帝
大卫·M·马哈尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN103229285A publication Critical patent/CN103229285A/zh
Application granted granted Critical
Publication of CN103229285B publication Critical patent/CN103229285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一或更多集成电路芯片(102)是以倒装芯片方式连附于一基板(104)的第一表面。在该基板的第二表面上制造一接点阵列(120)。而经接附于该集成电路芯片的角结构(108、110)覆盖该IC芯片的至少两个角。

Description

用于集成电路芯片的角结构
技术领域
本发明的具体实施例关于集成电路，并且尤其是有关用以保护封装集成电路的芯片的角结构。
背景技术
许多集成电路(IC)芯片(芯片)皆设有盖体，该盖体基本上能够包封IC芯片以及通常其他架置于封装基板上的芯片。在电子检测的过程中，一般会将力度施加于该封装IC的顶侧，以将位于该封装基板的底部处的接点阵列夹定于一检测固架上。视盖体设计而定，封装盖体可将施加于该封装IC顶侧处的力度散布在该盖体的周缘处，如此可避免力度直接地施加于IC芯片上，同时也可防止封装基板出现弯曲，而这种弯曲会导致部分的接点无法交接于该检测固架。然若需显著力度方能夹固无盖式封装IC的接点阵列，则可能会产生芯片碎裂或焊烧断裂问题。
一种避免芯片碎裂和焊烧断裂问题的方式是在检测过程中保持同时多个力度压靠于IC芯片及封装基板上。很不幸地，这种方法会导致检测固架复杂化，特别是若在该封装基板上表面架设有像芯片电容器的其他元件时尤为严重。故而可供检测具有接点阵列的无盖式封装IC的技术确为所需要。
发明内容
在一具体实施例里，一种集成电路(IC)，其可含有一基板，像是封装基板或硅质介置板；以及一IC芯片，该芯片连附于该基板的第一表面的倒装芯片。该IC芯片可具有一第一角、一第二角、一第三角及一第四角。该基板在一第二表面上可具有一接点阵列。一第一角结构可为接附于该IC芯片并且能够覆盖至少该第一角。一第二角结构可为接附于该IC芯片并且能够覆盖至少该第二角，以使该IC芯片的中央区域不被该第一角结构与该第二角结构所覆盖。
在本具体实施例里，该第一角结构可覆盖该第三角，同时该第二角结构可覆盖该第四角。该第一角结构可为含有一第一侧壁局部的一第一边缘角结构，该第二角结构可为含有一第二侧壁局部的一第二边缘角结构。该第一侧壁局部及该第二侧壁局部分别可延伸至该基板的第一表面。一产品标记可位于该第一角结构上。该IC芯片可为现场可程序化闸极阵列，并且在该现场可程序化闸极阵列上可进一步含有产品标记。一第三角结构可覆盖该第三角，同时一第四角结构可覆盖该第四角。该第一角结构、第二角结构、第三角结构及第四角结构可分别含有一或更多侧壁局部。该一或更多侧壁局部可延伸至该基板的第一表面。在侧壁局部与该IC芯片的边缘之间可出现有一间隔；并且在该侧壁局部与该边缘之间可出现有一底部填充物。
在该第一角结构与该第二角结构之间可将一电性元件架置于该IC芯片上。该电性元件可为一第二IC芯片。该基板可为一硅质介置板，并且可进一步含有一封装基板；同时，第二IC芯片可连附于该硅质介置板的第一表面的倒装芯片，并且该硅质介置板可为架置于该封装基板上。一第三角结构可连附于该IC芯片；一第四角结构可连附于该IC芯片；一第五角结构可连附于该第二IC芯片；一第六角结构可连附于该第二IC芯片；一第七角结构可连附于该第二IC芯片；并且一第八角结构可连附于该第二IC芯片。该IC芯片可为第一现场可程序化闸极阵列，并且该第二IC芯片可为第二现场可程序化闸极阵列。
在另一具体实施例中，一集成电路(IC)可含有一封装基板；一第一IC芯片，其可为一连附于该封装基板的第一表面的倒装芯片；一第二IC芯片，其可为堆叠于该第一IC芯片上；一第一角结构，其可在具有延伸至该封装基板的第一表面的第一基脚的第一角处接附于该第二IC芯片；以及一第二角结构，其可在具有延伸至该封装基板的第一表面的第二基脚的第二角处接附于该第二IC芯片。该第一IC芯片可薄于该第二IC芯片。该第一IC芯片可通过位于该第一IC芯片与该第二IC芯片之间的接点阵列所电性连接于该第二IC芯片。
在一具体实施例里，一种制造无盖式封装集成电路(IC)的方法可包含：将一IC以倒装芯片方式连附于一封装基板的第一侧上；将角结构接附于该IC芯片的至少两个角；将该无盖式封装IC放置在一检测固架的检测固架插槽上；以及令该无盖式封装IC的角结构接触于该检测固架的工作压机，以将接点阵列靠在该检测固架的电性检测接点阵列上而压置于该封装基板的第二侧上。将一第二IC以倒装芯片方式连附于该封装基板；以及将第二角结构接附于该第二IC芯片，其中接触于该角结构的步骤可包含接触于该第二角结构。
在另一具体实施例里，一种制造集成电路(IC)的方法可包含：将一IC以倒装芯片方式连附于一基板的第一侧上，其中该IC芯片具有一第一角、一第二角、一第三角和一第四角；将一第一角结构接附于该IC芯片以覆盖至少该第一角；以及将一第二角结构接附于该IC芯片以覆盖至少该第二角，使该IC芯片的中央区域不被该第一角结构和该第二角结构所覆盖。该方法可进一步包含将另一IC以倒装芯片方式连附于该基板的第一侧；以及将该基板架置于封装基板。此外，该方法可进一步包含将一第三角结构接附于该IC芯片；将一第四角结构接附于该IC芯片；将一第五角结构接附于该另一IC芯片；将一第六角结构接附于该另一IC芯片；将一第七角结构接附于该另一IC芯片；以及将一第八角结构接附于该另一IC芯片。该方法可进一步包含在该第一角结构与该第二角结构之间将一电性元件架置于该IC芯片上。此外，该方法可进一步包含将该IC放置在一检测固架的检测固架插槽内；以及令该IC的角结构接触于该检测固架的工作压机，以将接点阵列压靠在该检测固架的电性检测接点阵列上而置于该封装基板的第二侧上。
附图说明
图1A为根据一具体实施例的封装IC的平面图;
图1B为图1A封装IC的局部的截面图;
图2为根据另一具体实施例的封装IC的平面图;
图3A为根据另一具体实施例的封装IC的平面图;
图3B为图3A封装IC的截面图;
图3C为根据一进一步具体实施例按照图3A的封装IC的侧视图;
图4为根据另一具体实施例的封装IC的平面图;
图5A为根据一具体实施例的复合封装IC500的平面图;
图5B为图5A封装IC中沿截线D-D所取得的截面图;
图6为根据一具体实施例用以检测封装IC的检测固架的截面图;
图7为根据另一具体实施例用以检测封装IC的检测固架的截面图;
图8为根据一具体实施制造一IC的制造工艺的流程图;
图9为适用于具体实施例的FPGA的平面图。
具体实施方式
无盖式倒装芯片封装IC的生产检测通常会牵涉到将该封装IC的接点阵列(即如球栅阵列或者焊接凸块阵列)按压至一检测固架的相对应钉床或弹针(pogo-pin)阵列内的工作压机。在传统检测流程中，该倒装芯片IC是连附于一较大的封装基板，并且该工作压机靠在IC芯片上进行压置。而封装基板的卷扭或弯曲可能造成IC芯片的变形，从而导致电性或视觉失效。一具体实施例可含有对该(等)无盖式封装芯片的一或更多角或边缘的支撑结构，因此工作压机可透过该(等)IC芯片的保护角，或是透过该支撑结构，来产生力度，故而减低弯曲及其相关问题。
图1A为根据一具体实施例的封装IC100的平面图。IC芯片102是以倒装芯片方式架置(连附)于一封装基板104。其他元件106，像芯片电容器，可为选择性地架置在其上架置有该IC芯片102的封装基板表面。该封装基板的相反侧(未予图示)具有像是球栅阵列或者焊接凸块阵列的接点阵列。该封装基板104为多层式印刷线路板，例如具有一或更多经图型化的金属及穿孔的覆层，可将该IC芯片的接点阵列连接于该封装基板的底部上的相对应接点。在一特定具体实施例里，该封装基板是一硅质介置板，其可与架置于该硅质介置板或硅质封装基板上的多个IC芯片互连。同样地，该封装基板可将该元件106连接于位于该封装基板的底部上的IC芯片或接点。
多个长方形(方形)角结构108、110、112、114接附于该IC芯片102。在一特定具体实施例里，该等角结构是自铜质薄片所冲戳或按压，并且通过树脂或其他黏着剂接附于该IC芯片。或者，可利用一种可压缩的金属热性接口材料，像是铟或铟质合金，以接附铜质角结构。铜质由于其高热传导性和相对延展性的特性因此为制造角结构的所需要材料。或者，角结构可为由盖体材料(亦即用以制造传统盖体的材料)所制成。
该多个角结构108、110、112、114覆盖该IC芯片102的角，并且使该IC芯片102的中央区域116不被覆盖，该中央区域116可用来制作产品标记。在替代性或进一步的具体实施例里，该产品标记111是被设置在该多个角结构上。在一特定具体实施例里，封装基板为约15mm乘约15mm，并且厚度约为0.69mm；同时，IC芯片为约5.6mm乘约9.5mm，并且厚度约为0.8mm(31mils)。该电性元件包含表面黏着的解耦电容器，高度约为0.50mm。
图1B为图1A封装IC100的局部而沿部分截线B所取得的截面图。该角结构114含有一基脚115，其是位于该IC芯片102的侧边缘，因此该基脚115并不会撞击到有时自该芯片的边缘延伸而出的底部填充物117。该基脚115可将施加于该角结构114的顶部的力度119传递至该封装基板104。
图2为根据另一具体实施例的封装IC200的平面图。IC芯片202是以倒装芯片方式架置(连附)于一封装基板204。其他元件206，像芯片电容器，可为选择性地架置在其上架置有该IC芯片202的封装基板表面。该封装基板的相反侧(未予图示)具有像球栅阵列或者焊接凸块阵列的接点阵列。多个三角形角结构208、210、212、214是架置于该IC芯片202上，使在该IC芯片102的中央区域不被覆盖。在进一步具体实施例里，像芯片电容器或另一IC芯片的一或更多元件218架置于该IC芯片的背侧上，并且角结构具有足够厚度(亦即升至高于该IC芯片202上方的足够高度)，因此在检测过程中工作压机不会接触到且不会压碎该元件。
在一特定具体实施例里，该IC芯片202含有连接堆叠的IC芯片(即如元件218)的直通硅质穿孔，该直通硅质穿孔是对应于位于该堆叠芯片上的接点阵列。具有直通硅质穿孔的IC芯片通常会薄于传统芯片，其原因在于用以制造该晶圆是背部重迭(薄化)有助于进行穿孔蚀刻或者曝出先前所蚀刻的穿孔。根据具体实施例的角结构特别地适合运用于像是具有直通硅质穿孔的薄型IC芯片。
图3A为根据另一具体实施例的封装IC300的平面图。IC芯片302是以倒装芯片方式架置(连附)于一封装基板304。其他元件306，像是芯片电容器，可为选择性地架置在其上架置有该IC芯片302的封装基板表面。该封装基板的相反侧具有像是球栅阵列或者焊接凸块阵列的接点阵列(未予图标，参见图3的参考编号328)。边缘角结构(亦即沿着边缘循行而覆盖到一或更多角的结构)308、310是接附于该IC芯片302的相反边缘。在一具体实施例里，该边缘角结构基本上为平坦条带(参见图7)。而在替代性具体实施例里，该边缘角结构为角型组件(参见图3B)，或是含有基脚，该基脚是延伸至该封装基板以将力度自该工作压机(概略参见图6)传递至该封装基板。
图3B为图3A封装IC中沿截线C-C所取得的截面图。该边缘角结构318、320具有一沿该IC芯片302的背侧324延伸的第一(水平)或顶部局部322，以及一自该顶部局部延伸的基脚侧壁局部326。在一特定具体实施例里，该侧壁局部为延伸至该封装基板304的基脚。该顶部局部322可将力度自一检测固架内的工作压机传递至该IC芯片，并且该基脚侧壁局部326将力度自该工作压机传递至该封装基板。来自该工作压机的力度可压固该封装IC的接点阵列328进而接触于一电性检测机床。在替代性具体实施例中，该基脚侧壁局部并未延伸至该封装基板，而是对该边缘接点结构提供硬固性并且对该IC芯片提供额外的连附表面区域。或者，具有基脚(侧壁局部)的角结构并未一直延伸到该基板，此方式对于其中应避免接触到邻近该IC芯片的封装基板或是该封装基板表面上的结构的应用项目而言确为所需要。
图3C为根据一进一步具体实施例按照图3A的封装IC的侧视图。该长方形IC芯片302是堆叠于一底置IC芯片303之上。在一特定具体实施例里，该底置IC芯片303具有与该迭置芯片302相同的占位面积，并且含有多个自该活性硅质延伸至该IC芯片303的背侧的直通硅质穿孔(未予图示)。具有直通硅质穿孔的IC芯片比起不具有直通硅质穿孔的IC芯片来说通常显著较薄，且因此较易于碎裂，原因是这些直通硅质穿孔具备有限的纵横比例，并且其上具有直通硅质穿孔的IC芯片的晶圆通常为背侧重迭以容允细密相隔的穿孔。该角结构具有基脚313、315，该可在该封装IC的电子检测过程中通过工作压机将力度施加于该角结构的表面317。
图4为根据另一具体实施例的封装IC400的平面图。长方形IC芯片402是以倒装芯片方式架置(连附)于一封装基板404。其他元件406，像是芯片电容器或其他IC，可为选择性地架置在其上架置有该IC芯片402的封装基板表面，或是在该IC芯片上。该封装基板的相反侧(未予图示)具有像是球栅阵列或者焊接凸块阵列的接点阵列。多个条带角结构408、410、412、414是架置于该IC芯片402上，该条带角结构自该IC芯片的一角409朝向该IC芯片的未经覆盖中央区域216所延伸。在一具体实施例里，该条带角结构含有延伸至该封装基板的基脚。该基脚可在Z方向上提供额外的强度，以将一部分的按压力度自该角结构耦接至该IC芯片外部的封装基板。而一替代性具体实施例则是省略该基脚，并且透过该IC芯片以将该按压力度传递至该封装基板。
图5A为根据一具体实施例的复合封装IC500的平面图。多个IC芯片502、504、506是架置于一第一侧(顶侧)上，并且电性连接于一硅质介置板508，此介置板在一特定具体实施例里为在与该IC芯片相接的一侧上具有多个图型化金属层，以及多个自该图型化金属层延伸至该介置板相反侧(底侧)的直通硅质穿孔(未予图示)。该直通硅质穿孔通常为凸起(未予图示)，以在该硅质介置板508底部上构成接点阵列，像是球栅阵列或者焊接凸块阵列，而此阵列是连接于位于一封装基板510(未予图示，因为是在该介置板的底下)上的相对应接点阵列。该封装基板510通常具有多个通过插入介电材料来分隔的图型化金属覆层，并且在底侧上(即相对于其上架置有该介置板的一侧)具有另一个接点阵列(未予图标)，此阵列是为以连接于位于印刷线路板或其他组装上的相对应接点阵列，或另连接于连附板。
硅质介置板会特别适用于复合封装IC，原因是硅质介置板的热膨胀特征匹配于该硅质IC芯片的热膨胀特征。在替代性具体实施例里，该封装基板为一印刷线路板。该IC芯片可为例如多个现场可程序化闸极阵列(FPGA)；一FPGA并且组合于处理器、ASIC或内存芯片；或者是多个FPGA并且组合于处理器、ASIC或内存芯片。该IC芯片502、504、506分别含有多个角结构510、512、514、516、518、520、522、524、526、528、530、532。或者，可在部分的角处或是部分的芯片处省略角结构。其他像是电容器的表面黏着元件可为选择性地纳入在该复合封装IC500中，然而图5中为了简化说明予以省略。
图5B为图5A封装IC500中沿截线D-D所取得的截面图。角结构514、516位于该IC芯片502、504、506之上，而该芯片是通过接点阵列515，在一特定具体实施例里为焊接凸块阵列，所架置且连接于该硅质介置板508。该硅质介置板508则是通过接点阵列509，在一特定具体实施例里为焊接凸块阵列或焊接球点阵列，所架置且电性连接于该封装基板510。该封装基板510在相对于该硅质介置板508的一侧上具有接点阵列511，此阵列是用以将该封装IC500连接于一印刷线路板或其他组件。
图6为根据一具体实施例用以检测无盖式封装IC的检测固架600的截面图。该检测固架600含有一基底602，此基底具有弹针或钉床类型的接点604的阵列，该接点是对应于并且电性接触于位于该无盖式封装IC608底部上的焊接球点或其他接点606。该接点604是连接于一可提供偏压、信号与测量接口的电性检测站台(未予图示)，即如IC检测和测量业界所公知。
该检测固架600具有一第一停阻(标规化表面)610，其限制将该无盖式封装IC608按压至该接点(接点构件或接点脚针)604内的深远程度；以及一第二停阻(硬性停阻)612，其限制该工作压机614朝向该基底602延伸的程度。换言之，该基底含有限制该工作压机的行程的硬性停阻。该无盖式封装IC与该工作压机之间的力度可加以控制而不致造成IC芯片破损，并且选择该硬性停阻以将该接点脚针下压至一选定距离，因此能够在该封装基板上的球点阵列与该接点脚针之间提供可靠的电性接触。
该无盖式封装IC608含有根据一或更多具体实施例而具有侧边局部620、622的角结构616、618，该局部是概略地自该工作压机614的接点表面朝向该封装IC的封装基板624延伸。或者，该侧边局部并不是一直延伸到该封装基板。该工作压机614接触于该角结构616、618以及该封装基板624。在一些具体实施例里，该工作压机614可作为散热器，其可在电性检测过程中经由该边缘角结构616、618以自IC芯片散除热量。在一特定具体实施例里，该工作压机含有一铜质区块，其在生产检测过程中可接触于该芯片的顶部以提供热稳性。或者，具有顺应性的热导材料，像是铟质，可在至少一未被该角结构所覆盖的区域内与该IC芯片相接触。该顺应性的热导材料可在电性检测过程中提供自该IC芯片散除热量的功能，而无须对该IC芯片增施显著力度。
所希望的是，避免该封装IC在检测过程中出现卷扭，理由是卷扭会在一或更多接点组对(亦即检测脚针-接触球点/凸块组对)处导致不可靠的电性连接。过度的卷扭结果也会造成IC芯片或基板产生碎裂。
图7为根据另一具体实施例用以检测无盖式封装IC的检测固架700的截面图。该检测固架700含有一基底702，此基底具有弹针或钉床类型的接点704的阵列，该接点是对应于并且电性接触于位在该无盖式封装IC708底部上的焊接球点或其他接点706。该接点704是连接于一可提供偏压、信号与测量接口的电性检测站台(未予图示)，即如IC检测和测量业界所公知。该检测固架700具有一第一停阻(标规化表面)710，其限制将该无盖式封装IC708按压至该接点704内的深远程度；以及一第二停阻712，其限制该工作压机714朝向该基底702延伸的程度。换言之，该基底含有限制该工作压机的行程程度的硬性停阻。
该无盖式封装IC708含有根据一或更多具体实施例的角结构716、718。该工作压机714接触于该角结构716、618以及该封装基板724。在一些具体实施例里，该工作压机714可作为散热器，其可在电性检测过程中经由该角结构716、718以自IC芯片散除热量。在一特定具体实施例里，该工作压机含有一铜质区块，其在生产检测过程中可接触于该芯片的顶部以提供热稳性。
该角结构提供一表面以使其与芯片上方接触，该芯片散布且整合于该封装IC。该角结构可保护该IC芯片不致受到在传统封装IC中当芯片压机或其他工具接触于裸露芯片BGA倒装芯片封装或其他裸露芯片封装时所可能造成，或者是在封装IC的处置过程中所可能出现的损伤。根据具体实施例的角结构也能防止芯片的背侧受到工作压机的刮伤或损害，否则可能会直接地接触到该芯片。这些刮伤会干扰产品标记，并亦提供因机械应变情况所产生的碎裂或其他失效情况的潜在引发问题。
图8为制造具备根据一具体实施例的角结构的无盖式封装IC的制造工艺800流程图。该制造工艺包含多项步骤，即组装该无盖式封装IC(亦即步骤802及804)，并且对该无盖式封装IC进行电性检测(亦即步骤806)，这在一特定具体实施例里为最终电性检测。一或更多IC芯片是以倒装芯片方式连附于一封装基板的表面，此基板在一特定具体实施例里为介置板(步骤802)。其他元件，像是芯片电容器，可为选择性地连附于该封装基板的表面。接附多个角结构以覆盖该IC芯片的角(步骤804)。在一特定具体实施例里，两个边缘角结构覆盖该IC芯片的四个角。在一替代性具体实施例里，是以四个角结构来覆盖该IC芯片的角。在多重芯片封装IC里，角结构会覆盖所有IC芯片的所有角。而在一替代性具体实施例里，一多重芯片封装IC的一或更多角并未被角结构所覆盖。
在一具体实施例里，各个角结构具有一基脚，其是自架置于该IC的表面(背侧)上的角结构延伸至该封装基板的表面。在一替代性具体实施例里，没有一角结构具有延伸至该封装基板的表面的基脚。在又另一具体实施例里，部分的角结构会具有延伸至该封装基板的表面的基脚，然而一部分则非如此。
该封装IC是设置在一电性检测固架插槽内(步骤806)，同时一工作压机接触于该角结构及该封装基板，并且靠在该检测固架的相对应电性检测接点阵列上按压位于该封装IC底部上的接点阵列(步骤808)。在一特定具体实施例里，该检测固架插槽含有一第一停阻，以限制该封装IC朝向该电性检测接点的阵列的行程程度；以及一第二停阻，以限制该工作压机朝向该封装IC的行程程度。
图9为适用于具体实施例的FPGA900的平面图。例如，根据图9，图5中的IC502、504、506的一个或更多为FPGA。该FPGA是利用CMOS制造工艺或者混合式CMOS/NMOS制造工艺所制作。
该FPGA架构含有众多不同的可程序化组块，这些包含多重千兆位收发器(MGT)901、可组态设定逻辑区块(CLB)902、随机存取内存区块(BRAM)903、输入/输出区块(IOB)904、组态及频率逻辑(CONFIG/CLOCKS)905、数字信号处理(DSP)区块906、特殊化输入/输出区块(I/O)907(即如组态端口和频率端口)，以及其他的可程序化逻辑908，像是数字时脉冲管理器、模拟至数字转换器、系统监视逻辑…等等。有些FPGA亦含有专属处理器区块(PROC)910。自该CONFIG/CLOCKS905纵行所延伸的水平区域909是用以在跨于该FPGA900的范围上配送频率及组态信号。
在一些FPGA中，各个可程序化组块可含有可程序化互连构件(INT)911，其设有可供往返于各个邻近组块内的相对应互连构件的标准化连接。因此，这些可程序化互连构件可对于所述FPGA的可程序化互连结构并同地实作。该可程序化互连构件(INT)911亦含有可供往返于位于相同组块内的可程序化逻辑构件的连接，即如由图9上方处的范例所显示。
例如，CLB902可含有一可组态设定逻辑构件(CLE)912，其可经程序设定以实作用户逻辑，以及一单一可程序化互连构件(INT)911。除一或更多可程序化互连构件以外，BRAM903可含有BRAM逻辑构件(BRL)913。一般说来，纳入在一组块内的互连构件的数量是根据该组块的高度而定。在所示具体实施例里，BRAM组块是拥有与五个CLB相同的高度，然亦可运用其他数量(即如四个)。除适当数量的可程序化互连构件以外，DSP组块906可含有一DSP逻辑构件(DSPL)914。除该可程序化互连构件(INT)911的一个实例以外，IOB904可含有例如两个输入/输出逻辑构件(IOL)915的实例。有些运用如图9所示架构的FPGA含有散解组成该FPGA大部分的常规性纵行结构的额外逻辑区块。这些额外的逻辑区块可为可程序化区块及/或专属逻辑。例如图9所示的处理器区块(PROC)910可扩展于多个CLB及BRAM的多个纵行。PROC910可含有单一电力领域，或者可含有多个电力领域，或是与FPGA900内的其他区块共享一个电力领域。
注意到图9仅欲说明一示范性FPGA架构。在图9上方处所包含的一纵行内的逻辑区块的数量、该纵行的相对宽度、该纵行的数量和次序、该纵行内所含有的逻辑区块的类型、该逻辑区块的相对大小以及互连/逻辑实现方式皆为示范性。例如，在真实的FPGA里，当出现有CLB时通常就会含有一个以上的邻近CLB纵行，以协助有效率地实现用户逻辑。
本发明虽通过关联于特定具体实施例所描述，然而熟悉该项技术确能显知该多个具体实施例的变化项目。例如，可运用拥有替代性基脚、柱体或侧壁的替代性角结构排置或角结构组态。因此，后文记载的权利要求的精神与范围不应受限于前文的说明。

Claims (15)

1.一种集成电路(IC)，其特征在于，其包含：
基板；
集成电路芯片，所述集成电路芯片是以倒装芯片方式连附于所述基板的第一表面，其中所述集成电路芯片具有第一角、第二角、第三角及第四角；
接点阵列，所述接点阵列位于该基板的第二表面上；
第一角结构，所述第一角结构接附于所述集成电路芯片且覆盖至少所述第一角；以及
第二角结构，所述第二角结构接附于所述集成电路芯片且覆盖至少所述第二角，以使集成电路芯片的中央区域不被所述第一角结构与所述第二角结构所覆盖。
2.如权利要求第1项所述的集成电路，其特征在于，其中所述第一角结构也覆盖所述第三角且所述第二角结构也覆盖所述第四角。
3.如权利要求第1或2项所述的集成电路，其特征在于，其中所述第一角结构为含有第一侧壁局部的第一边缘角结构，该第二角结构为含有第二侧壁局部的第二边缘角结构。
4.如权利要求第3项所述的集成电路，其特征在于，其中所述第一侧壁局部及所述第二侧壁局部分别延伸至所述基板的第一表面。
5.如权利要求第1至4项中任一项所述的集成电路，其特征在于，进一步包含位于所述第一角结构上的产品标记。
6.如权利要求第1至5项中任一项所述的集成电路，其特征在于，进一步包含覆盖所述第三角的第三角结构以及覆盖所述第四角的第四角结构。
7.如权利要求第1至6项中任一项所述的集成电路，其特征在于，进一步包含电性元件，所述电性元件位于所述第一角结构与所述第二角结构之间且架置在所述集成电路芯片上。
8.如权利要求第7项所述的集成电路，其特征在于，其中所述电性元件为第二集成电路芯片。
9.如权利要求第1至8项中任一项所述的集成电路，其特征在于，其中所述基板为硅质介置板，并且进一步包含：
封装基板；以及
另一集成电路芯片，所述另一集成电路芯片是以倒装芯片方式连附于硅质介置板的第一表面，其中所述硅质介置板架置于该封装基板上。
10.如权利要求第9项所述的集成电路，其特征在于，进一步包含：
第三角结构，所述第三角结构接附于所述集成电路芯片；
第四角结构，所述第四角结构接附于所述集成电路芯片；
第五角结构，所述第五角结构接附于所述另一集成电路芯片；
第六角结构，所述第六角结构接附于所述另一集成电路芯片；
第七角结构，所述第七角结构接附于所述另一集成电路芯片；以及
第八角结构，所述第八角结构接附于所述另一集成电路芯片。
11.一种制造集成电路(IC)的方法，其特征在于，其包含：
将集成电路芯片以倒装芯片方式连附于基板的第一侧，其中所述集成电路芯片具有第一角、第二角、第三角及第四角；
将第一角结构接附于所述集成电路芯片以覆盖至少所述第一角；以及
将第二角结构接附于所述集成电路芯片以覆盖至少所述第二角，使所述集成电路芯片的中央区域不被所述第一角结构与所述第二角结构所覆盖。
12.如权利要求第11项所述的方法，其特征在于，进一步包含：
将另一集成电路芯片以倒装芯片方式连附于所述基板的第一侧；以及
将所述基板架置于封装基板。
13.如权利要求第12项所述的方法，其特征在于，进一步包含：
将第三角结构接附于所述集成电路芯片；
将第四角结构接附于所述集成电路芯片；
将第五角结构接附于所述另一集成电路芯片；
将第六角结构接附于所述另一集成电路芯片；
将第七角结构接附于所述另一集成电路芯片；以及
将第八角结构接附于所述另一集成电路芯片。
14.如权利要求第11至13项中任一项所述的方法，其特征在于，进一步包含：
在所述第一角结构与该第二角结构之间将电性元件架置于所述集成电路芯片上。
15.如权利要求第11至14项中任一项所述的方法，其特征在于，进一步包含：
将所述集成电路放置在检测固架的检测固架插槽内；以及
令所述集成电路的角结构接触于检测固架的工作压机，以将封装基板的第二侧上的接点阵列压置抵靠检测固架的电性检测接点阵列。
CN201180057047.6A 2010-09-27 2011-08-05 用于集成电路芯片的角结构 Active CN103229285B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/891,715 US8659169B2 (en) 2010-09-27 2010-09-27 Corner structure for IC die
US12/891,715 2010-09-27
PCT/US2011/046730 WO2012044398A1 (en) 2010-09-27 2011-08-05 Corner structure for ic die

Publications (2)

Publication Number Publication Date
CN103229285A true CN103229285A (zh) 2013-07-31
CN103229285B CN103229285B (zh) 2016-03-09

Family

ID=44630581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180057047.6A Active CN103229285B (zh) 2010-09-27 2011-08-05 用于集成电路芯片的角结构

Country Status (7)

Country Link
US (1) US8659169B2 (zh)
EP (1) EP2622633B1 (zh)
JP (1) JP5768132B2 (zh)
KR (1) KR101562717B1 (zh)
CN (1) CN103229285B (zh)
TW (1) TWI463578B (zh)
WO (1) WO2012044398A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663661A (zh) * 2014-07-14 2017-05-10 美光科技公司 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
WO2024065992A1 (zh) * 2022-09-27 2024-04-04 武汉新芯集成电路制造有限公司 芯片封装方法及半导体封装结构

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907469B2 (en) 2012-01-19 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package assembly and method of forming the same
TWI452310B (zh) * 2012-05-03 2014-09-11 Chroma Ate Inc Test device for stacked wafers
US9425114B2 (en) 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages
US9721906B2 (en) * 2015-08-31 2017-08-01 Intel Corporation Electronic package with corner supports
US10529645B2 (en) 2017-06-08 2020-01-07 Xilinx, Inc. Methods and apparatus for thermal interface material (TIM) bond line thickness (BLT) reduction and TIM adhesion enhancement for efficient thermal management
US10325830B1 (en) 2017-11-30 2019-06-18 International Business Machines Corporation Multipart lid for a semiconductor package with multiple components
US10823759B2 (en) 2018-11-05 2020-11-03 Xilinx, Inc. Test system and method of testing a wafer for integrated circuit devices
US10783308B1 (en) 2018-12-20 2020-09-22 Xilinix, Inc. Method of assigning contact elements associated with an integrated circuit device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US6232652B1 (en) * 1999-06-08 2001-05-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a packaged semiconductor element and permanent vent and manufacturing method thereof
CN1457094A (zh) * 2002-05-10 2003-11-19 株式会社日立制作所 半导体器件及其制造方法
US20050051352A1 (en) * 2003-07-03 2005-03-10 Kenji Aoki Semiconductor package, electronic circuit device, and mounting method of semiconducter device
US20060072297A1 (en) * 2004-10-01 2006-04-06 Staktek Group L.P. Circuit Module Access System and Method
DE10211729B4 (de) * 2002-03-18 2008-07-03 Qimonda Ag Verfahren zur Herstellung eines elektronischen Halbleiterbauteils

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864732A (ja) * 1994-08-26 1996-03-08 Mitsubishi Electric Corp 半導体集積回路装置
TW392315B (en) 1996-12-03 2000-06-01 Nippon Electric Co Boards mounting with chips, mounting structure of chips, and manufacturing method for boards mounting with chips
JP4086123B2 (ja) * 1998-02-10 2008-05-14 ローム株式会社 半導体装置
JP4311774B2 (ja) * 1998-03-11 2009-08-12 富士通株式会社 電子部品パッケージおよびプリント配線板
JP2002252246A (ja) * 2001-02-23 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置
JP3892774B2 (ja) * 2002-08-13 2007-03-14 富士通株式会社 半導体装置の製造方法
US6750552B1 (en) 2002-12-18 2004-06-15 Netlogic Microsystems, Inc. Integrated circuit package with solder bumps
JP3912342B2 (ja) * 2003-07-08 2007-05-09 松下電器産業株式会社 電子部品実装方法
EP2192613A4 (en) 2007-09-19 2011-03-16 Nec Corp SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2009099816A (ja) * 2007-10-18 2009-05-07 Panasonic Corp 半導体装置とその製造方法および半導体装置の実装方法
JP5185048B2 (ja) * 2008-09-29 2013-04-17 株式会社東芝 電子機器、および半導体パッケージ
US20110156033A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Method and system for tracing die at unit level

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US6232652B1 (en) * 1999-06-08 2001-05-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a packaged semiconductor element and permanent vent and manufacturing method thereof
DE10211729B4 (de) * 2002-03-18 2008-07-03 Qimonda Ag Verfahren zur Herstellung eines elektronischen Halbleiterbauteils
CN1457094A (zh) * 2002-05-10 2003-11-19 株式会社日立制作所 半导体器件及其制造方法
US20050051352A1 (en) * 2003-07-03 2005-03-10 Kenji Aoki Semiconductor package, electronic circuit device, and mounting method of semiconducter device
US20060072297A1 (en) * 2004-10-01 2006-04-06 Staktek Group L.P. Circuit Module Access System and Method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663661A (zh) * 2014-07-14 2017-05-10 美光科技公司 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
CN106663661B (zh) * 2014-07-14 2020-10-16 美光科技公司 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
WO2024065992A1 (zh) * 2022-09-27 2024-04-04 武汉新芯集成电路制造有限公司 芯片封装方法及半导体封装结构

Also Published As

Publication number Publication date
WO2012044398A1 (en) 2012-04-05
EP2622633A1 (en) 2013-08-07
KR20130059447A (ko) 2013-06-05
KR101562717B1 (ko) 2015-10-22
US20120074589A1 (en) 2012-03-29
TW201214588A (en) 2012-04-01
JP2013539226A (ja) 2013-10-17
JP5768132B2 (ja) 2015-08-26
CN103229285B (zh) 2016-03-09
EP2622633B1 (en) 2015-10-07
TWI463578B (zh) 2014-12-01
US8659169B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
CN103229285B (zh) 用于集成电路芯片的角结构
US10236229B2 (en) Stacked silicon package assembly having conformal lid
TWI495082B (zh) 多層半導體封裝
CN103311230B (zh) 芯片堆叠结构及其制造方法
US7429501B1 (en) Lid and method of employing a lid on an integrated circuit
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
TWI461127B (zh) 電子裝置及其製法
US20130320513A1 (en) Semiconductor package and fabrication method thereof
EP1317000A2 (en) Semiconductor device having leadless package structure
US20210343609A1 (en) Cap for package of integrated circuit
KR20170080927A (ko) 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
CN105355641B (zh) 高像素影像传感芯片的封装结构及封装方法
CN101355070A (zh) 多柱体的可堆叠半导体封装构造
US20110175212A1 (en) Dual die semiconductor package
JP2904141B2 (ja) 半導体装置
TWI599007B (zh) 電子單體及其製法
CN107799476B (zh) 具有挡止件的封装基板及感测器封装结构
US8810028B1 (en) Integrated circuit packaging devices and methods
US10680033B2 (en) Chip packaging method and chip package
KR101887745B1 (ko) 멀티 칩 모듈을 갖는 반도체 패키지 및 이의 제조 방법
US20130234310A1 (en) Flip chip package and method of manufacturing the same
CN101369559A (zh) 具有焊接裂缝抑制环的半导体封装构造
CN210668354U (zh) 一种芯片及芯片封装结构
CN207381402U (zh) 影像芯片的封装结构
US20200343210A1 (en) Electronic package, terminal and method for processing electronic package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant