CN105355641B - 高像素影像传感芯片的封装结构及封装方法 - Google Patents

高像素影像传感芯片的封装结构及封装方法 Download PDF

Info

Publication number
CN105355641B
CN105355641B CN201510919354.0A CN201510919354A CN105355641B CN 105355641 B CN105355641 B CN 105355641B CN 201510919354 A CN201510919354 A CN 201510919354A CN 105355641 B CN105355641 B CN 105355641B
Authority
CN
China
Prior art keywords
image sensing
cavity
sensing chip
support plate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510919354.0A
Other languages
English (en)
Other versions
CN105355641A (zh
Inventor
万里兮
马力
钱静娴
陈仁章
豆菲菲
翟玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201510919354.0A priority Critical patent/CN105355641B/zh
Publication of CN105355641A publication Critical patent/CN105355641A/zh
Application granted granted Critical
Publication of CN105355641B publication Critical patent/CN105355641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种高像素影像传感芯片的封装结构及封装方法，在载板上制作贯通的第一空腔的同时，制作了贯通的第二空腔，载板及其上的第一空腔可为高像素影像传感芯片的感测区与透光基板之间提供较大的间隙，并在封装过程中起到防护感测区受到污染或损伤的作用，提高封装的可靠性及稳定性；通过第二空腔暴露影像传感芯片的焊垫，可以直接打线将影像传感芯片的电性引出至功能基板，与传统的硅通孔工艺相比，不需要铺设绝缘层、金属线路层等而直接将电性导出，制程简单，封装体的体积较小，同时能够有效地节约经济成本；且载板上制作第一空腔的同时制作贯通的第二空腔，减少制作工艺步骤，工艺极为简单。

Description

高像素影像传感芯片的封装结构及封装方法
技术领域
本发明涉及影像传感芯片的封装，具体是涉及一种高像素影像传感芯片的封装结构及封装方法。
背景技术
高像素影像传感芯片的封装，要求感测区与透光基板之间有较大的间隙，否则透光基板上的颗粒会对感测区产生较大影响，且容易产生鬼影或炫光等不良现象；一种封装工艺是在基底表面利用硅通孔工艺将影像传感芯片的焊垫露出，并在该基底表面铺设绝缘层、金属线路层、保护层将芯片上的接点连接到导线架上之内引脚上，进而将芯片之电路讯号传输到外界电路板上，这样制作成本高，工艺复杂，不利于影像传感芯片内部应力的释放。另一种封装工艺是利用COB封装技术，采用粘接剂或自动带焊、丝焊、倒装焊等方法，将影像传感器芯片直接贴装在电路板上，再通过引线键合技术实现影像传感器芯片上的焊垫与电路板上的连接点的电连接，这样制作虽然封装的产品性能可靠稳定，封装后的产品体积小，封装的成本低，但是，影像传感器芯片的感测区在COB封装过程中容易受到污染或损伤，需要对影像传感器芯片的感测区进行防护，同时，需要通过复杂的工艺步骤(比如，先采用切割工艺去除大部分防护材料、然后通过刻蚀工艺去除靠近焊垫的防护材料)将影像传感器芯片的焊垫暴露出来，进行引线键合，同样，存在工艺复杂、可靠性和稳定性等技术问题。
发明内容
为了解决上述技术问题，本发明提出一种高像素影像传感芯片的封装结构及封装方法，具有工艺简单、封装体积小、经济成本低、可靠性及稳定性好等优点。
本发明的技术方案是这样实现的：
一种高像素影像传感芯片的封装结构，包括载板单元、影像传感芯片、透光基板和功能基板，所述影像传感芯片的功能面具有感测区和位于感测区周围的若干焊垫，所述载板单元上形成有贯通其上下表面的第一空腔和至少一第二空腔，所述载板单元的下表面粘结于所述影像传感芯片的功能面上，使所述第一空腔罩住所述感测区，所述第二空腔暴露所述焊垫；所述透光基板固接于所述载板单元的上表面，且罩住所述第一空腔的上表面开口；所述影像传感芯片的非功能面键合于所述功能基板上，所述影像传感芯片的焊垫电性通过打线接合工艺导出至所述功能基板上的连接点上。
进一步的，所述透光基板为IR光学镀膜玻璃。
进一步的，一个所述第二空腔暴露一个所述焊垫或一个所述第二空腔同时暴露两个或多个所述焊垫。
进一步的，所述透光基板的下表面尺寸大于所述第一空腔的尺寸，且小于所述载板单元的上表面尺寸。
进一步的，所述第一空腔的垂直截面形状为矩形或梯形。
一种高像素影像传感芯片的封装方法，包含如下步骤：
步骤1、提供一包含若干影像传感芯片的晶片，每个影像传感芯片的功能面上具有感测区及位于感测区周围的若干焊垫，相邻影像传感芯片之间具有切割道；
步骤2、选取与影像传感芯片基底材质相同的载板，所述载板包括对应若干影像传感芯片的若干载板单元，在每个载板单元上同时制作贯通其上下表面的第一空腔和至少一第二空腔；所述第一空腔对应影像传感芯片的感测区位置，并能够罩住影像传感芯片的感测区；所述第二空腔对应影像传感芯片的焊垫位置，并能够暴露出影像传感芯片的焊垫；
步骤3、在每个载板单元的第一空腔的上表面开口上盖上一透光基板；
步骤4、通过粘结剂将所述载板的下表面与所述晶片的功能面键合在一起，使每个载板单元上的第一空腔罩住其对应的影像传感芯片的感测区，每个载板单元上的第二空腔暴露其对应的影像传感芯片的焊垫；
步骤5、对步骤4中键合之后的晶片的非功能面进行减薄，达到设定厚度；
步骤6、切割步骤5中减薄之后的晶片及载板，形成单颗影像传感芯片准封装结构；
步骤7、利用打线键合工艺，将影像传感芯片的非功能面键合于一功能基板上，将影像传感芯片的焊垫电性打线导出至所述功能基板上的连接点上，形成单颗影像传感芯片封装结构。
进一步的，减薄之后，影像传感芯片厚度为50um～300um。
进一步的，一个所述第二空腔暴露一个所述焊垫，或者一个所述第二空腔同时暴露两个或多个所述焊垫。
进一步的，打线的材质为铜、铝、银和金中的一种或多种。
进一步的，打线的高度不超过载板的上表面。
本发明的有益效果是：本发明提供一种高像素影像传感芯片的封装结构及封装方法，该封装工艺在载板上制作贯通的第一空腔的同时，制作了贯通的第二空腔，第一空腔对应芯片的感测区，第二空腔使影像传感芯片的焊垫暴露出来，这样，通过载板及其上的第一空腔可为高像素影像传感芯片的感测区与透光基板之间提供较大的间隙，并在封装过程中起到防护感测区受到污染或损伤的作用，提高封装的可靠性及稳定性；通过第二空腔暴露影像传感芯片的焊垫，可以直接打线将影像传感芯片的电性引出至功能基板，如印刷电路板或者其他中介片。这样，功能基板直接与影像传感芯片相连接，能够使芯片的散热性较好，并且打线工艺与传统的硅通孔工艺相比不需要铺设绝缘层、金属线路层等而直接将电性导出，制程简单，封装体的体积较小，同时能够有效地节约经济成本。通过在载板上制作第一空腔的同时制作贯通的第二空腔，这样，制作工艺步骤较少，工艺非常简单。
附图说明
图1为本发明包含若干影像传感芯片的晶片的剖面图(示例出了两个影像传感芯片)；
图2为本发明具有第一空腔和第二空腔的载板的剖面图(示例出了两个载板单元)；
图3为本发明具有第一空腔和第二空腔的载板的俯视图；
图4为本发明中载板与透光基板结合后的剖面图；
图5为本发明中载板与晶片键合后的剖面图；
图6为本发明中载板与晶片键合后的俯视图(省略了透光基板)；
图7为本发明对键合之后的晶片的非功能面进行减薄后的剖面图；
图8为本发明单颗影像传感芯片准封装结构的剖面图；
图9为本发明单颗影像传感芯片封装结构的剖面图；
结合附图做以下说明
100——载板单元 101——第一空腔
102——第二空腔 200——影像传感芯片
201——焊垫 202——感测区
300——透光基板 400——粘结剂
500——功能基板
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。
如图9所示，一种高像素影像传感芯片的封装结构，包括载板单元100、影像传感芯片200、透光基板300和功能基板500，所述影像传感芯片的功能面具有感测区202和位于感测区周围的若干焊垫201，所述载板单元上形成有贯通其上下表面的第一空腔101和至少一第二空腔102，所述载板单元的下表面粘结于所述影像传感芯片的功能面上，使所述第一空腔罩住所述感测区，所述第二空腔暴露所述焊垫；所述透光基板固接于所述载板单元的上表面，且罩住所述第一空腔的上表面开口；所述影像传感芯片的非功能面键合于所述功能基板上，所述影像传感芯片的焊垫电性通过打线接合工艺导出至所述功能基板上的连接点上。这样，通过载板及其上的第一空腔可为高像素影像传感芯片的感测区与透光基板之间提供较大的间隙，并在封装过程中起到防护感测区受到污染或损伤的作用，提高封装的可靠性及稳定性；通过第二空腔暴露影像传感芯片的焊垫，可以直接打线将影像传感芯片的电性引出至功能基板，如印刷电路板或者其他中介片。功能基板直接与影像传感芯片相连接，能够使芯片的散热性较好，并且打线工艺与传统的硅通孔工艺相比不需要铺设绝缘层、金属线路层等而直接将电性导出，制程简单，封装体的体积较小，同时能够有效地节约经济成本。
优选的，所述透光基板为IR光学镀膜玻璃。如IR滤光玻璃，阻挡红外线的透射，以提高影像传感器的光学性能。
优选的，一个所述第二空腔暴露一个所述焊垫或一个所述第二空腔同时暴露两个或多个所述焊垫。更优的，通过一个第二空腔同时暴露影像传感芯片同侧的所有焊垫，工艺简单。
优选的，所述透光基板的下表面尺寸大于所述第一空腔的尺寸，且小于所述载板单元的上表面尺寸。即透光基板的下表面面积大于第一空腔上表面开口的面积，且小于载板单元上表面面积，这样，在封装制作过程中，透光基板能顺利贴置在载板单元的上表面上并盖住第一空腔的上表面开口。
优选的，所述第一空腔的垂直截面形状为矩形或梯形。当第一空腔的垂直截面形状为梯形时，可以是上大下小的梯形，即第一空腔的顶部尺寸大于底部尺寸。较佳的，第一空腔的侧壁与感测区所在平面的二面角α的范围为：90°＜α≤130°。由于第一空腔顶部尺寸大于底部尺寸，这样，进入感测区的入射光，可能反射到第一空腔的侧壁上，由侧壁反射出去，从而降低反射光再次进入感测区的概率，可以有效改善光学性能，降低高像素影像传感芯片产生炫光、鬼影等的影响。可以是上小下大的梯形，较佳的，第一空腔的侧壁与感测区所在平面的二面角α的范围为：40°≤α≤90°。公知的高像素影像传感芯片的封装结构上方会设置一透镜，环境光经过透镜和透光基板以一定范围角度入射到第一空腔内，更优的，将第一空腔的倾斜侧壁设计成恰好匹配透镜的入射光的角度范围。
如图1-图9所示，一种高像素影像传感芯片的封装方法，包含如下步骤：
步骤1、参见图1，提供一包含若干影像传感芯片200的晶片，每个影像传感芯片的功能面上具有感测区202及位于感测区周围的若干焊垫201，相邻影像传感芯片之间具有切割道；
步骤2、参见图2和图3，选取与影像传感芯片基底材质相同的载板，所述载板包括对应若干影像传感芯片的若干载板单元100，在每个载板单元上同时制作贯通其上下表面的第一空腔101和至少一第二空腔102；所述第一空腔对应影像传感芯片的感测区位置，并能够罩住影像传感芯片的感测区；所述第二空腔对应影像传感芯片的焊垫位置，并能够暴露出影像传感芯片的焊垫；同时制作第一空腔101和至少一第二空腔时，可以通过光刻工艺进行，光刻工艺主要包括光刻胶的涂布，曝光，显影等操作。具体过程是，首先在载板上涂布光刻胶，通过相应的掩膜板曝光和显影之后形成第一空腔和第二空腔开口的图形，最后进行刻蚀，形成第一空腔和第二空腔。第二空腔的数量根据实际需要设置，可以设置一个第二空腔，暴露相邻两个影像传感芯片的所有焊垫，也可以设置两个或多个第二空腔，每个第二空腔暴露相邻两个影像传感芯片中的的中部分焊垫或者单个焊垫。
步骤3、参见图4，在每个载板单元的第一空腔的上表面开口上盖上一透光基板300；
步骤4、参见图5和图6，通过粘结剂400将所述载板的下表面与所述晶片的功能面键合在一起，使每个载板单元上的第一空腔罩住其对应的影像传感芯片的感测区，每个载板单元上的第二空腔暴露其对应的影像传感芯片的焊垫；其中粘结剂涂布在载板上与所要粘结的晶片对应的区域。
步骤5、参见图7，对步骤4中键合之后的晶片的非功能面进行减薄，达到设定厚度，以减小封装后的影像传感芯片体积。使影像传感芯片减薄的方式可以是切割，也可以是研磨和刻蚀，本实施例利用切割加研磨工艺来进行减薄。
步骤6、参见图8，切割步骤5中减薄之后的晶片及载板，形成单颗影像传感芯片准封装结构；
步骤7、参见图9，利用打线键合工艺，将影像传感芯片的非功能面键合于一功能基板上500，将影像传感芯片的焊垫电性打线导出至所述功能基板上的连接点上，形成单颗影像传感芯片封装结构。功能基板可以为印刷电路板或者其他中介片。键合的方式可以为：将减薄之后的影像传感芯片的非功能面与印刷电路板粘结起来，粘结胶可以涂布在印刷电路板上，也可以涂布在影像传感芯片上，或者两者都涂布。
可选的，打线的材质为铜、铝、银和金中的一种或多种。
优选的，打线的高度不超过载板的上表面。打线高度不超过载板上表面主要是基于经济成本低，可靠性好，同时芯片封装后的尺寸不至于过大。
综上所述，本发明提供了一种高像素影像传感芯片的封装结构及封装方法，首先，选取与影像传感芯片基底材质相同的载板，并在其上同时开有第一空腔和第二空腔，第一空腔用于保护感测区，第二空腔用于使影像传感芯片的焊垫暴露出来，并于保护感测区的第一空腔上盖上透光基板；然后，将带有透光基板的载板与影像传感芯片粘合起来，并对影像传感芯片的非功能面进行减薄；接着，将减薄之后的影像传感芯片与功能基板(印刷电路板)粘结起来；最后，利用打线接合工艺使影像传感芯片的焊垫电性导出至功能基板(印刷电路板)。这样做的好处是，能够保证透光基板与感测区有足够大的间隙，并能有效的减少鬼影和炫光的产生，同时工艺制程简单，封装体的体积较小，同时能够有效地节约经济成本。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (5)

1.一种高像素影像传感芯片的封装方法，其特征在于：包含如下步骤：
步骤1、提供一包含若干影像传感芯片(200)的晶片，每个影像传感芯片的功能面上具有感测区(202)及位于感测区周围的若干焊垫(201)，相邻影像传感芯片之间具有切割道；
步骤2、选取与影像传感芯片基底材质相同的载板，所述载板包括对应若干影像传感芯片的若干载板单元(100)，在每个载板单元上同时制作贯通其上下表面的第一空腔(101)和至少一第二空腔(102)；所述第一空腔对应影像传感芯片的感测区位置，并能够罩住影像传感芯片的感测区；所述第二空腔对应影像传感芯片的焊垫位置，并能够暴露出影像传感芯片的焊垫；
步骤3、在每个载板单元的第一空腔的上表面开口上盖上一透光基板(300)；
步骤4、通过粘结剂(400)将所述载板的下表面与所述晶片的功能面键合在一起，使每个载板单元上的第一空腔罩住其对应的影像传感芯片的感测区，每个载板单元上的第二空腔暴露其对应的影像传感芯片的焊垫；
步骤5、对步骤4中键合之后的晶片的非功能面进行减薄，达到设定厚度；
步骤6、切割步骤5中减薄之后的晶片及载板，形成单颗影像传感芯片准封装结构；
步骤7、利用打线键合工艺，将影像传感芯片的非功能面键合于一功能基板上(500)，将影像传感芯片的焊垫电性打线导出至所述功能基板上的连接点上，形成单颗影像传感芯片封装结构。
2.根据权利要求1所述的高像素影像传感芯片的封装方法，其特征在于，减薄之后，影像传感芯片厚度为50um～300um。
3.根据权利要求1所述的高像素影像传感芯片的封装方法，其特征在于，一个所述第二空腔暴露一个所述焊垫，或者一个所述第二空腔同时暴露两个或多个所述焊垫。
4.根据权利要求1所述的高像素影像传感芯片的封装方法，其特征在于，打线的材质为铜、铝、银和金中的一种或多种。
5.根据权利要求1所述的高像素影像传感芯片的封装方法，其特征在于，打线的高度不超过载板的上表面。
CN201510919354.0A 2015-12-11 2015-12-11 高像素影像传感芯片的封装结构及封装方法 Active CN105355641B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510919354.0A CN105355641B (zh) 2015-12-11 2015-12-11 高像素影像传感芯片的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510919354.0A CN105355641B (zh) 2015-12-11 2015-12-11 高像素影像传感芯片的封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN105355641A CN105355641A (zh) 2016-02-24
CN105355641B true CN105355641B (zh) 2019-02-19

Family

ID=55331575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510919354.0A Active CN105355641B (zh) 2015-12-11 2015-12-11 高像素影像传感芯片的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN105355641B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190296064A1 (en) * 2016-05-25 2019-09-26 China Wafer Level Csp Co., Ltd. Packaging method and packaging structure for semiconductor chip
CN105870145A (zh) * 2016-06-23 2016-08-17 华天科技（昆山）电子有限公司 影像传感器封装结构及其晶圆级制备方法
CN108538870A (zh) * 2018-03-12 2018-09-14 信利光电股份有限公司 一种图像传感芯片的塑封方法、塑封组件和摄像头
CN110649055A (zh) * 2019-09-27 2020-01-03 华天科技（昆山）电子有限公司 改善cis芯片炫光问题的晶圆级封装方法以及封装结构
CN111312856A (zh) * 2020-02-24 2020-06-19 宁波飞芯电子科技有限公司 感光芯片封装方法及结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203631554U (zh) * 2013-11-19 2014-06-04 苏州晶方半导体科技股份有限公司 影像传感器封装结构
CN204760384U (zh) * 2015-05-18 2015-11-11 华天科技（昆山）电子有限公司 高像素影像传感芯片的晶圆级封装结构
CN205282478U (zh) * 2015-12-11 2016-06-01 华天科技（昆山）电子有限公司 高像素影像传感芯片的封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369568B (zh) * 2008-09-12 2010-08-11 晶方半导体科技（苏州）有限公司 封装结构、封装方法及感光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203631554U (zh) * 2013-11-19 2014-06-04 苏州晶方半导体科技股份有限公司 影像传感器封装结构
CN204760384U (zh) * 2015-05-18 2015-11-11 华天科技（昆山）电子有限公司 高像素影像传感芯片的晶圆级封装结构
CN205282478U (zh) * 2015-12-11 2016-06-01 华天科技（昆山）电子有限公司 高像素影像传感芯片的封装结构

Also Published As

Publication number Publication date
CN105355641A (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
CN105355641B (zh) 高像素影像传感芯片的封装结构及封装方法
CN104078479B (zh) 图像传感器的晶圆级封装方法和图像传感器封装结构
US20100207257A1 (en) Semiconductor package and manufacturing method thereof
US20100327465A1 (en) Package process and package structure
CN106158772B (zh) 板级嵌入式封装结构及其制作方法
CN105140253B (zh) 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
CN105702696A (zh) 影像传感芯片的封装结构及其制作方法
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
CN102569324B (zh) 图像传感器的封装结构及封装方法
CN104538416B (zh) 高可靠性全封闭cmos影像传感器结构及其制作方法
US9754982B2 (en) Packaging module and substrate structure thereof
CN106298699A (zh) 封装结构以及封装方法
KR20170073796A (ko) 반도체 패키지 및 패키지 제조 방법
CN206022356U (zh) 集成电路封装体与所使用的封装基板
TWI559464B (zh) 封裝模組及其基板結構
CN205789973U (zh) 影像传感芯片的封装结构
CN103325803A (zh) 图像传感器封装方法及结构、图像传感器模组及形成方法
CN211088270U (zh) 芯片封装结构和光学传感器
CN107611147A (zh) 多芯片塑胶球状数组封装结构
CN103296043A (zh) 图像传感器封装方法及结构、图像传感器模组及形成方法
US7649250B2 (en) Semiconductor package
CN206259337U (zh) 封装结构
CN204905258U (zh) 影像传感器封装结构
JP2004134713A (ja) イメージセンサ用半導体チップパッケージ及びその製造方法
CN203941902U (zh) 图像传感器封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant