CN105140253B - 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺 - Google Patents
一种背照式影像芯片晶圆级3d堆叠结构及封装工艺 Download PDFInfo
- Publication number
- CN105140253B CN105140253B CN201510479357.7A CN201510479357A CN105140253B CN 105140253 B CN105140253 B CN 105140253B CN 201510479357 A CN201510479357 A CN 201510479357A CN 105140253 B CN105140253 B CN 105140253B
- Authority
- CN
- China
- Prior art keywords
- chips
- adc
- bsi
- isp
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Dicing (AREA)
Abstract
本发明公开了一种背照式影像芯片晶圆级3D堆叠结构及封装工艺，该封装工艺将BSI芯片的感光模块、ADC或ISP芯片分别做两个芯片，通过晶圆级3D堆叠实现两者电连接，以满足成像效果好和封装尺寸小的需求。同时BSI芯片采用非TSV封装，实现封装产品成本的最小化，更能根据需要采用临时键合方案实现BSI芯片封装玻璃盖板厚度的最薄化，以达到产品的最佳光学性能和封装的超薄需求。
Description
技术领域
本发明属于影像芯片封装技术，尤其涉及一种背照式影像芯片晶圆级3D堆叠结构及封装工艺。
背景技术
目前，背照式影像芯片(BSI芯片)封装结构和工艺存在如下缺点：
1)现有背照式影像芯片利用无源硅片作为载板进行生产，进入封装邻域后需要在无源载板上进行TSV通孔实现封装电连接，成本较高；
2)现有的背照式影像芯片将感光芯片、图像处理芯片(比如ADC或ISP芯片)集成在一个芯片中，导致在相同芯片尺寸条件下感光面积小，成像效果差；相同感光面积和效果条件下芯片尺寸大，难以满足消费电子对封装尺寸小而薄的需求。
发明内容
本发明的目的之一在于提供一种背照式影像芯片晶圆级3D堆叠封装工艺，该方法具有成像效果好、封装成本低和封装尺寸小的特点，以解决现有技术中背照式影像芯片封装工艺存在的上述问题。
本发明的另一目的在于提供一种背照式影像芯片晶圆级3D堆叠结构，该结构具有封装成本低、成像效果好和尺寸小的特点，以解决现有技术中背照式影像芯片结构存在的上述问题。
为达此目的，本发明采用以下技术方案：
一种背照式影像芯片晶圆级3D堆叠封装工艺，其包括以下步骤：
1)在BSI芯片和ADC/ISP芯片上进行晶圆级重布线；所述BSI芯片为完成BEOL(形成设备的链接组合并引出PAD)工艺的半成品芯片；
2)在BSI芯片和ADC/ISP芯片上均制作晶圆级微凸点；
3)通过键合技术将BSI芯片和ADC/ISP芯片进行晶圆级键合；
4)对BSI芯片面进行减薄暴露光电二极管层；
5)在BSI芯片上完成设置彩色滤光膜和微凸镜工艺；
6)通过高透光性胶将BSI芯片与玻璃盖板进行晶圆级键合；
7)对ADC/ISP芯片面减薄至一定厚度；
8)在ADC/ISP芯片面进行TSV硅通孔；
9)在ADC/ISP芯片面沉积绝缘层；
10)在TSV硅通孔的底部进行绝缘层Pad开窗；
11)通过重布线工艺实现ADC/ISP芯片电连接点由Pad转移至背面的UBM(underball metallization，焊盘)；
12)塑封表面保护线路和产品；
13)设置BGA实现产品后续与印刷电路板之间的高效连接；
14)最后切割成单颗封装好的芯片。
特别地，为满足封装成品的超薄需求，可以采用临时键合技术将一厚一薄的2片玻璃盖板键合在一起进行整个封装工艺，最后在产品切割前，通过解键合分离2片玻璃盖板，保留其中薄的一片玻璃盖板在产品上，然后将玻璃盖板表面清洗干净。
特别地，所述步骤10)中通过光刻和氧化硅刻蚀的任一种工艺对绝缘层开窗。
特别地，所述步骤13)中通过植球或者印刷锡膏回流工艺形成BGA。
特别地，所述步骤3)中若BSI芯片和ADC/ISP芯片晶圆有对应的Cu PAD，通过Cu-SiO2/Cu-SiO2或Cu-SiN/Cu-SiN的任一种键合技术将BSI芯片和ADC/ISP芯片进行晶圆级键合，若BSI芯片和ADC/ISP芯片晶圆没有对应的Cu PAD，则通过Cu-Cu键合技术将BSI芯片和ADC/ISP芯片进行晶圆级键合。
一种背照式影像芯片晶圆级3D堆叠结构，其包括BSI芯片和ADC/ISP芯片，其中，所述BSI芯片包括盖板玻璃和影像芯片，所述影像芯片包括第一硅晶圆，所述第一硅晶圆的一面设置有若干个微凸镜，另一面设置有第一绝缘层，所述盖板玻璃采用高透光性能的热压键合胶与所述第一硅晶圆的表面无空腔的永久键合在一起，所述第一绝缘层内设置有与第一硅晶圆光学连接的第一内部互连层，所述ADC/ISP芯片包括第二硅晶圆，所述第二硅晶圆上设置有第二绝缘层，所述第二绝缘层内设置有与第二硅晶圆光学连接的第二内部互连层，所述第二绝缘层上开窗且窗内设置有与所述第二内部互连层电连接的金属互连层，配合金属互连层设置有塑封保护层并形成UBM(under ball metallization，焊盘)图形，所述塑封保护层上设置有与所述金属互连层电连接的金属焊球，所述BSI芯片和ADC/ISP芯片通过第一内部互连层和第二内部互连层进行电连接。
本发明的有益效果为，与现有技术相比所述背照式影像芯片晶圆级3D堆叠结构及封装工艺具有以下优点：
1)将BSI芯片的感光模块和ADC或ISP芯片分别做两个芯片，通过晶圆级3D堆叠实现两者电连接，以满足成像效果好和封装尺寸小的需求；
2)BSI芯片采用非TSV封装，实现封装产品成本的最小化；
3)采用临时键合方案实现BSI芯片封装玻璃盖板厚度的最薄化，以达到产品的最佳光学性能和封装的超薄需求。
附图说明
图1是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的BSI芯片重布线的状态示意图；
图2是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的ADC芯片重布线的状态示意图；
图3是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的BSI芯片制作微凸点的状态示意图；
图4是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的ADC芯片制作微凸点的状态示意图；
图5是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的BSI芯片和ADC芯片键合的状态示意图；
图6是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的将键合后的BSI芯片进行减薄并设置微凸镜的状态示意图；
图7是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的BSI芯片与玻璃盖板键合的状态示意图；
图8是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的ADC芯片进行减薄后的状态示意图；
图9是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的ADC芯片TSV硅通孔的状态示意图；
图10是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的ADC芯片沉积绝缘层的状态示意图；
图11是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的ADC芯片进行孔底部开窗的状态示意图；
图12是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的ADC芯片进行再次重布线的状态示意图；
图13是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的ADC芯片进行塑封的状态示意图；
图14是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺的形成BGA的状态示意图；
图15是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠结构的示意图；
图16是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺进行玻璃盖板临时键合后的状态图；
图17是本发明具体实施方式1提供的背照式影像芯片晶圆级3D堆叠封装工艺进行玻璃盖板解键合后的状态图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
请参阅图1至图13所示，本实施例中，一种背照式影像芯片晶圆级3D堆叠结构包括BSI芯片1和ADC芯片2，其中，所述BSI芯片1包括盖板玻璃10和影像芯片，所述影像芯片包括第一硅晶圆11，所述第一硅晶圆11的一面设置有若干个微凸镜12，另一面设置有第一绝缘层13，所述盖板玻璃10采用高透光性能的热压键合胶15与所述第一硅晶圆11的表面无空腔的永久键合在一起，所述第一绝缘层13内设置有与第一硅晶圆11光学连接的第一内部互连层14，所述ADC芯片包括第二硅晶圆20，所述第二硅晶圆20上设置有第二绝缘层21，所述第二绝缘层21内设置有与第二硅晶圆20光学连接的第二内部互连层22，所述第二绝缘层21上开窗且窗内设置有与所述第二内部互连层22电连接的金属互连层23，配合金属互连层23设置有塑封保护层24并形成UBM(under ball metallization，焊盘)图形，所述塑封保护层24上设置有与所述金属互连层23电连接的金属焊球25，所述BSI芯片1和ADC芯片2通过第一内部互连层14和第二内部互连层22进行电连接。
一种背照式影像芯片晶圆级3D堆叠封装工艺，其包括以下步骤：
1)在BSI芯片1和ADC芯片2上进行晶圆级重布线；所述BSI芯片1为完成BEOL(形成设备的链接组合并引出PAD)工艺的半成品芯片；
2)在BSI芯片1和ADC芯片2上通过电镀工艺制作晶圆级微凸点；
3)通过Cu-Cu键合技术将BSI芯片1和ADC芯片2通过第一内部互连层14和第二内部互连层22进行晶圆级键合；
4)对BSI芯片1面进行减薄暴露光电二极管层；
5)在BSI芯片1上完成设置彩色滤光膜和微凸镜工艺；
6)通过高透光性胶将BSI芯片1与玻璃盖板10进行晶圆级键合；
7)对ADC芯片2面减薄至一定厚度；
8)在ADC芯片2面进行TSV硅通孔26；
9)在ADC芯片2面沉积绝缘层；
10)刻蚀二氧化硅在TSV硅通孔26的底部进行绝缘层Pad开窗；
11)通过重布线工艺实现ADC芯片2电连接点由Pad转移至背面的UBM(under ballmetallization，焊盘)；
12)塑封表面保护线路和产品；
13)通过植球或者印刷锡膏回流工艺形成BGA，实现产品后续与印刷电路板之间的高效连接；
14)最后切割成单颗封装好的芯片。
为满足封装成品的超薄需求，可以采用临时键合技术将厚玻璃盖板3和薄玻璃盖板4的键合在一起进行整个封装工艺，最后在产品切割前，通过解键合分离厚玻璃盖板3和薄玻璃盖板4，保留其中薄玻璃盖板4在产品上，然后将玻璃盖板表面清洗干净。
以上实施例只是阐述了本发明的基本原理和特性，本发明不受上述事例限制，在不脱离本发明精神和范围的前提下，本发明还有各种变化和改变，这些变化和改变都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (5)
1.一种背照式影像芯片晶圆级3D堆叠封装工艺，其特征在于：包括以下步骤：
1）在BSI芯片和ADC／ISP芯片上进行晶圆级重布线；所述BSI芯片为完成BEOL工艺的半成品芯片；
2）在BSI芯片和ADC／ISP芯片上均制作晶圆级微凸点；
3）通过键合技术将BSI芯片和ADC／ISP芯片进行晶圆级键合,该步骤中若BSI芯片和ADC/ISP芯片晶圆有对应的Cu PAD，通过Cu-SiO2 /Cu-SiO2或Cu-SiN/Cu-SiN的任一种键合技术将BSI芯片和ADC／ISP芯片进行晶圆级键合，若BSI芯片和ADC/ISP芯片晶圆没有对应的Cu PAD，则通过Cu-Cu键合技术将BSI芯片和ADC／ISP芯片进行晶圆级键合；
4）对BSI芯片面进行减薄暴露光电二极管层；
5）在BSI芯片上完成设置彩色滤光膜和微凸镜工艺；
6）通过高透光性胶将BSI芯片与玻璃盖板进行晶圆级键合；
7）对ADC/ISP芯片面减薄至一定厚度；
8）在ADC/ISP芯片面进行TSV硅通孔；
9）在ADC/ISP芯片面沉积绝缘层；
10）在TSV硅通孔的底部进行绝缘层Pad开窗；
11）通过重布线工艺实现ADC/ISP芯片电连接点由Pad转移至背面的焊盘；
12）塑封表面保护线路和产品；
13）设置BGA实现产品后续与印刷电路板之间的高效连接；
14）最后切割成单颗封装好的芯片。
2.根据权利要求1所述的背照式影像芯片晶圆级3D堆叠封装工艺，其特征在于，为满足封装成品的超薄需求，可以采用临时键合技术将一厚一薄的2片玻璃盖板键合在一起进行整个封装工艺，最后在产品切割前，通过解键合分离2片玻璃盖板，保留其中薄的一片玻璃盖板在产品上，然后将玻璃盖板表面清洗干净。
3.根据权利要求1所述的背照式影像芯片晶圆级3D堆叠封装工艺，其特征在于，所述步骤10）中通过光刻和氧化硅刻蚀的任一种工艺对绝缘层开窗。
4.根据权利要求1所述的背照式影像芯片晶圆级3D堆叠封装工艺，其特征在于，所述步骤13）中通过植球或者印刷锡膏回流工艺形成BGA。
5.一种背照式影像芯片晶圆级3D堆叠结构，其包括BSI芯片和ADC／ISP芯片，其特征在于：所述BSI芯片包括盖板玻璃和影像芯片，所述影像芯片包括第一硅晶圆，所述第一硅晶圆的一面设置有若干个微凸镜，另一面设置有第一绝缘层，所述盖板玻璃采用高透光性能的热压键合胶与所述第一硅晶圆的表面无空腔的永久键合在一起，所述第一绝缘层内设置有与第一硅晶圆光学连接的第一内部互连层，所述ADC／ISP芯片包括第二硅晶圆，所述第二硅晶圆上设置有第二绝缘层，所述第二绝缘层内设置有与第二硅晶圆光学连接的第二内部互连层，所述第二绝缘层上开窗且窗内设置有与所述第二内部互连层电连接的金属互连层，配合金属互连层设置有塑封保护层并形成焊盘图形，所述塑封保护层上设置有与所述金属互连层电连接的金属焊球，所述BSI芯片和ADC／ISP芯片通过第一内部互连层和第二内部互连层电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510479357.7A CN105140253B (zh) | 2015-08-03 | 2015-08-03 | 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510479357.7A CN105140253B (zh) | 2015-08-03 | 2015-08-03 | 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140253A CN105140253A (zh) | 2015-12-09 |
| CN105140253B true CN105140253B (zh) | 2018-05-22 |
Family
ID=54725543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510479357.7A Active CN105140253B (zh) | 2015-08-03 | 2015-08-03 | 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140253B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155198B (zh) * | 2017-12-22 | 2021-04-02 | 成都先锋材料有限公司 | 一种cmos影像传感封装结构及其制作方法 |
| CN107946335B (zh) | 2017-12-22 | 2020-10-27 | 成都先锋材料有限公司 | 一种cmos影像传感封装结构及其制作方法 |
| CN110211977B (zh) * | 2019-04-30 | 2021-11-30 | 德淮半导体有限公司 | 三维堆栈式cis及其形成方法 |
| CN110112168A (zh) * | 2019-06-04 | 2019-08-09 | 德淮半导体有限公司 | 堆叠式图像传感器及其形成方法 |
| CN111640739B (zh) * | 2020-05-29 | 2022-03-25 | 青岛歌尔智能传感器有限公司 | 光学传感器封装结构和电子设备 |
| CN111952243B (zh) * | 2020-08-24 | 2023-04-07 | 浙江集迈科微电子有限公司 | 一种凹槽芯片嵌入工艺 |
| EP4224529A4 (en) * | 2020-10-28 | 2024-03-06 | Huawei Technologies Co., Ltd. | MULTI-CHIP PACKAGING STRUCTURE, MANUFACTURING METHOD AND ELECTRONIC DEVICE |
| CN112563340B (zh) * | 2020-12-11 | 2021-12-07 | 深圳市灵明光子科技有限公司 | 光电芯片封装方法及结构 |
| CN112992956B (zh) * | 2021-05-17 | 2022-02-01 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构、芯片封装方法和电子设备 |
| CN116247137A (zh) * | 2023-05-11 | 2023-06-09 | 季华实验室 | 全彩Micro LED芯片制备方法及全彩Micro LED芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280449A (zh) * | 2013-05-16 | 2013-09-04 | 华进半导体封装先导技术研发中心有限公司 | 一种背照图像传感器的制造方法 |
| CN103681702A (zh) * | 2012-09-07 | 2014-03-26 | 台湾积体电路制造股份有限公司 | 用于传感器模块的方法和装置 |
| CN104795338A (zh) * | 2015-04-13 | 2015-07-22 | 华进半导体封装先导技术研发中心有限公司 | 背照式影像芯片的晶圆级低成本封装工艺和结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8697473B2 (en) * | 2011-01-31 | 2014-04-15 | Aptina Imaging Corporation | Methods for forming backside illuminated image sensors with front side metal redistribution layers |
-
2015
- 2015-08-03 CN CN201510479357.7A patent/CN105140253B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681702A (zh) * | 2012-09-07 | 2014-03-26 | 台湾积体电路制造股份有限公司 | 用于传感器模块的方法和装置 |
| CN103280449A (zh) * | 2013-05-16 | 2013-09-04 | 华进半导体封装先导技术研发中心有限公司 | 一种背照图像传感器的制造方法 |
| CN104795338A (zh) * | 2015-04-13 | 2015-07-22 | 华进半导体封装先导技术研发中心有限公司 | 背照式影像芯片的晶圆级低成本封装工艺和结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140253A (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105140253B (zh) | 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺 | |
| US10867897B2 (en) | PoP device | |
| CN105702696B (zh) | 影像传感芯片的封装结构及其制作方法 | |
| CN103077933A (zh) | 三维的芯片到晶圆级集成 | |
| CN105070671A (zh) | 一种芯片封装方法 | |
| US20140239475A1 (en) | Packaging substrate, semiconductor package and fabrication methods thereof | |
| US20220139894A1 (en) | Semiconductor packages | |
| TWI234261B (en) | Method of forming wafer backside interconnects | |
| CN103489802A (zh) | 芯片封装结构及形成方法 | |
| CN105448944B (zh) | 影像传感芯片封装结构及其封装方法 | |
| CN104495741A (zh) | 表面传感芯片封装结构及制作方法 | |
| CN106898625A (zh) | 图像传感器芯片的封装结构及封装方法 | |
| US9935071B1 (en) | Semiconductor package with lateral bump structure | |
| CN105023931A (zh) | 一种背照式影像芯片模组结构及其制作方法 | |
| KR20020024624A (ko) | 칩 수준의 크기를 갖는 적층 패키지와 그 제조 방법 | |
| CN204508799U (zh) | 表面传感芯片封装结构 | |
| TWI497677B (zh) | 具有側邊矽貫通電極之半導體結構與其形成方法 | |
| CN206558504U (zh) | 图像传感器模组 | |
| TW201941413A (zh) | 影像感測模組系統級封裝體及其製造方法 | |
| CN211929479U (zh) | 半导体器件 | |
| CN104393009B (zh) | 包含硅通孔的高可靠性影像传感器封装 | |
| CN209843707U (zh) | 扇出型指纹识别芯片的封装结构 | |
| CN209880614U (zh) | 扇出型指纹识别芯片的封装结构 | |
| CN109585434B (zh) | 一种晶圆级光感系统封装结构及其制造方法 | |
| CN110164859A (zh) | 扇出型指纹识别芯片的封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |