CN104795338A - 背照式影像芯片的晶圆级低成本封装工艺和结构 - Google Patents

背照式影像芯片的晶圆级低成本封装工艺和结构 Download PDF

Info

Publication number
CN104795338A
CN104795338A CN201510173536.8A CN201510173536A CN104795338A CN 104795338 A CN104795338 A CN 104795338A CN 201510173536 A CN201510173536 A CN 201510173536A CN 104795338 A CN104795338 A CN 104795338A
Authority
CN
China
Prior art keywords
image chip
wafer
insulating barrier
layer
backside illuminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510173536.8A
Other languages
English (en)
Inventor
张春艳
张文奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510173536.8A priority Critical patent/CN104795338A/zh
Publication of CN104795338A publication Critical patent/CN104795338A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种背照式影像芯片的晶圆级低成本封装工艺，其包括以下步骤：1)键合：采用高透光性能的热压键合胶将盖板玻璃和影像芯片的硅晶圆无空腔的永久键合在一起；2)减薄：将所述影像芯片的硅衬底全部去除；3)开窗：对所述影像芯片的绝缘层开窗，暴露其内的内部互连层；4)重布线：在所述绝缘层内进行重布线形成与所述内部互连层电连接的金属互连层；5)塑封保护：通过光刻工艺对重布线进行塑封保护并形成UBM图形；6)加工金属焊球：在影像芯片的背面形成锡球阵列；7)切割：将影像芯片晶圆分切成单颗封装好的影像芯片。上述封装工艺采用非TSV晶圆级封装工艺方案，工艺流程简短，封装成本低廉，可靠性高。

Description

背照式影像芯片的晶圆级低成本封装工艺和结构
技术领域
本发明属于影像芯片的封装技术领域，尤其涉及一种背照式影像芯片的晶圆级低成本封装工艺和结构。
背景技术
目前，背照式影像芯片的晶圆级封装量产采用UT和MVP封装结构，该结构对于高像素大尺寸芯片的封装存在pad pitch(焊盘间距)要求尺寸大，封装空腔大导致的可靠性差，封装工艺流程复杂导致的成本高等问题。而影像芯片的晶圆级TSV(硅通孔)工艺技术虽然能解决pad pitch要求尺寸大的缺陷，但无法解决可靠性和高成本的问题。
发明内容
本发明的目的之一在于提供一种背照式影像芯片的晶圆级低成本封装工艺，该方法具有工艺简单、封装成本低和可靠性高的特点，以解决现有技术中背照式影像芯片的晶圆级封装工艺存在的上述问题。
本发明的另一目的在于提供一种背照式影像芯片的晶圆级低成本封装结构，该结构具有封装成本低和可靠性高的特点，以解决现有技术中背照式影像芯片的晶圆级封装结构存在的上述问题。
为达此目的，本发明采用以下技术方案：
一种背照式影像芯片的晶圆级低成本封装工艺，其包括以下步骤：
1)键合：采用高透光性能的热压键合胶将盖板玻璃和影像芯片的硅晶圆无空腔的永久键合在一起，所述影像芯片自下而上依次为硅衬底、绝缘层和硅晶圆，所述绝缘层内设置有与硅晶圆光学连接的内部互连层，所述硅晶圆上设置有若干个微凸镜；
2)减薄：将所述影像芯片的硅衬底全部去除；
3)开窗：对所述影像芯片的绝缘层开窗，暴露其内的内部互连层以便后续进行电连接；
4)重布线：在所述绝缘层内进行重布线形成与所述内部互连层电连接的金属互连层；
5)塑封保护：通过光刻工艺对重布线进行塑封保护并形成UBM(under ballmetallization，焊盘)图形；
6)加工金属焊球：在影像芯片的背面形成锡球阵列，以便后期高效的与基板进行组装；
7)切割：将影像芯片晶圆分切成单颗封装好的影像芯片。
特别地，所述步骤1)中玻璃盖板采用的一厚一薄2片玻璃通过临时键合胶结合在一起，需要在分割前通过激光或机械任一种方式解键合分离2片玻璃，保留其中薄的玻璃，然后将保留的玻璃表面清洗干净。
特别地，所述步骤2)中通过研磨、干法蚀刻或湿法腐蚀的任一种方式进行硅衬底去除。
特别地，所述步骤3)中通过光刻和氧化硅刻蚀的任一种工艺对绝缘层开窗。
特别地，所述步骤4)中通过PVD种子层，光刻线路，种子层刻蚀形成线路，去胶后通过化学镀的方法形成可靠的电连接来实现整个重布线工艺流程。
特别地，所述步骤4)中通过PVD种子层，光刻线路，电镀线路，去胶后进行种子层刻蚀来实现重布线工艺。
特别地，所述步骤6)中通过植球或印刷锡膏回流任一种成球工艺加工金属焊球。
一种背照式影像芯片的晶圆级低成本封装结构，其包括盖板玻璃和影像芯片，其中，所述影像芯片包括硅晶圆，所述硅晶圆的表面设置有若干个微凸镜，其背面设置有绝缘层，所述盖板玻璃采用高透光性能的热压键合胶与所述硅晶圆的表面无空腔的永久键合在一起。
特别地，所述绝缘层内设置有与硅晶圆光学连接的内部互连层，所述绝缘层上开窗且窗内设置有与所述内部互连层电连接的金属互连层，配合金属互连层设置有塑封保护层并形成UBM(under ball metallization，焊盘)图形，所述塑封保护层上设置有与所述金属互连层电连接的金属焊球。
本发明的有益效果为，与现有技术相比所述一种背照式影像芯片的晶圆级低成本封装工艺和结构，该封装结构采用无空腔且不影响光学性能的影像芯片键合方案，封装成本低，可靠性高；该封装工艺采用非TSV晶圆级封装工艺方案，工艺流程简短，封装成本低廉，可靠性高。
附图说明
图1是本发明具体实施方式1提供的背照式影像芯片的晶圆级低成本封装结构的结构示意图；
图2是本发明具体实施方式1提供的背照式影像芯片的晶圆级低成本封装工艺的盖板玻璃和影像芯片键合示意图；
图3是本发明具体实施方式1提供的背照式影像芯片的晶圆级低成本封装工艺的去除硅衬底的示意图；
图4是本发明具体实施方式1提供的背照式影像芯片的晶圆级低成本封装工艺的绝缘层开窗的示意图；
图5是本发明具体实施方式1提供的背照式影像芯片的晶圆级低成本封装工艺的重布线的示意图；
图6是本发明具体实施方式1提供的背照式影像芯片的晶圆级低成本封装工艺的塑封保护的示意图；
图7是本发明具体实施方式1提供的背照式影像芯片的晶圆级低成本封装工艺的加工金属焊球的示意图。
图中：
1、盖板玻璃；2、硅晶圆；3、微凸镜；4、绝缘层；5、内部互连层；6、金属互连层；7、塑封保护层；8、金属焊球；9、热压键合胶；10、硅衬底。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
请参阅图1所示，本实施例中，一种背照式影像芯片的晶圆级低成本封装结构，其包括盖板玻璃1和影像芯片，其中，所述影像芯片包括硅晶圆2，所述硅晶圆2的表面设置有若干个微凸镜3，其背面设置有绝缘层4，所述绝缘层4内设置有与硅晶圆2光学连接的内部互连层5，所述绝缘层4上开窗且窗内设置有与所述内部互连层5电连接的金属互连层6，配合金属互连层6设置有塑封保护层7并形成UBM图形，所述塑封保护层7上设置有与所述金属互连层6电连接的金属焊球8。所述盖板玻璃1采用高透光性能的热压键合胶9与所述硅晶圆2的表面无空腔的永久键合在一起。
请参阅图2至图7所示，上述背照式影像芯片的晶圆级低成本封装结构的具体封装工艺为：
1)键合：采用高透光性能的热压键合胶9将盖板玻璃1和影像芯片的硅晶圆2无空腔的永久键合在一起，该步骤中所述影像芯片自下而上依次为硅衬底10、绝缘层4和硅晶圆2，所述绝缘层4内设置有与硅晶圆2光学连接的内部互连层5，所述硅晶圆2的表面设置有若干个微凸镜3；
2)减薄：将所述影像芯片的硅衬底10全部去除；去除方式可采用研磨、干法蚀刻或湿法腐蚀的任一种；
3)开窗：对所述影像芯片的绝缘层4开窗，暴露其内的内部互连层5以便后续进行电连接；可采用光刻和氧化硅刻蚀的任一种工艺进行绝缘层4开窗；
4)重布线：在所述绝缘层4内进行重布线形成与所述内部互连层5电连接的金属互连层6；具体的重布线工艺可采用以下两种方式：一、通过PVD种子层，光刻线路，种子层刻蚀形成线路，去胶后通过化学镀的方法形成可靠的电连接；二、通过PVD种子层，光刻线路，电镀线路，去胶后进行种子层刻蚀来实现重布线工艺；
5)塑封保护：通过光刻工艺对重布线进行塑封保护并形成UBM图形；
6)加工金属焊球：在影像芯片的背面形成锡球阵列，以便后期高效的与基板进行组装；具体的加工金属焊球的方式采用植球或印刷锡膏回流任一种成球工艺。
7)切割：将影像芯片晶圆分切成单颗封装好的影像芯片。
上述步骤1)中玻璃盖板若采用的一厚一薄2片玻璃通过临时键合胶结合在一起，需要在分割前通过激光或机械任一种方式解键合分离2片玻璃，保留其中薄的玻璃，然后将保留的玻璃表面清洗干净。
以上实施例只是阐述了本发明的基本原理和特性，本发明不受上述事例限制，在不脱离本发明精神和范围的前提下，本发明还有各种变化和改变，这些变化和改变都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (9)

1.一种背照式影像芯片的晶圆级低成本封装工艺，其包括以下步骤：
1)键合：采用高透光性能的热压键合胶将盖板玻璃和影像芯片的硅晶圆无空腔的永久键合在一起，所述影像芯片自下而上依次为硅衬底、绝缘层和硅晶圆，所述绝缘层内设置有与硅晶圆光学连接的内部互连层，所述硅晶圆上设置有若干个微凸镜；
2)减薄：将所述影像芯片的硅衬底全部去除；
3)开窗：对所述影像芯片的绝缘层开窗，暴露其内的内部互连层以便后续进行电连接；
4)重布线：在所述绝缘层内进行重布线形成与所述内部互连层电连接的金属互连层；
5)塑封保护：通过光刻工艺对重布线进行塑封保护并形成UBM图形；
6)加工金属焊球：在影像芯片的背面形成锡球阵列，以便后期高效的与基板进行组装；
7)切割：将影像芯片晶圆分切成单颗封装好的影像芯片。
2.根据权利要求1所述的背照式影像芯片的晶圆级低成本封装工艺，其特征在于，所述步骤1)中玻璃盖板采用的一厚一薄2片玻璃通过临时键合胶结合在一起，需要在分割前通过激光或机械任一种方式解键合分离2片玻璃，保留其中薄的玻璃，然后将保留的玻璃表面清洗干净。
3.根据权利要求1所述的背照式影像芯片的晶圆级低成本封装工艺，其特征在于，所述步骤2)中通过研磨、干法蚀刻或湿法腐蚀的任一种方式进行硅衬底去除。
4.根据权利要求1所述的背照式影像芯片的晶圆级低成本封装工艺，其特征在于，所述步骤3)中通过光刻和氧化硅刻蚀的任一种工艺对绝缘层开窗。
5.根据权利要求1所述的背照式影像芯片的晶圆级低成本封装工艺，其特征在于，所述步骤4)中通过PVD种子层，光刻线路，种子层刻蚀形成线路，去胶后通过化学镀的方法形成可靠的电连接来实现整个重布线工艺流程。
6.根据权利要求1所述的背照式影像芯片的晶圆级低成本封装工艺，其特征在于，所述步骤4)中通过PVD种子层，光刻线路，电镀线路，去胶后进行种子层刻蚀来实现重布线工艺。
7.根据权利要求1所述的背照式影像芯片的晶圆级低成本封装工艺，其特征在于，所述步骤6)中通过植球或印刷锡膏回流任一种成球工艺加工金属焊球。
8.一种背照式影像芯片的晶圆级低成本封装结构，其包括盖板玻璃和影像芯片，其特征在于，所述影像芯片包括硅晶圆，所述硅晶圆的表面设置有若干个微凸镜，其背面设置有绝缘层，所述盖板玻璃采用高透光性能的热压键合胶与所述硅晶圆的表面无空腔的永久键合在一起。
9.根据权利要求8所述的背照式影像芯片的晶圆级低成本封装结构，其特征在于，所述绝缘层内设置有与硅晶圆光学连接的内部互连层，所述绝缘层上开窗且窗内设置有与所述内部互连层电连接的金属互连层，配合金属互连层设置有塑封保护层并形成UBM图形，所述塑封保护层上设置有与所述金属互连层电连接的金属焊球。
CN201510173536.8A 2015-04-13 2015-04-13 背照式影像芯片的晶圆级低成本封装工艺和结构 Pending CN104795338A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510173536.8A CN104795338A (zh) 2015-04-13 2015-04-13 背照式影像芯片的晶圆级低成本封装工艺和结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510173536.8A CN104795338A (zh) 2015-04-13 2015-04-13 背照式影像芯片的晶圆级低成本封装工艺和结构

Publications (1)

Publication Number Publication Date
CN104795338A true CN104795338A (zh) 2015-07-22

Family

ID=53560055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510173536.8A Pending CN104795338A (zh) 2015-04-13 2015-04-13 背照式影像芯片的晶圆级低成本封装工艺和结构

Country Status (1)

Country Link
CN (1) CN104795338A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023931A (zh) * 2015-08-03 2015-11-04 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片模组结构及其制作方法
CN105140253A (zh) * 2015-08-03 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
CN107946335A (zh) * 2017-12-22 2018-04-20 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
CN108496177A (zh) * 2017-06-07 2018-09-04 深圳市汇顶科技股份有限公司 芯片封装结构、方法和终端设备
CN111441072A (zh) * 2020-03-27 2020-07-24 绍兴同芯成集成电路有限公司 一种先晶粒切割后双面电镀的晶粒生产方法
CN111952196A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 凹槽芯片嵌入工艺
CN113443602A (zh) * 2021-06-02 2021-09-28 中国科学院地质与地球物理研究所 微机电系统芯片晶圆级封装结构及其制造工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945818A (zh) * 2006-10-17 2007-04-11 晶方半导体科技（苏州）有限公司 双层引线封装结构及其制造方法
CN102054715A (zh) * 2009-11-06 2011-05-11 台湾积体电路制造股份有限公司 背照式图像传感器的制造方法
US20140252526A1 (en) * 2013-03-08 2014-09-11 Sony Corporation Semiconductor device, manufacturing method, and electronic apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945818A (zh) * 2006-10-17 2007-04-11 晶方半导体科技（苏州）有限公司 双层引线封装结构及其制造方法
CN102054715A (zh) * 2009-11-06 2011-05-11 台湾积体电路制造股份有限公司 背照式图像传感器的制造方法
US20140252526A1 (en) * 2013-03-08 2014-09-11 Sony Corporation Semiconductor device, manufacturing method, and electronic apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023931A (zh) * 2015-08-03 2015-11-04 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片模组结构及其制作方法
CN105140253A (zh) * 2015-08-03 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
CN105140253B (zh) * 2015-08-03 2018-05-22 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
CN108496177A (zh) * 2017-06-07 2018-09-04 深圳市汇顶科技股份有限公司 芯片封装结构、方法和终端设备
CN107946335A (zh) * 2017-12-22 2018-04-20 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
CN107946335B (zh) * 2017-12-22 2020-10-27 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
CN111441072A (zh) * 2020-03-27 2020-07-24 绍兴同芯成集成电路有限公司 一种先晶粒切割后双面电镀的晶粒生产方法
CN111952196A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 凹槽芯片嵌入工艺
CN111952196B (zh) * 2020-08-24 2024-04-26 浙江集迈科微电子有限公司 凹槽芯片嵌入工艺
CN113443602A (zh) * 2021-06-02 2021-09-28 中国科学院地质与地球物理研究所 微机电系统芯片晶圆级封装结构及其制造工艺
CN113443602B (zh) * 2021-06-02 2023-12-08 中国科学院地质与地球物理研究所 微机电系统芯片晶圆级封装结构及其制造工艺

Similar Documents

Publication Publication Date Title
CN104795338A (zh) 背照式影像芯片的晶圆级低成本封装工艺和结构
US8922026B2 (en) Chip package and fabrication method thereof
CN101800207B (zh) 半导体器件的封装结构及其制造方法
US8319329B2 (en) Stacked integrated circuit package having recessed sidewalls
KR100743648B1 (ko) 웨이퍼 레벨 시스템 인 패키지의 제조방법
CN108597998A (zh) 晶圆级系统封装方法及封装结构
US7863092B1 (en) Low cost bumping and bonding method for stacked die
CN105140253B (zh) 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
TWI382477B (zh) 電子元件的晶圓級封裝及其製造方法
CN102148220A (zh) 半导体装置
CN103280449B (zh) 一种背照图像传感器的制造方法
US20170018485A1 (en) Flipped die stack assemblies with leadframe interconnects
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
CN107665819A (zh) 半导体管芯切割及由此形成的结构
CN102637713B (zh) 一种含有金属微凸点的图像传感器封装方法
WO2019127337A1 (zh) 一种半导体芯片的封装结构及其封装方法
US20160027746A1 (en) Semiconductor Chip and Method for Forming a Chip Pad
TWI234261B (en) Method of forming wafer backside interconnects
CN101807560A (zh) 半导体器件的封装结构及其制造方法
CN103855173A (zh) 一种图像传感器的圆片级封装方法及封装结构
US20190081018A1 (en) Method for preparing a semiconductor package
CN105023931A (zh) 一种背照式影像芯片模组结构及其制作方法
CN104733381A (zh) 一种晶圆硅穿孔互连工艺
CN102544040B (zh) 利用TSV技术实现GaAs图像传感器的圆片级封装方法
CN103779245A (zh) 芯片封装方法及封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150722

RJ01 Rejection of invention patent application after publication