CN1945818A - 双层引线封装结构及其制造方法 - Google Patents

Abstract

本发明提供一种双层引线封装结构及制造方法，在形成空腔的玻璃上覆有兼容焊垫，玻璃与半导体相粘结，芯片上元件容纳在空腔内，芯片背面的绝缘材料将第二层玻璃与芯片结合；在第二玻璃上涂覆绝缘材料；绝缘材料上沉积有金属层、并被开孔分隔，形成开孔的金属层上覆有焊接掩膜，焊接掩膜也被开孔，金属层的部分表面露出；第二金属层沉积在已开孔和V形沟道的焊接掩膜上，第二金属层上也包覆有焊接掩膜，附着焊接凸起；兼容焊垫与第一金属层和第二金属层电连通。本发明所形成的T－L－U或2T－2U形双层引线结构，可满足单位面积焊垫数量相当大的技术需求，能够在芯片的上表面节约更多的空间以用于引线设计，从而显著提高电连接的可靠性。

Description

双层引线封装结构及其制造方法

技术领域

本发明涉及一种晶圆级芯片尺寸封装结构，尤其涉及一种双层引线封装结构和制造该封装结构的方法。

背景技术

随着半导体工业中电子器件微型化和电路集成密度的提高，芯片尺寸封装技术(CSP)得到了迅速发展，其封装尺寸与半导体芯片尺寸相似。传统的封装技术如引线结合法、自动带载结合法(TAB)、倒装芯片，都具有各自的缺点。在引线结合法和自动带载结合法中，半导体封装的尺寸要远大于芯片的原始尺寸。倒装芯片封装通过芯片的导电焊料凸起将电子元件面向下，使电路侧朝下，安装在基板/承载体上直接电连通，倒装芯片封装由于晶圆和基板之间大的热膨胀失配，会引起焊球结合处的破裂。芯片尺寸封装可以在单个芯片上直接进行封装；也可以在整片晶圆上进行封装后，再把封装完的晶圆切割得到封装了的芯片。后一种称此为晶圆级芯片尺寸封装(WLCSP)。晶圆级芯片尺寸封装通常是把半导体芯片上外围排列的兼容垫片通过再分布过程分布成面阵排列的大量金属焊球，有时被称为焊料凸起。在WLCSP表面的焊膜凸起在直径上更大，凸起之间间距更远，因此WLCSP的印刷电路板组装相应地更为结实。WLCSP技术与其他封装类型相比，具有更优越的电性能和更低的制造成本。

以色列Shellcase公司开发的ShellOP、ShellOC和ShellUT的先进WLCSP技术，主要用来封装光学和图像传感器，例如集成在硅晶片上的电荷耦合器件(CCD)或CMOS成像器。目前，CCD和CMOS图像传感器被大量应用在电子产品中。与其它封装方法不同，Shellcase公司的封装工艺不需要引线框架或引线结合。简而言之，ShellOP制程采用玻璃/硅/玻璃的三明治结构，获得图像传感能力，并且保护图像传感器免受外部环境的污染。ShellOC制程采用相同的三明治结构，但在第一玻璃层上构建了额外的空腔，用于容纳上述图像传感器和其上的微透镜，这样成像质量会进一步提高，因此ShellOC是一种封装带有微透镜的图像传感器的技术方案。在ShellUT封装中，空腔仍被保留，但第二玻璃层被去除，以使相关的封装高度减小。

如图1中所示的ShellOC封装芯片的横截面图，可观察到，带有空腔壁的顶部玻璃5覆盖以保护带有兼容焊垫15的硅芯片20，环氧树脂25使第二玻璃30与芯片20结合。在此结合之前，使用了光刻技术和等离子刻蚀技术，这样芯片20上的兼容焊垫15已经被部分暴露。当焊接掩膜被涂覆在玻璃30上后，随后进行半切开槽，从而通过沉积，使反向引线40以“T”形电连通到兼容焊垫15。引线40被涂覆带有保护性焊膜掩膜45，焊接掩膜45是介电材料，能够阻止引线40与外部接触，使其电绝缘，并保护引线表面抵抗侵蚀。焊料凸起50被贴覆在引线40底端，适用众所周知的方法进行印刷电路板的装配；焊料凸起50可用已知的方法，例如网版印刷来形成。

在WLCSP技术中，仅使用了单层引线。由于焊接凸起面的空间有限，兼容焊垫的数量也受到限制。

发明内容

本发明的目的是提供一种晶圆级芯片尺寸双层引线封装结构及其制造方法，从而可以在封装芯片的焊接凸起面节约更多的空间用于引线布局，以允许单位面积上更多兼容焊垫的应用，并可以显著提高电连接的可靠性。

本发明的目的通过以下技术方案来实现：

双层引线封装结构，包括：其上设有芯片的晶体基片，芯片外围密布排列兼容焊垫；设于芯片和基片正面的第一玻璃封装层；设于基片背面的绝缘材料层；其特征在于：在所述绝缘材料层背面沉积有第一金属层，所述第一金属层中央位置设有开孔；在带有开孔的第一金属层背面上覆盖有第一焊接掩膜层，在所述第一焊接掩膜层上设置有至少一个开孔，使得第一金属层有部分表面通过所述第一焊接掩膜层上的开孔被露出；在所述封装结构的侧面和已开孔的焊接掩膜层的背面沉积有第二金属层；在第二金属层的底端设有焊料凸起，从而使所述兼容焊垫通过所述第二金属层和所述第一金属层与所述焊接凸起电连通。

进一步地，上述的双层引线封装结构，所述第二金属层和所述兼容焊垫之间的电连通呈“T”形连接，所述第一金属层和所述第二金属层之间的电连通呈“L-U”形连接，所述兼容焊垫到所述焊接凸起之间的电连通呈“T-L-U”形连接。

更进一步地，上述的双层引线封装结构，所述第二金属层和所述兼容焊垫之间的电连通呈“T”形连接，所述第一金属层和所述第二金属层之间的电连通呈“T-2U”形连接，所述兼容焊垫到所述焊接凸起之间的电连通呈“2T-2U”形连接。

更进一步地，上述的双层引线封装结构，在所述晶体基片和所述第一玻璃封装层之间设有空腔壁。

更进一步地，上述的双层引线封装结构，在所述绝缘材料层和所述第一金属层之间设置有第二玻璃封装层；在所述第二玻璃封装层和所述第一金属层之间设有第二焊接掩膜层，以起到应力缓冲作用，并增强第一金属层的附着能力。

更进一步地，上述的双层引线封装结构，所述晶体基片和所述第一玻璃封装层之间设有空腔壁；在所述绝缘材料层和所述第一金属层之间设置有第二玻璃封装层；在所述第二玻璃封装层和所述第一金属层之间设有第二焊接掩膜层，以起到应力缓冲作用，并增强第一金属层的附着能力。

再进一步地，上述的双层引线封装结构的制造方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个所述基片上的芯片外围设有多个兼容焊垫；在所述晶圆上的芯片和基片正面设置第一玻璃封装层；在所述晶圆的基片背面设置绝缘层；在所述绝缘层背面沉积第一金属层，并在所述第一金属层中央位置设置开孔；在带有开孔的第一金属层背面上覆盖第一焊接掩膜层，在所述第一焊接掩膜层上设置至少一个开孔，使得第一金属层有部分表面通过所述第一焊接掩膜层上的开孔被露出；在所述封装装置的侧面和已开孔的焊接掩膜层的背面沉积第二金属层；在第二金属层的底端设有焊料凸起，从而使所述兼容焊垫通过所述第二金属层和所述第一金属层与所述焊接凸起电连通；切割所述晶圆，形成单个的晶圆级封装结构。

再进一步地，上述的双层引线封装结构的制造方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个所述基片上的芯片外围设有多个兼容焊垫；在所述晶圆上的芯片和基片正面设置第一玻璃封装层；在所述第一玻璃封装层上形成空腔壁，从而在所述晶体基片和所述第一玻璃封装层之间形成容纳基片上的芯片的空腔；在所述晶圆的基片背面设置绝缘层；在所述绝缘层背面沉积第一金属层，并在所述第一金属层中央位置设置开孔；在带有开孔的第一金属层背面上覆盖第一焊接掩膜层，在所述第一焊接掩膜层上设置至少一个开孔，使得第一金属层有部分表面通过所述第一焊接掩膜层上的开孔被露出；在所述封装装置的侧面和已开孔的焊接掩膜层的背面沉积第二金属层；在第二金属层的底端设有焊料凸起，从而使所述兼容焊垫通过所述第二金属层和所述第一金属层与所述焊接凸起电连通；切割所述晶圆，形成单个的晶圆级封装结构。

再进一步地，上述的双层引线封装结构的制造方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个所述基片上的芯片外围密布排列兼容焊垫；在所述晶圆上的芯片和基片正面设置第一玻璃封装层；在所述晶圆的基片背面设置绝缘层；在所述绝缘材料层背面设置第二玻璃封装层；在所述第二玻璃封装层背面设置第二焊接掩膜层，然后在所述第二焊接掩膜层背面沉积第一金属层；并在所述第一金属层中央位置设置开孔；在带有开孔的第一金属层背面上覆盖第一焊接掩膜层，在所述第一焊接掩膜层上设置至少一个开孔，使得第一金属层有部分表面通过所述第一焊接掩膜层上的开孔被露出；在所述封装结构的侧面和已开孔的焊接掩膜层的背面沉积第二金属层；在第二金属层的底端设有焊料凸起，从而使所述兼容焊垫通过所述第二金属层和所述第一金属层与所述焊接凸起电连通；切割所述晶圆，形成单个的晶圆级封装结构。

再进一步地，上述的双层引线封装结构的制造方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个所述基片上的芯片外围设有多个兼容焊垫；在所述晶圆上的芯片和基片正面设置第一玻璃封装层；在所述第一玻璃封装层上形成空腔壁，从而在所述晶体基片和所述第一玻璃封装层之间形成容纳基片上的芯片的空腔；在所述晶圆的基片背面设置绝缘层；在所述绝缘材料层背面设置第二玻璃封装层；在所述第二玻璃封装层背面设置第二焊接掩膜层，然后在所述第二焊接掩膜层背面沉积第一金属层；并在所述第一金属层中央位置设置开孔；在带有开孔的第一金属层背面上覆盖第一焊接掩膜层，在所述第一焊接掩膜层上设置至少一个开孔，使得第一金属层有部分表面通过所述第一焊接掩膜层上的开孔被露出；在所述封装装置的侧面和已开孔的焊接掩膜层的背面沉积第二金属层；在第二金属层的底端设有焊料凸起，从而使所述兼容焊垫通过所述第二金属层和所述第一金属层与所述焊接凸起电连通；切割所述晶圆，形成单个的晶圆级封装结构。

再进一步地，上述的双层引线封装结构的制造方法，所述第二金属层和所述兼容焊垫之间的电连通呈“T”形连接，所述第一金属层和所述第二金属层之间的电连通呈“L-U”形连接，所述兼容焊垫到所述焊接凸起之间的电连通呈“T-L-U”形连接。

再进一步地，上述的双层引线封装结构的制造方法，所述第二金属层和所述兼容焊垫之间的电连通呈“T”形连接，所述第一金属层和所述第二金属层之间的电连通呈“T-2U”形连接，所述兼容焊垫到所述焊接凸起之间的电连通呈“2T-2U”形连接。

本发明技术方案的突出的实质性特点和显著的进步主要体现在：

①实现兼容焊垫相当大的单位面积数量的应用，以在芯片上引线面能节约更多的空间用于引线设计；

②产生更可靠的电连接，显著提高电连接的可靠性。

附图说明

下面结合附图对本发明技术方案作进一步说明：

图1：背景技术带有一层引线结构及其“T”形结合的ShellOC封装芯片的截面示意图；

图2～13：“T-L-U”形结合的ShellOC双层引线封装结构的封装工艺流程图；

图14～17：“2T-2U”形结合的双层引线封装结构的ShellOC封装芯片的示意图；

图18：“2T-2U”形结合的ShellOC双层引线封装结构的立体示意图；

图19：“2T-2U”形结合的双层引线封装结构的ShellUT封装芯片的截面示意图。

图中各附图标记的含义见下表：

附图标记	含义	附图标记	含义	附图标记	含义
						1	光学元件	5	第一玻璃层	10	空腔壁
15	兼容焊垫	20	芯片	25	绝缘材料层
						30	第二玻璃层	35	第一焊接掩膜层	36	第二焊接掩膜层
40	第一金属层	41	第二金属层	45	保护性焊接掩膜层

附图标记	含义	附图标记	含义	附图标记	含义
						50	焊接凸起	60	“T”形连接点	65	“L”形连接点
70	“U”形连接点

具体实施方式

本发明提供一种双层引线结构及其制造方法，用于替代Shellcase晶片级芯片尺寸封装技术中现有的单层外部引线结构。其中具有T-L-U形结合和2T-2U形结合的双层引线结构，作为本发明的首选实施例给予说明；具有这样的双层引线结构，可以实现兼容焊垫相当大的单位面积数量的应用，以在封装芯片下表面节约更多的空间用于引线设计，同时产生更可靠的电连接，显著提高电连接的可靠性。

实施例1：

“T-L-U”形结合的ShellOC双层引线封装结构，如图13所示，在芯片外围密布排列兼容焊垫15，第一玻璃层5与芯片20相粘结，芯片上光学/图象传感器元件1容纳在空腔内，芯片背面的绝缘材料层25将第二层玻璃层30与芯片20结合，形成“玻璃-硅-玻璃”三明治结构；在第二玻璃层30上涂覆第二焊接掩膜层36，以起到应力缓冲作用，并增强第一金属层的附着能力；第二焊接掩膜36上沉积有第一金属层40、并被开孔分隔，形成开孔的金属层40上覆有第一焊接掩膜层35，焊接掩膜层35也被开孔，第一金属层40的部分表面露出；兼容焊垫15的侧面露出并形成V形沟道；第二金属层41沉积在已开孔和V形沟道的焊接掩膜上，第二金属层41上包覆有保护性焊接掩膜层45，附着焊接凸起50；兼容焊垫的暴露侧面电连接至第二金属层41，呈“T”形连接点；兼容焊垫15与第一金属层40和第二金属层41电连通。

需说明的是，第一金属层40和第二金属层41的电连通呈“L-U”形连接，形成“T-L-U”形结合的双层引线封装结构，如图13所示。其中，玻璃层5为对光透明的，但对第二玻璃层30无此要求，两玻璃的热膨胀系数尽量与半导体芯片材料的相近，焊接掩膜都是耐高温的，金属层一般是Al，但不限于Al。

本发明的一个优选实施例是基于SchellOC技术，其封装工艺流程如图2～13所示。即：

首先，在第一玻璃层5上，形成空腔壁10，如图2；

具有空腔壁10的玻璃层5覆盖硅芯片20，光学或图像传感器1位于硅芯片20的中心，并且外围阵列排布焊垫15并位于其上，其中光学元件1(位于中心的阴影部分所示)被容纳在空腔内，防止光学/图像元件被外界环境污染，如图3；

在这之后，芯片20的背面采用光刻和等离子技术被选择性地蚀刻，兼容焊垫15的部分表面穿过形成在其间的沟槽而被暴露，如图4；

绝缘材料25充分填充沟槽并覆盖硅片斜面和兼容焊垫15的暴露部分，然后，第二层玻璃30与硅芯片20结合，如图5；

于是，ShellOC技术制造出“玻璃-硅-玻璃”三明治结构。作为用于后续开槽的机械缓冲层焊接掩膜36被涂覆在玻璃30上，如图6；

接下来，进行金属沉积40，代替标准工艺流程中的开槽，如图7；

这一金属层沉积之后，通过光刻技术在第一金属层40上建造开孔，如图8；

之后，一个可光成像的焊接掩膜35放置在已形成开孔的金属层40上，金属层40被填充有焊接掩膜的开孔分开隔离，如图9；

焊接掩膜35加工用来光刻预先确定的开孔，因此第一金属层40的部分被暴露，沿着划线做缺口使兼容焊垫15的侧面露出并形成V形沟道，如图10；

然后第二个金属层41沉积在已开孔和V形沟道的焊接掩膜35上，以使兼容焊垫15与第一层金属40和第二金属层41电连通，如图11；

第二金属层41通过光刻进一步成图，这与标准Shellcase型封装过程一样(图1)；

在第二金属层41上包覆保护性焊接掩膜45，如图12；

附着焊接凸起50，如图13；

上述封装处理工艺完成之后，再通过切片的方法将封装芯片从整个晶片中分离出来，至此，封装结构构建完毕。

通过以上技术方案的描述可见，本发明通过变更路线和重新配置双层结构中的电连通引线通道，兼容焊垫15沿着缺口边缘直接与第二金属层41电连通，同时，兼容焊垫15也与第一金属层40电连通。后者的电连通通过如图圆圈标记所示的“T”、“L”和“U”形结合顺序实现，称其为具有“T”、“L”和“U”形结合的双层引线结构。之后的封装步骤，与标准Shellcase型封装过程一样，依次在第二金属层41上包覆保护性焊接掩膜45、附着焊接凸起50，第二金属层41和兼容焊垫15之间的电连通呈“T”形连接，第一金属层40和第二金属层41之间的电连通呈“L-U”形连接，兼容焊垫15到焊接凸起50之间的电连通呈“T-L-U”形连接。很明显，这种结构的电连通稳定性优于图1所示的结构。

实施例2：

为进一步提高电连通可靠性，第二金属层41和兼容焊垫15之间的电连通呈“T”形连接，第一金属层40和第二金属层41之间的电连通呈“T-2U”形连接，兼容焊垫15到焊接凸起50之间的电连通呈“2T-2U”形连接；形成“2T-2U”形结合的双层引线封装结构。

相对于上述实施例执行与图2～9所示相同的过程，但是之后工艺，在焊接掩膜35上构造与图10所示开孔(1“U”形)不同的开孔(2“U”形)，如图14；然后第二个金属层41沉积在已开孔和V形沟道的焊接掩膜上，以使兼容焊垫15与第一层金属40和第二金属层41电连通，如图15；在第二金属层41上包覆保护性焊接掩膜45，如图16；附着焊接凸起50，如图17。这样便形成了具有2“T”和2“U”电连接方式的双层引线结构，其立体图如图18所示。这种封装结构电连接性能十分可靠，即使底部边缘的T形结合破损，电连通仍能保持完好。

实施例3：

值得注意的是，具有“T”、“L”和“U”形和2“T”、2“L”和2“U”形结合的双层引线结构可应用于ShellUT和ShellOP封装，图19是“2T-2U”形式结合的ShellUT封装芯片的截面示意图，其封装过程与实施例1相似，所以不再重复描述。

本发明不仅仅局限于上述实施例，给出的例子仅是优选的说明性范例。凡包含本发明的技术理念，采用等同变换或者等效替换而形成的技术方案，均落在本发明权利保护范围之内。

Claims (12)

1.双层引线封装结构，包括：其上设有芯片的晶体基片，芯片外围密布排列兼容焊垫[15]；设于芯片和基片正面的第一玻璃封装层[5]；设于基片背面的绝缘材料层[25]；其特征在于：在所述绝缘材料层背面沉积有第一金属层[40]，所述第一金属层中央位置设有开孔；在带有开孔的第一金属层背面上覆盖有第一焊接掩膜层[35]，在所述第一焊接掩膜层[35]上设置有至少一个开孔，使得第一金属层有部分表面通过所述第一焊接掩膜层[35]上的开孔被露出；在所述封装结构的侧面和已开孔的焊接掩膜层的背面沉积有第二金属层[41]；在第二金属层的底端设有焊料凸起[50]，从而使所述兼容焊垫[15]通过所述第二金属层[41]和所述第一金属层[40]与所述焊接凸起[50]电连通。

2.根据权利要求1所述的双层引线封装结构，特征在于：所述第二金属层[41]和所述兼容焊垫[15]之间的电连通呈“T”形连接，所述第一金属层[40]和所述第二金属层[41]之间的电连通呈“L-U”形连接，所述兼容焊垫[15]到所述焊接凸起[50]之间的电连通呈“T-L-U”形连接。

3.根据权利要求1所述的双层引线封装结构，特征在于：所述第二金属层[41]和所述兼容焊垫[15]之间的电连通呈“T”形连接，所述第一金属层[40]和所述第二金属层[41]之间的电连通呈“T-2U”形连接，所述兼容焊垫[15]到所述焊接凸起之间的电连通呈“2T-2U”形连接。

4.根据权利要求1所述的双层引线封装结构，特征在于：在所述晶体基片和所述第一玻璃封装层之间设有空腔壁[10]。

5.根据权利要求1所述的双层引线封装结构，特征在于：在所述绝缘材料层[25]和所述第一金属层[40]之间设置有第二玻璃封装层[30]；在所述第二玻璃封装层[30]和所述第一金属层[40]之间设有第二焊接掩膜层[36]。

6.根据权利要求1所述的双层引线封装结构，特征在于：在所述晶体基片和所述第一玻璃封装层之间设有空腔壁[10]；在所述绝缘材料层[25]和所述第一金属层[40]之间设置有第二玻璃封装层[30]；在所述第二玻璃封装层[30]和所述第一金属层[40]之间设有第二焊接掩膜层[36]。

7.双层引线封装结构的制造方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个所述基片上的芯片外围密布排列兼容焊垫[15]；在所述晶圆上的芯片和基片正面设置第一玻璃封装层[5]；在所述晶圆的基片背面设置绝缘层[25]；在所述绝缘层[25]背面沉积第一金属层[40]，并在所述第一金属层中央位置设置开孔；在带有开孔的第一金属层背面上覆盖第一焊接掩膜层[35]，在所述第一焊接掩膜层[35]上设置至少一个开孔，使得第一金属层有部分表面通过所述第一焊接掩膜层[35]上的开孔被露出；在所述封装结构的侧面和已开孔的焊接掩膜层的背面沉积第二金属层[41]；在第二金属层的底端设有焊料凸起[50]，从而使所述兼容焊垫[25]通过所述第二金属层[41]和所述第一金属层[40]与所述焊接凸起[50]电连通；切割所述晶圆，形成单个的晶圆级封装结构。

8.根据权利要求7所述的双层引线封装结构的制造方法，其特征在于：在所述第一玻璃封装层上形成空腔壁[10]，使晶体基片和所述第一玻璃封装层[5]之间形成容纳基片上的芯片的空腔。

9.根据权利要求7所述的双层引线封装结构的制造方法，其特征在于：在所述绝缘层[25]背面设置第二玻璃封装层[30]，并在第二玻璃封装层[30]背面设置第二焊接掩膜层[36]，然后再于第二焊接掩膜层[36]背面沉积第一金属层[40]。

10.根据权利要求7所述的双层引线封装结构的制造方法，其特征在于：在所述第一玻璃封装层上形成空腔壁[10]，使晶体基片与所述第一玻璃封装层[5]之间形成容纳设置在基片上的芯片的空腔；同时，在所述绝缘层[25]背面设置第二玻璃封装层[30]，并在第二玻璃封装层[30]背面设置第二焊接掩膜层[36]，然后再于第二焊接掩膜层[36]背面沉积第一金属层[40]。

11.根据权利要求7～10所述的任意一种双层引线封装结构的制造方法，其特征在于：所述第二金属层[41]和所述兼容焊垫[15]之间的电连通呈“T”形连接，所述第一金属层[40]和所述第二金属层[41]之间的电连通呈“L-U”形连接，所述兼容焊垫[15]到所述焊接凸起[50]之间的电连通呈“T-L-U”形连接。

12.根据权利要求7～10所述的任意一种双层引线封装结构的制造方法，其特征在于：所述第二金属层[41]和所述兼容焊垫[15]之间的电连通呈“T”形连接，所述第一金属层[40]和所述第二金属层[41]之间的电连通呈“T-2U”形连接，所述兼容焊垫[15]到所述焊接凸起[50]之间的电连通呈“2T-2U”形连接。

Images