CN100423249C

CN100423249C - “n”形电连接晶圆级芯片尺寸封装结构及其制造方法

Info

Publication number: CN100423249C
Application number: CNB2006100968075A
Authority: CN
Inventors: 俞国庆; 王宥军; 徐琴琴; 王庆蔚; 王蔚
Original assignee: CHINA WLCSP Ltd
Current assignee: China Wafer Level CSP Co Ltd
Priority date: 2006-10-17
Filing date: 2006-10-17
Publication date: 2008-10-01
Anticipated expiration: 2026-10-17
Also published as: CN1949491A

Abstract

本发明提供一种“N”形封装结构及制造方法，在第一玻璃上形成空腔壁；具有空腔壁的玻璃覆盖硅芯片，硅芯片外围密布排列兼容焊盘，光学/图像部件被容纳入空腔；芯片被选择性地蚀刻，构成沟道使兼容焊盘的部分暴露；绝缘材料填充沟道，覆盖已暴露的硅坡道和兼容焊盘，绝缘材料将第二玻璃粘结到硅芯片；蚀刻之后将焊接掩膜包覆在玻璃上；兼容焊盘的横向侧、顶和底侧的部分被暴露；金属沉积外引线、并被开孔分隔，引线以“N”形连接方式电连接到焊盘；引线上包覆焊接掩膜，附着焊接凸起。本发明“N”形电连接方式还可应用于ShellUT封装和ShellOP封装，大面积暴露的兼容焊盘和引线之间产生更可靠的电连接，显著提高电连接的可靠性。

Description

“N”形电连接晶圆级芯片尺寸封装结构及其制造方法

技术领域

本发明涉及一种晶圆级芯片尺寸封装结构，尤其是一种“N”形电连接的晶圆级芯片尺寸封装结构，以及制造该封装结构的方法，属于集成电路封装技术领域。

背景技术

随着半导体工业电子器件微型化和电路集成密度的增加，芯片尺寸封装技术(CSP)得到了迅速发展，其封装尺寸与半导体芯片尺寸相似。传统的封装技术如引线结合法、自动带载结合法(TAB)、倒装芯片，都具有各自的缺点。在引线结合法和自动带载结合法中，半导体封装的尺寸要远大于芯片的原始尺寸。倒装芯片封装通过芯片的导电焊料凸起将电子元件面向下，使电路侧朝下，安装在基板/承载体上直接电连通，倒装芯片封装由于晶圆和基板之间大的热膨胀失配，会引起焊球结合处的破裂。芯片尺寸封装可以在单个芯片上直接进行封装；也可以在整片晶圆上进行封装后，再把封装完的晶圆切割得到封装了的芯片。后一种称此为晶圆级芯片尺寸封装(WLCSP)。晶圆级芯片尺寸封装通常是把半导体芯片上外围排列的兼容垫片通过再分布过程分布成面阵排列的大量金属焊球，有时被称为焊料凸起。在WLCSP表面的焊接凸起在直径上更大，凸起之间间距更远，因此WLCSP的印刷电路板组装相应地更为结实。WLCSP技术与其他封装类型相比，具有更优越的电性能和更低的制造成本。

以色列Shellcase公司开发的ShellOP、ShellOC和ShellUT的先进WLCSP技术，主要用来封装光学和图像传感器，例如集成在硅晶片上的电荷耦合器件(CCD)或CMOS成像器。目前，CCD和CMOS图像传感器被大量应用在电子产品中。与其他封装方法不同，Shellcase公司的封装工艺不需要引线框架或引线结合。简而言之，ShellOP制程采用玻璃/硅/玻璃的三明治结构，获得图像传感能力，并且保护图像传感器免受外部环境的污染。ShellOC制程采用相同的三明治结构，但在第一玻璃封装层上构建了额外的空腔，用于容纳上述图像传感器和其上的微透镜，这样成像质量会进一步提高，因此ShellOC是一种封装带有微透镜的图像传感器的技术方案。在ShellUT封装中，空腔仍被保留，但第二玻璃封装层被去除，以使相关的封装高度减小。

图1所示ShellOC封装芯片的横截面图，带有空腔壁的顶部玻璃5覆盖以保护带有兼容焊盘15的芯片20，环氧树脂25使第二玻璃封装层30与芯片20结合。在此结合之前，使用光刻技术和等离子体刻蚀技术，这样芯片20上的兼容焊盘15已经被部分暴露。当焊接掩膜35被涂覆在玻璃30上后，随后进行开槽，从而通过沉积，使反向引线40以“T”形结合的形式电连通到兼容焊盘15，如图圆环标记所示缩微“T”形连接点形式。引线40被涂覆有保护性焊接掩膜45，焊接掩膜45是介电材料，能够阻止引线40与外部接触，使其电绝缘，并保护引线表面抵抗侵蚀。焊料凸起50被贴覆在引线40底端，适用众所周知的方法进行印刷电路板的装配；焊料凸起50可用已知的方法，例如网版印刷来形成。

显然，所形成的“T”形连接点55，在封装期间或封装后经受应力形变的情况下，容易碎裂，电连接可靠性不稳定。

发明内容

本发明的目的是提供一种“N”形电连接方式的封装结构和制造该封装结构的方法，使得大面积暴露的兼容焊盘和引线之间产生更可靠的电连接，提高电连接的可靠性，“N”形电连接处的接触电阻要比“T”形电连接处的接触电阻小，显著提高线路的电气性能。

本发明的目的通过以下技术方案来实现：

“N”形电连接晶圆级芯片尺寸封装结构，包括芯片、兼容焊盘、焊接掩模，其中，所述兼容焊盘密布排列在芯片的外围，所述芯片的正面粘结有第一玻璃封装层，所述芯片的背面包覆有绝缘材料层；其特征在于：所述兼容焊盘的横向侧、顶和底侧的部分表面被暴露，为暴露表面，在所述暴露表面和所述绝缘材料层的背面沉积有外引线，所述外引线呈“N”形和所述兼容焊盘电连通，在所述绝缘材料层的下表面的外引线具有开孔，开孔的所述外引线上覆有保护性的所述焊接掩模，穿过所述焊接掩模，焊接凸起附着在所述外引线上。

进一步地，上述的“N”形电连接晶圆级芯片尺寸封装结构，在所述芯片和所述第一玻璃封装层之间设有空腔壁；兼容焊盘的横向侧、顶和底侧的暴露面与所述引线和所述焊接凸起电连通。

更进一步地，上述的“N”形电连接晶圆级芯片尺寸封装结构，在所述绝缘材料层和所述外引线之间设置有第二玻璃封装层；在所述第二玻璃封装层和所述外引线之间设有焊接掩膜层；兼容焊盘的横向侧、顶和底侧的暴露表面与所述引线和所述焊接凸起电连通。

更进一步地，上述的“N”形电连接晶圆级芯片尺寸封装结构，在所述芯片和所述第一玻璃封装层之间设有空腔壁；在所述绝缘材料层和所述外引线之间设置有第二玻璃封装层；在所述第二玻璃封装层和引线之间设有焊接掩膜层；兼容焊盘的横向侧、顶和底侧的暴露表面与所述引线和所述焊接凸起电连通。

更进一步地，制造上述“N”形电连接晶圆级芯片尺寸封装结构的方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个所述基片上的芯片外围密布排列兼容焊盘；在所述晶圆上的芯片和基片正面设置第一玻璃封装层；构成沟道使兼容焊盘的部分暴露；在所述晶圆的基片背面设置绝缘层，绝缘材料层填充沟道，覆盖已暴露的硅坡道和兼容焊盘；经等离子体刻蚀处理，兼容焊盘的横向侧、顶和底侧的部分被暴露；进行金属沉积外引线；引线与兼容焊盘呈“N”形连接点；引线设置开孔，在形成开孔的外引线上包覆保护性焊接掩膜，穿过所述焊接掩模，焊接凸起附着在所述外引线上；切割所述晶圆，形成单个的晶圆级封装结构。

更进一步地，上述“N”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个所述基片上的芯片外围密布排列兼容焊盘；在所述晶圆上的芯片和基片正面设置第一玻璃封装层；在第一玻璃封装层上形成空腔壁，光学/图像部件被容纳入空腔；芯片被选择性地蚀刻，构成沟道使兼容焊盘的部分暴露；绝缘材料层填充沟道，覆盖已暴露的硅坡道和兼容焊盘，经等离子体刻蚀处理，兼容焊盘的横向侧、顶和底侧的部分被暴露；进行金属沉积外引线；引线与兼容焊盘呈“N”形连接点；引线设置开孔，在形成开孔的外引线上包覆保护性焊接掩膜，穿过所述焊接掩模，焊接凸起附着在所述外引线上；切割所述晶圆，形成单个的晶圆级封装结构。

更进一步地，上述“N”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个所述基片上的芯片外围密布排列兼容焊盘；在所述晶圆上的芯片和基片正面设置第一玻璃封装层；芯片被选择性地蚀刻，构成沟道使兼容焊盘的部分暴露；绝缘材料层填充沟道，覆盖已暴露的硅坡道和兼容焊盘，在绝缘材料层背面设置第二玻璃封装层，绝缘材料层将第二玻璃封装层与芯片相粘结；进一步蚀刻之后将焊接掩膜包覆在第二玻璃封装层上；经等离子体刻蚀处理，兼容焊盘的横向侧、顶和底侧的部分被暴露；进行金属沉积外引线；引线与兼容焊盘呈“N”形连接点；引线设置开孔，在形成开孔的外引线上包覆保护性焊接掩膜，穿过所述焊接掩模，焊接凸起附着在所述外引线上；切割所述晶圆，形成单个的晶圆级封装结构。

更进一步地，上述“N”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个所述基片上的芯片外围密布排列兼容焊盘；在所述晶圆上的芯片和基片正面设置第一玻璃封装层；在第一玻璃封装层上形成空腔壁，光学/图像部件被容纳入空腔；芯片被选择性地蚀刻，构成沟道使兼容焊盘的部分暴露；绝缘材料层填充沟道，覆盖已暴露的硅坡道和兼容焊盘，在绝缘材料层背面设置第二玻璃封装层，绝缘材料层将第二玻璃封装层与芯片相粘结；进一步蚀刻之后将焊接掩膜包覆在第二玻璃封装层上；经等离子体刻蚀处理，兼容焊盘的横向侧、顶和底侧的部分被暴露；进行金属沉积外引线；引线与兼容焊盘呈“N”形连接点；引线设置开孔，在形成开孔的外引线上包覆保护性焊接掩膜，穿过所述焊接掩模，焊接凸起附着在所述外引线上；切割所述晶圆，形成单个的晶圆级封装结构。

再进一步地，上述“N”形电连接晶圆级芯片尺寸封装结构的制造方法，等离子体刻蚀处理的气体为氧气或其它合适气体。

本发明技术方案的突出的实质性特点和显著的进步主要体现在：

①本发明“N”形电连接方式，在大面积暴露的兼容焊盘和引线之间产生更可靠的电连接，显著提高电连接的可靠性；

②因更可靠的电连接性，导致“N”形电连接处的接触电阻要比“T”形电连接处的接触电阻小，提高了线路的电气性能。

附图说明

下面结合附图对本发明技术方案作进一步说明：

图1：背景技术中“T”形连接方式的ShellOC封装芯片的截面示意图；

图2～11：本发明“N”形连接方式的ShellOC封装结构的封装工艺流程图；

图12：本发明“N”形连接方式的ShellUT封装芯片的截面示意图；

图13：本发明“N”形连接方式的ShellOP封装芯片的截面示意图。

图中各附图标记的含义见下表：

附图标记	含义	附图标记	含义	附图标记	含义
附图标记	含义	附图标记	含义	附图标记	含义	5	第一玻璃封装层	10	空腔壁	15	兼容焊盘
20	芯片	25	绝缘层	30	第二玻璃封装层	5	第一玻璃封装层	10	空腔壁	15	兼容焊盘
20	芯片	25	绝缘层	30	第二玻璃封装层	35	焊接掩膜	40	引线	45	保护性焊接掩膜
50	焊接凸起	55	“T”形连接点	60	“N”形连接点	35	焊接掩膜	40	引线	45	保护性焊接掩膜

具体实施方式

一种“N”形连接方式的ShellOC封装结构，如图11所示，包括芯片、兼容焊盘、焊接掩膜，在芯片外围密布排列兼容焊盘15，第一玻璃封装层5与芯片20相粘结，芯片和第一玻璃封装层之间设有空腔壁10，芯片上光学/图像部件容纳在空腔内；在绝缘材料层25背面设置第二玻璃封装层30，芯片背面的绝缘材料层25将第二层玻璃30与芯片20相结合，在第二玻璃封装层30上包覆焊接掩膜35；在兼容焊盘横向侧、顶底侧的暴露面和焊接掩膜背面沉积有外引线40，形成开孔的外引线40上覆有焊接掩膜45，附着焊接凸起50；兼容焊盘15的横向侧、顶和底侧的暴露表面电连接至引线40，形成“N”形连接点；从而，兼容焊盘15通过引线40与焊接凸起50电连通。

第一玻璃封装层5材质为对光透明玻璃，对第二玻璃封装层30无此要求，两玻璃的热膨胀系数与半导体芯片材料的热膨胀系数相近，所述焊接掩膜35材质是耐高温的，所述外引线40材质为Al，但不限于Al。

本发明的一个优选实施例是基于SchellOC技术，其封装工艺流程如图2～11所示。即：

首先，在第一玻璃封装层5上形成空腔壁10，如图2所示；

具有空腔壁的玻璃5覆盖芯片20，芯片20外围密布排列兼容焊盘15，光学/图像部件被容纳入空腔，从而防止光学/图像部件免受外界环境污染，如图3所示；

在这之后，芯片20通过光刻蚀法和等离子体技术被选择性地蚀刻，构成沟道使兼容焊盘15的部分暴露，如图4所示；

接下来，绝缘材料层25完全填充沟道，覆盖已暴露的硅坡道和兼容焊盘15，芯片背面的绝缘材料层25将第二玻璃封装层30与芯片20相结合，玻璃-硅-玻璃夹层结构被生成，如图5所示；

作为机械缓冲层的焊接掩膜35紧随蚀刻之后被包覆在玻璃30上，如图6所示；

为提高电连接的可靠性，扩展有效连接面积，使用合适气体例如氧气的等离子体处理工艺，经由化学反应，在一定程度上去除包围兼容焊盘15的部分有机混合物，由于等离子体处理属于非视线的处理，兼容焊盘15的顶和底侧部分被暴露，如图7所示；

进行金属沉积得到外引线40，以“N”形连接点形式电连接到兼容焊盘15，引线40电连接可兼容焊盘15，不仅通过兼容焊盘15的横向侧，还经过兼容焊盘15的顶和底侧的部分；在金属沉积之前可执行等离子体预刻蚀，用于去除覆盖兼容焊盘15的氧化物，如图8所示；

紧随金属层40沉积之后，限定引线宽度的光刻处理和众所周知的球下金属(UBM)的电镀处理与标准Shellcase封装技术中一样被执行，如图9所示；

之后，如标准处理流程一样，光可成像焊接掩膜面层45制备，如图10所示；

通过丝网印刷，无铅焊料凸起50被实现，如图11所示。

上述封装处理工艺完成之后，再通过切片的方法将封装芯片从整个晶片中分离出来，至此，封装结构构建完毕。

需说明的是，以上“N”形电连接构建方式同样适用于ShellUT和ShellOP封装，具体如图12和图13所示。其封装工艺与ShellUTOC类似，故不作重复描述。

当然，本发明技术方案还适用于本领域其它各类情况下对晶圆级芯片尺寸结构进行封装，在此不一一枚举。凡包含本发明的技术理念，采用等同变换或者等效替换而形成的技术方案，均落在本发明权利保护范围之内。

Claims

1. “N”形电连接晶圆级芯片尺寸封装结构，包括芯片[20]、兼容焊盘[15]、焊接掩模[45]，其中，所述兼容焊盘[15]密布排列在芯片[20]的外围，所述芯片[20]的正面粘结有第一玻璃封装层[5]，所述芯片[20]的背面包覆有绝缘材料层[25]；其特征在于：所述兼容焊盘[15]的横向侧、顶和底侧的部分表面被暴露，为暴露表面，在所述暴露表面和所述绝缘材料层[25]的背面沉积有外引线[40]，所述外引线[40]呈“N”形和所述兼容焊盘[15]电连通，在所述绝缘材料层[25]的下表面的外引线[40]具有开孔，开孔的所述外引线[40]上覆有保护性的所述焊接掩模[45]，穿过所述焊接掩模[45]，焊接凸起[50]附着在所述外引线[40]上。

2. 根据权利要求1所述的“N”形电连接晶圆级芯片尺寸封装结构，其特征在于：在所述芯片[20]和所述第一玻璃封装层[5]之间设有空腔壁[10]；兼容焊盘[15]的横向侧、顶和底侧的暴露表面与所述外引线[40]和所述焊接凸起[50]电连通。

3. 根据权利要求1所述的“N”形电连接晶圆级芯片尺寸封装结构，其特征在于：在所述绝缘材料层[25]和所述外引线[40]之间设置有第二玻璃封装层[30]；在所述第二玻璃封装层[30]和所述外引线[40]之间设有焊接掩膜层[35]；兼容焊盘[15]的横向侧、顶和底侧的暴露表面与所述外引线[40]和所述焊接凸起[50]电连通。

4. 根据权利要求1所述的“N”形电连接晶圆级芯片尺寸封装结构，其特征在于：在所述芯片[20]和所述第一玻璃封装层[5]之间设有空腔壁[10]；在所述绝缘材料层[25]和所述外引线[40]之间设置有第二玻璃封装层[30]；在所述第二玻璃封装层[30]和外引线[40]之间设有焊接掩膜层[35]；兼容焊盘[15]的横向侧、顶和底侧的暴露表面与所述外引线[40]和所述焊接凸起[50]电连通。

5. “N”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个所述基片上的芯片外围密布排列兼容焊盘[15]；在所述晶圆上的芯片和基片正面设置第一玻璃封装层[5]；构成沟道使兼容焊盘[15]的部分暴露；在所述晶圆的基片背面设置绝缘材料层[25]，绝缘材料层[25]填充沟道，覆盖已暴露的硅坡道和兼容焊盘[15]；经等离子体刻蚀工艺，兼容焊盘[15]的横向侧、顶和底侧的部分被暴露；进行金属沉积外引线[40]；外引线[40]与兼容焊盘[15]呈“N”形连接点；外引线[40]设置开孔，在形成开孔的外引线[40]上包覆保护性焊接掩膜[45]，穿过所述焊接掩模[45]，焊接凸起[50]附着在所述外引线[40]上；切割所述晶圆，形成单个的晶圆级封装结构。

6. 根据权利要求5所述的“N”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：在第一玻璃封装层[5]上形成空腔壁[10]，使晶体基片和所述第一玻璃封装层[5]之间形成容纳基片上的芯片的空腔；光学/图像部件被容纳入空腔。

7. 根据权利要求5所述的“N”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：在绝缘材料层[25]背面设置第二玻璃封装层[30]，绝缘材料层[25]将第二玻璃封装层[30]与芯片[20]相结合；并在第二玻璃封装层[30]背面设置焊接掩膜层[35]；然后再使兼容焊盘[15]的横向侧、顶和底侧的部分被暴露，进行金属沉积外引线[40]。

8. 根据权利要求5所述的“N”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：在第一玻璃封装层[5]上形成空腔壁[10]，使晶体基片和所述第一玻璃封装层[5]之间形成容纳基片上的芯片的空腔；光学/图像部件被容纳入空腔；同时，在绝缘材料层[25]背面设置第二玻璃封装层[30]，绝缘材料层[25]将第二玻璃封装层[30]与芯片[20]相结合；并在第二玻璃封装层[30]背面设置焊接掩膜层[35]；然后再使兼容焊盘[15]的横向侧、顶和底侧的部分被暴露，进行金属沉积外引线[40]。

9. 根据权利要求5～8所述的任意一种“N”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：等离子体刻蚀工艺的气体为氧气。