CN107176586A - 一种mems芯片与asic的封装结构及封装方法 - Google Patents
一种mems芯片与asic的封装结构及封装方法 Download PDFInfo
- Publication number
- CN107176586A CN107176586A CN201710546745.1A CN201710546745A CN107176586A CN 107176586 A CN107176586 A CN 107176586A CN 201710546745 A CN201710546745 A CN 201710546745A CN 107176586 A CN107176586 A CN 107176586A
- Authority
- CN
- China
- Prior art keywords
- chip
- mems
- asic chip
- asic
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000012856 packing Methods 0.000 title claims abstract description 17
- 238000004806 packaging method and process Methods 0.000 claims abstract description 35
- 230000010354 integration Effects 0.000 claims abstract description 3
- 238000012545 processing Methods 0.000 claims description 23
- 230000009467 reduction Effects 0.000 claims description 23
- 238000010030 laminating Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 238000005520 cutting process Methods 0.000 claims description 13
- 238000003466 welding Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011089 mechanical engineering Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/075—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure the electronic processing unit being integrated into an element of the micromechanical structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Abstract
本发明公开了一种MEMS芯片与ASIC芯片集成封装的封装结构及封装方法，所述封装结构包括：MEMS芯片，所述MEMS芯片具有相对正面以及背面；ASIC芯片，所述ASIC芯片具有相对正面以及背面；所述ASIC芯片的正面与所述MEMS芯片的背面贴合固定，且所述ASIC芯片与所述MEMS芯片电连接；所述ASIC芯片背离所述MEMS芯片的一侧设置有第一焊接凸起，所述第一焊接凸起用于与外部电路连接；盖板，具有收容腔，所述盖板设置于所述ASIC芯片上，所述MEMS芯片位于所述收容腔内，且所述盖板与所述ASIC芯片密封连接。本发明技术方案提供的MEMS芯片与ASIC芯片的封装结构简单，且制作成本低。
Description
技术领域
本发明涉及半导体器件技术领域，更具体的说，涉及一种封装结构以及芯片封装方法。
背景技术
微机电系统(Micro-Electro-Mechanical Systems，简称MEMS)是将微电子技术与机械工程融合到一起的一种工业技术，它的操作范围在微米范围内。MEMS是一种全新的必须同时考虑多种物理场混合作用的研发领域，相对于传统的机械，它们的尺寸更小，最大的不超过一个厘米，甚至仅仅为几个微米，其厚度就更加微小。专用集成电路(ApplicationSpecific Integrated Circuit，简称ASIC)，在集成电路界被认为是一种为专门目的而设计的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
MEMS以及ASIC可以采用与集成电路类似的生成技术，可以大量利用集成电路的成熟技术以及工艺进行大批量、低成本的生产，生成高性能的MEMS芯片以及ASIC芯片。MEMS芯片与ASIC芯片的一体封装的封装结构开辟了一个全新的技术领域和产业，基于所述封装结构制作的微传感器、微执行器、微型构件、微机械光学器件、真空微电子器件、电力电子器件等在航空、航天、汽车、生物医学、环境监控、军事以及几乎人们所接触到的所有领域中都有着十分广阔的应用前景。
现有技术中，一般的MEMS芯片与ASIC芯片的封装结构较为复杂，且制作成本较高。因此，如何提供一种结构简单以及制作成本较低的MEMS芯片与ASIC芯片的封装结构以及封装方法是半导体器件领域一个亟待解决的问题。
发明内容
为了解决上述问题，本发明提供了一种封装结构以及芯片封装方法，使得MEMS芯片与ASIC芯片的封装结构简单，且制作成本低。
为了实现上述目的，本发明提供如下技术方案：
一种MEMS芯片与ASIC芯片集成封装的封装结构，所述封装结构包括：
MEMS芯片，所述MEMS芯片具有相对正面以及背面；
ASIC芯片，所述ASIC芯片具有相对正面以及背面；所述ASIC芯片的正面与所述MEMS芯片的背面贴合固定，且所述ASIC芯片与所述MEMS芯片电连接；
所述ASIC芯片背离所述MEMS芯片的一侧设置有第一焊接凸起，所述第一焊接凸起用于与外部电路连接；
盖板，具有收容腔，所述盖板设置于所述ASIC芯片上，所述MEMS芯片位于所述收容腔内，且所述盖板与所述ASIC芯片密封连接。
优选的，在上述封装结构中，所述MEMS芯片的背面具有第二焊接凸起，所述MEMS芯片的正面具有第一焊垫，所述第一焊垫与所述第二焊接凸起电连接；
所述ASIC芯片具有耦合电路，所述耦合电路用于电连接所述第二焊接凸起。
优选的，在上述封装结构中，所述MEMS芯片背面具有贯穿所述MEMS芯片的第一过孔，用于露出所述第一焊垫；所述第一过孔中形成有第一电连接结构，所述第一电连接结构分别与所述第一焊垫以及所述第二焊接凸起电连接。
优选的，在上述封装结构中，所述第一电连接结构为第一导电插塞。
优选的，在上述封装结构中，所述第一电连接结构包括设置在所述第一过孔内的第一再布线层。
优选的，在上述封装结构中，所述第一过孔的孔径在由所述MEMS芯片指向所述ASIC芯片的方向上不变；
或，所述第一过孔的孔径在由所述MEMS芯片指向所述ASIC芯片的方向上逐渐增大；
或，所述第一过孔包括：设置在所述MEMS芯片背面的凹槽，所述凹槽深度小于所述MEMS芯片的厚度；位于所述凹槽内，且贯穿所述MEMS芯片的通孔。
优选的，在上述封装结构中，所述ASIC芯片正面具有第二焊垫，其背面具有贯穿所述ASIC芯片的第二过孔，用于露出所述第二焊垫；所述第二过孔内形成有第二连接结构，所述第二连接结构分别与所述第二焊垫以及所述第一焊接凸起电连接。
优选的，在上述封装结构中，所述第二连接结构为第二导电插塞。
优选的，在上述封装结构中，所述第二导电插塞直接与所述第一焊接凸起电连接，或是通过设置在所述ASIC芯片背面的印刷电路与所述第一焊接凸起电连接。
优选的，在上述封装结构中，所述第二连接结构包括设置在所述第二过孔内的第二再布线层。
优选的，在上述封装结构中，所述第二过孔的孔径在由所述MEMS芯片指向所述ASIC芯片的方向上不变；
或，所述第二过孔的孔径在由所述MEMS芯片指向所述ASIC芯片的方向上逐渐增大；
或，所述第二过孔包括：设置在所述MEMS芯片背面的凹槽，所述凹槽深度小于所述ASIC芯片的厚度；位于所述凹槽内，且贯穿所述ASIC芯片的通孔。
优选的，在上述封装结构中，在垂直于所述MEMS芯片以及所述ASIC芯片的方向上，所述MEMS芯片小于所述ASIC芯片。
优选的，在上述封装结构中，述ASIC芯片的背面经过减薄处理，且所述ASIC芯片经过减薄处理后的背面设置有加强层。
本发明还提供了一种封装方法，用于形成上述任一项所述的封装结构，其特征在于，所述封装方法包括：
提供一晶圆，所述晶圆包括多个阵列排布的ASIC芯片，相邻两个ASIC芯片之间具有切割沟道；所述ASIC芯片具有正面以及背面；
在所述ASIC芯片的正面均贴合固定一MEMS芯片；所述MEMS芯片具有相对正面以及背面；所述ASIC芯片的正面与所述MEMS芯片的背面贴合固定，且所述ASIC芯片与所述MEMS芯片电连接；
设置与所述晶圆贴合固定的基板；
在所述ASIC芯片的背面均形成第一焊接凸起，所述第一焊接凸起用于与外部电路连接；
沿着所述切割沟道进行切割，形成多个封装结构；
其中，切割后，所述基板分为多个盖板；每一所述封装结构具有一个所述盖板；在所述封装结构中，所述盖板设置于所述ASIC芯片上，所述盖板具有收容腔，所述MEMS芯片位于所述收容腔内，且所述盖板与所述ASIC芯片密封连接。
优选的，在上述封装方法中，所述在所述ASIC芯片的正面均贴合固定一MEMS芯片包括：
所述MEMS正面具有第一焊垫，其背面具有与所述第一焊垫电连接的第二焊接凸起；所述ASIC芯片正面具有与所述第一焊接凸起电连接的第二焊垫；通过焊接所述第二焊接凸起以及所述第二焊垫，在所述ASIC芯片的正面贴合固定一MEMS芯片。
优选的，在上述封装方法中，所述在所述ASIC芯片的背面均形成第一焊接凸起包括：
在所述ASIC芯片的背面形成贯穿所述ASIC芯片的第二过孔，以露出所述第二焊垫；
在所述第二过孔内形成第二电连接结构；
在所述ASIC芯片背面形成与所述第二电连接结构电连接的所述第一焊接凸起。
优选的，在上述封装方法中，所述在所述第二过孔内形成第二电连接结构包括：
在所述第二过孔内形成第二导电插塞或是第二再布线层。
优选的，在上述封装方法中，还包括：
对所述晶圆背离所述MEMS芯片一侧的表面进行减薄处理。
优选的，在上述封装方法中，在进行减薄处理之后，还包括：
在所述晶圆背离所述MEMS芯片的一侧形成加强层。
本发明还提供了一种芯片封装方法，用于形成上述任一项所述的封装结构，其特征在于，所述芯片封装方法包括：
提供一晶圆，所述晶圆包括多个阵列排布的ASIC芯片，相邻两个ASIC芯片之间具有切割沟道；所述ASIC芯片具有正面以及背面；
在所述ASIC芯片的正面均贴合固定一MEMS芯片；所述MEMS芯片具有相对正面以及背面；所述ASIC芯片的正面与所述MEMS芯片的背面贴合固定，且所述ASIC芯片与所述MEMS芯片电连接；
在所述MEMS芯片背离所述ASIC芯片的一侧设置一盖板；所述盖板具有收容腔，所述盖板设置于所述ASIC芯片上，所述MEMS芯片位于所述收容腔内，且所述盖板与所述ASIC芯片密封连接；
在所述ASIC芯片的背面均形成第一焊接凸起，所述第一焊接凸起用于与外部电路连接；
沿着所述切割沟道进行切割，形成多个封装结构。
通过上述描述可知，本发明技术方案提供的封装结构以及芯片封装方法中，MEMS芯片通过设置在ASIC芯片背离MEMS芯片一侧的第一焊接凸起与外部电路连接，并通过以盖板对MEMS芯片进行密封保护，MEMS芯片与ASIC芯片的封装结构简单，且制作成本低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种MEMS芯片与ASIC芯片的封装结构的结构示意图；
图2为本发明实施例提供的一种MEMS芯片的结构示意图；
图3为本发明实施例提供的另一种MEMS芯片的结构示意图；
图4为本发明实施例提供的又一种MEMS芯片的结构示意图；
图5为本发明实施例提供的又一种MEMS芯片的结构示意图；
图6为本发明实施例提供的一种芯片封装方法的流程示意图；
图7-图16为本发明实施例提供的一种芯片封装方法的原理示意图；
图17为本发明实施例提供的另一种芯片封装方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种MEMS芯片与ASIC芯片的封装结构的结构示意图，所述封装结构包括MEMS芯片11、ASIC芯片12以及盖板14。所述MEMS芯片11具有相对正面以及背面。所述ASIC芯片12具有相对正面以及背面。所述ASIC芯片12的正面与所述MEMS芯片11的背面贴合固定，且所述ASIC芯片12与所述MEMS芯片11电连接。所述ASIC芯片12背离所述MEMS芯片11的一侧设置有第一焊接凸起13，所述第一焊接凸起13用于与外部电路连接。所述盖板14具有收容腔19，所述盖板14设置于所述ASIC芯片12上，且所述盖板14与所述ASIC芯片12密封连接，所述盖板14用于对所述MEMS芯片11进行密封。
本发明实施例所述封装结构中，所述MEMS芯片11通过设置在所述ASIC芯片12背离MEMS芯片11一侧的第一焊接凸起13与外部电路连接，并通过以盖板14对MEMS芯片11进行密封保护，MEMS芯片11与ASIC芯片12的封装结构简单，且制作成本低。
可选的，所述第一焊接凸起13可以为焊盘或是锡球。图1所示实施方式中，所述第一焊接凸起13为锡球。可以通过TSV(硅通孔)工艺在所述ASIC芯片12背离所述MEMS芯片11的一侧形成所述第一焊接凸起13。
如图1所示，为了便于所述MEMS芯片11与所述ASIC芯片12的电连接，所述MEMS芯片11的背面具有第二焊接凸起15；所述ASIC芯片12具有耦合电路，所述耦合电路用于电连接所述第二焊接凸起15。
同样可以通过TSV工艺在所述MEMS芯片11朝向所述ASIC芯片12的一侧形成所述第二焊接凸起15。
可选的，所述MEMS芯片11的正面具有第一焊垫；所述第一焊垫与所述第二焊接凸起15电连接。图1中未示出所述焊垫。
为了使得所述第一焊垫与所述第二焊接凸起15电连接，可以在所述MEMS芯片11的背面设置贯穿所述MEMS芯片11的第一过孔，用于露出第一焊垫，在所述第一过孔内设置第一电连接结构电连接所述第一焊垫与所述第二焊接凸起15。第一电连接结构可以为设置在所述第一过孔内的第一导电插塞或是第一再布线层
具体的，所述第一过孔的孔径在由所述MEMS芯片11指向所述ASIC芯片12的方向上不变。定义此时所述第一过孔为直孔。所述第一过孔可以为圆孔、方孔或是三角形孔等。
或，所述第一过孔的孔径在由所述MEMS芯片11指向所述ASIC芯片12的方向上逐渐增大。定义此时所述第一过孔为梯形过孔。所述梯形孔可以为截顶椎体或是棱台。
或，所述第一过孔包括：设置在所述MEMS芯片11背面的凹槽，所述凹槽深度小于所述MEMS芯片11的厚度；位于所述凹槽内，且贯穿所述MEMS芯片11的通孔。定义此时所述第一过孔为双层台阶孔。
参考图2，图2为本发明实施例提供的一种MEMS芯片的结构示意图，图2所示MEMS芯片11中，所述MEMS芯片11具有贯穿所述MEMS芯片11的第一过孔20。所述第一过孔20内设置有第一导电插塞22，所述第一导电插塞22用于电连接所述第二焊接凸起15以及第一焊垫21。所述第一导电插塞22与所述MEMS芯片11之间具有绝缘层23。所述MEMS芯片11背离第一焊垫21的一侧表面具有阻焊层24，阻焊层24对应第一导电插塞22的位置具有开口，用于设置第二焊接凸起15。此时，所述第二焊接凸起15通过所述第一导电插塞22与所述焊垫21电连接，进而实现与所述第一焊垫的21电连接。其中，第一焊垫21可以与所述第一导电插塞22直接电连接，或是通过设置在所述MEMS芯片11正面的印刷线路与所述第一导电插塞22连接。所述第二焊接凸起15可以与所述第一导电插塞22直接电连接，或是通过设置在所述MEMS芯片11背面的印刷线路与所述第一导电插塞22连接。
所述MEMS芯片11正面具有多个第一焊垫21。可选的所述焊垫可以分为两列设置在所述MEMS芯片11正面的相对的两侧边。在图2所示实施方式中，所述第一过孔20的孔径在由所述MEMS芯片11指向所述ASIC芯片12的方向上不变，即为直孔。当采用第一导电插塞22电连接第一焊垫21以及第二焊接凸起15时，第一过孔20还可以为上述梯形孔或是双层台阶孔，此时需要根据第一过孔20的形状设定匹配的第一导电插塞22。
参考图3，图3为本发明实施例提供的另一种MEMS芯片的结构示意图，所述MEMS芯片11具有贯穿所述MEMS芯片11的第一过孔20。图3所示MEMS芯片11与图2所示MEMS芯片11不同在于，图3中所述第一过孔20为双层台阶孔。所述双层台阶孔包括未贯穿所述MEMS芯片11的凹槽K1以及在所述凹槽K1的基础上贯穿所述MEMS芯片11的通孔K2。
当焊垫中多个第一焊垫21分为两列设置时，在所述MEMS芯片11的背面设置与两列第一焊垫21分别相对的两个凹槽K1，在凹槽K1内设置多个与第一焊垫21一一对应的通孔K2，用于露出第一焊垫21。所述第一过孔20内设置有第一再布线层31，所述第一再布线层31用于电连接所述第一焊垫21以及所述第二焊接凸起15，具体的，所述第二焊接凸起15通过所述第一再布线层31与第一焊垫21电连接。
参考图4，图4为本发明实施例提供的又一种MEMS芯片的结构示意图，图4所示MEMS芯片11中，所述MEMS芯片11具有贯穿所述MEMS芯片11的第一过孔20。图4所示实施方式与图3所示实施方式不同在于，所述第一过孔20为直孔。同样，图4中焊垫通过设置在第一过孔20内的第一再布线层31电连接所述第一焊垫21以及所述第二焊接凸起15。
参考图5，图5为本发明实施例提供的又一种MEMS芯片的结构示意图，图5所示MEMS芯片11中，所述MEMS芯片11具有贯穿所述MEMS芯片11的第一过孔20。图5所示实施方式与图3所示实施方式不同在于，所述第一过孔20为梯形孔。同样，图5实施方式通过设置在第一过孔20内的第一再布线层31电连接第一焊垫21以及所述第二焊接凸起15。
如图1所示，在本发明实施例所述封装结构中，所述ASIC芯片12的背面具有贯穿所述ASIC芯片12的第二过孔18，以便于使得第二焊接凸起15和第一焊接凸起13电连接。具体的，所述ASIC芯片12的正面具有第二焊垫17，第一焊接凸起13通过设置在所述第二过孔18内的第二连接结构与所述焊垫17电连接，进而实现与所述第二焊接凸起15电连接。所述第二连接结构分别与所述第二焊垫17以及所述第一焊接凸起13电连接。第二连接结构为设置在所述第二过孔18内的第二导电插塞或是第二再布线层。
所述第二过孔18和上述第一过孔20的实现方式相同。同样，所述第二过孔18可以为直孔、或是梯形孔、或是双层台阶孔。
当所述第二过孔18为直孔时，所述第二过孔18的孔径在由所述MEMS芯片11指向所述ASIC芯片12的方向上不变。
当所述第二过孔18为梯形孔时，所述第二过孔18的孔径在由所述MEMS芯片11指向所述ASIC芯片12的方向上逐渐增大。
当所述第二过孔18为双层台阶孔时，所述第二过孔18包括：设置在所述ASIC芯片12背面的凹槽Q1，所述凹槽Q1深度小于所述ASIC芯片12的厚度；位于所述凹槽Q1内，且贯穿所述ASIC芯片12的通孔Q2。
图1所示实施方式中，所述ASIC芯片12设置有贯穿所述ASIC芯片12的第二过孔18。所述第二过孔18内设置有所述第二再布线层111，所述第二再布线层111用于电连接所述第二焊垫17以及所述第一焊接凸起13。此时，所述ASIC芯片12的背面结构与图3所示的所述MEMS芯片11的背面结构相同，在所述第二再布线层111与所述ASIC芯片12之间设有绝缘层112，在所述第二再布线层111表面覆盖有阻焊层113，第一焊接凸起13通过位于阻焊层113的开口与所述第二再布线层111电连接，进而与焊垫17连接，通过第二焊垫17与第二焊接凸起15电连接。所述ASIC芯片12的背面即为所述ASIC芯片12背离所述MEMS芯片11的一侧表面。所述MEMS芯片11的背面即为所述MEMS芯片11朝向述ASIC芯片12的一侧表面。
图1所示实施方式中，所述第二过孔18为双层台阶孔，具有未贯穿所述ASIC芯片12的凹槽Q1以及在凹槽Q1的基础上贯穿所述ASIC芯片12的通孔Q2。
在其他实施方式中，还可以通过在第二通孔18内设置第二导电插塞连接焊垫17和第一焊接凸起13，进而使得第一焊接凸起13和第二焊接凸起15电连接。
所述第二导电插塞通过设置在所述ASIC芯片12背面的印刷电路与所述第一焊接凸起13电连接。或者所述第二导电插塞还可以直接与所述第一焊接凸起13电连接。此时，所述ASIC芯片12的背面结构与图2所示的所述MEMS芯片11的背面结构相同，在此不再图示说明。当在所述第二过孔18内设置有第二导电插塞时，第二过孔还可以为梯形孔或是双层台阶孔，不同形状的第二过孔18，设置不同形状的第二导电插塞。
在其他实施方式中，当所述第二过孔18为直孔时，所述第一焊接凸起13可以通过设置在所述第二过孔18内的第二再布线层与所述焊垫17电连接，进而与第二焊接凸起15电连接。此时，所述ASIC芯片12的背面结构与图4所示的所述MEMS芯片11的背面结构相同，在此不再图示说明。
在其他实施方式中，所述第二过孔18还可以为梯形孔；所述第二过孔18设置有所述第二再布线层，所述第二再布线层用于电连接所述第二焊接凸起15以及所述第一焊接凸起13，具体的第一焊接凸起13通过第二再布线层与所述第二焊垫17电连接，进而与第二焊接凸起15电连接。此时，所述ASIC芯片12的背面结构与图5所示MEMS芯片11的的背面结构相同，在此不再图示说明。
在本发明实施例所述封装结构中，在垂直于所述MEMS芯片11以及所述ASIC芯片12的方向上，所述MEMS芯片11小于所述ASIC芯片12，也就是说，所述MEMS芯片11在所述ASIC芯片12上的垂直投影完全位于所述ASIC芯片12内。这样，降低MEMS芯片11的尺寸，能够提高其集成度，降低制作成本。
在本发明实施例所述封装结构中，所述盖板14朝向所述MEMS芯片11的一侧具有收容腔19，所述MEMS芯片11位于所述收容腔19内。所述收容腔19为抽真空处理的收容腔，或者，所述收容腔19内填充有密封胶。当所述收容腔19为抽真空处理的收容腔时，所述收容腔19的内壁设置有干燥剂，以增加使用寿命。图1中未示出所述干燥剂。为了保证所述MEMS芯片11与所述ASIC芯片12的稳定性，所述MEMS芯片11与所述ASIC芯片12之间还具有绝缘胶层。图1中未示出所绝缘胶层。可选的，所述盖板14为PCB基板或玻璃基板或金属基板或半导体衬底或聚合物柔性基板。
现有技术对芯片进行封装时，为了得到较薄厚度的封装结构，需要对芯片进行减薄处理，具体的，可以通过机械研磨或是化学刻蚀等方式对芯片进行减薄处理。但是，经过减薄处理后的芯片的机械强度较弱。
本发明实施例中，为了同时保证封装结构的厚度较薄且机械强度较大，设置所述ASIC芯片12背面经过减薄处理，且所述ASIC芯片12经过减薄处理后的背面设置有加强层。所述加强层的机械强度大于所述ASIC芯片12的机械强度。这样，可以在现有技术上对所述ASIC芯片12进行更大幅度的减薄处理，并通过设置在所述ASIC芯片12背离所述MEMS芯片11的一侧的加强层增加机械强度，在大幅度降低所述ASIC芯片12厚度的同时保证封装结构具有较好的机械强度。
也就是说，本发明实施例所述封装结构，相对于现有技术中的封装结构，可以进一步增加减薄处理降低所述ASIC芯片12的厚度，使得所述ASIC芯片12的厚度更薄，通过机械强度更好的加强层补偿减薄处理后的机械强度，可以实现封装结构的轻薄化。可选的，所述加强层可以为塑封材料。所述加强层具有开口，用于设置所述第一焊接凸起13，以便于所述第一焊接凸起13与所述耦合电路电连接。
同理，为了进一步降低封装结构的厚度，同时保证其机械强度，设置所述MEMS芯片11的背面经过减薄处理，且所述MEMS芯片11经过减薄处理后的背面设置有加强层。所述加强层的机械强度大于所述MEMS芯片11的机械强度。
本发明实施例所述封装结构中，所述MEMS芯片11通过设置在所述ASIC芯片12背离所述MEMS芯片11一侧的第一焊接凸起13与外部电路连接，并通过以盖板14对MEMS芯片11进行密封保护，MEMS芯片11与ASIC芯片12的封装结构简单，且制作成本低。
而且，本发明实施例所述封装结构中，所述MEMS芯片11通过TSV工艺在背面形成第二焊接凸起15，所述ASIC芯片12通过TSV工艺在背面形成第一焊接凸起13，所述MEMS芯片11与所述ASIC芯片12可以直接相对焊接以是现实电耦合，无需焊接引线等结构，降低了所述MEMS芯片11与所述ASIC芯片12的尺寸，提高了集成度。
基于上述封装结构实施例，本发明另一实施例还提供了一种芯片封装方法，用于制备上述封装结构，所述封装方法如图6所示。
参考图6，图6为本发明实施例提供的一种芯片封装方法的流程示意图，所述芯片封装方法包括：
步骤S11：如图7以及图8所示所示，提供一晶圆40，图7为晶圆40的俯视图，图8为图7在AA’方向的切面图。
所述晶圆40包括多个阵列排布的ASIC芯片12，相邻两个ASIC芯片12之间具有切割沟道41；所述ASIC芯片12具有正面以及背面。所述ASIC芯片12的正面具有第二焊垫17。
步骤S12：如图9所示，在所述ASIC芯片12的正面均贴合固定一MEMS芯片11。
所述MEMS芯片11具有相对正面以及背面。所述ASIC芯片12的正面与所述MEMS芯片11的背面贴合固定，且所述ASIC芯片12与所述MEMS芯片11电连接。所述MEMS芯片11背面具有第二焊接凸起15，所述第二焊接凸起15与所述第二焊垫17电连接。所述MEMS芯片11经过TSV工艺在背面形成所述第二焊接凸起15。
步骤S13：如图10所示，设置与所述晶圆40贴合固定的基板51。
基板51与每个所述MEMS芯片11相对的区域具有收容腔19，所述MEMS芯片11位于所述收容腔19内。
步骤S14：如图11-图16所示，在所述ASIC芯片12的背面均形成第一焊接凸起13，所述第一焊接凸起13用于与外部电路连接。
首先，如图11所示，将所述ASIC芯片倒置，所述晶圆40以所述基板51为底部的保护基板进行后续的TSV工艺，无需单独的保护基板。
然后，如图12所示，形成贯穿所述ASIC芯片12的第二过孔18。在形成第二过孔18之前，可以先对所述晶圆40的背面进行减薄处理。本发明可以通过后续工艺设置加强层的方法，以使得在对晶圆40进行减薄处理时，较大程度的对晶圆40进行减薄，在降低晶圆40厚度的同时保证晶圆40的机械强度。以第二过孔18是双台阶过孔为例进行说明，首选形成未贯穿ASIC芯片的凹槽Q1，然后在凹槽Q1基础上形成贯穿ASIC芯片的通孔Q2，露出所述ASIC芯片另一侧的第二焊垫17。
进一步的，如图13所示，形成覆盖所晶圆40背面的绝缘层112，绝缘层112覆盖第二过孔18的侧壁，且在第二过孔18的底部具有开口，以露出焊垫17。
进一步的，如图所示14，在所述绝缘层112表面形成第二再布线层111。第二再布线层111覆盖第二过孔18的底部，且延伸至第二过孔18的外面。
进一步的，如图15所示，在所述第二再布线层111的表面形成阻焊层113。阻焊层113表面具有开口。
最后，如图16所示，在阻焊层113的开口处设置第一焊接凸起13。
步骤S15：沿着所述切割沟道41进行切割，形成多个封装结构。
其中，切割后，形成的封装结构如图1所示，所述基板51分为多个盖板14。每一所述封装结构具有一个所述盖板14。在所述封装结构中，所述盖板14的周缘与所述ASIC芯片12的周缘贴合固定，所述盖板14用于对所述MEMS芯片11进行密封。
图16所示实施方式中，第一焊接凸起13通过位于贯穿所述ASIC芯片12的第二过孔18内的第二再布线层111与所述第二焊垫17连接，进而与第二焊接凸起15连接。此时，所述在所述ASIC芯片12的正面均贴合固定一MEMS芯片11包括：所述MEMS芯片11背面具有第二焊接凸起15，且所述ASIC芯片12具有耦合电路；通过所述耦合电路电连接所述第二焊接凸起15以及所述第一焊接凸起13。所述耦合电路包括上述第二电连接结构。具体的，所述MEMS芯片11正面具有第一焊垫，其背面具有与所述第一焊垫电连接的第二焊接凸起15；所述ASIC芯片11正面具有与所述第一焊接凸起13电连接的第二焊垫17；通过焊接所述第二焊接凸起15以及所述第二焊垫17，在所述ASIC芯片12的正面贴合固定一MEMS芯片11。
对于图16所示实施方式，所述耦合电路包括所述第二再布线层111。此时，所述在所述ASIC芯片12的背面均形成第一焊接凸起13包括：在所述ASIC芯片12背面形成贯穿所述ASIC芯片12的第二过孔18，以露出其正面的第二焊垫17；在所述第二过孔18内形成第二电连接结构；在所述ASIC芯片11背面形成与所述第二电连接结构电连接的所述第一焊接凸起13。
图16所示实施方式中，所述第二过孔18为双层台阶孔。所述第二电连接结构包括设置在所述第二过孔18内的所述第二再布线层111。通过所述第二再布线层111电连接所述第二焊垫17以及所述第一焊接凸起13。
在其他实施方式中，所述在所述ASIC芯片12的背面均形成第一焊接凸起13包括：通过设置在所述第二过孔18内设置有第二导电插塞电连接所述第二焊垫17以及所述第一焊接凸起13。
如上述，所述第二过孔18可以为直孔或梯形孔或是双层台阶孔。
如上述，为了制备厚度更薄且机械强度较好的封装结构，上述芯片封装方法还包括：对所述晶圆40背离所述MEMS芯片11一侧的表面进行减薄处理。在进行减薄处理之后，还包括：在所述晶圆40背离所述MEMS芯片11的一侧形成加强层。可以在制备所述第一焊接凸起13之前形成所述加强层。加强层在ASIC芯片12背离所述MEMS芯片11的一侧的具体层次位置不做限定，可以根据需求设定其与ASIC芯片12背面的其他层次结构的相对位置。
上述芯片封装方法，采用晶圆级封装工艺形成所述MEMS芯片11与所述ASIC芯片12的封装结构，工艺简单，成本低，且封装结构的厚度较薄，机械强度较好，集成度较高。
基于上述封装结构以及芯片封装方法实施例，本发明实施例还提供了另一种芯片封装方法，所述芯片封装方法如图17所示，图17为本发明实施例提供的另一种芯片封装方法的流程示意图，所述芯片封装方法用于制备上述封装结构，所述芯片封装方法包括：
步骤S21：提供一晶圆，所述晶圆包括多个阵列排布的ASIC芯片，相邻两个ASIC芯片之间具有切割沟道；所述ASIC芯片具有正面以及背面。
步骤S22：在所述ASIC芯片的正面均贴合固定一MEMS芯片。
所述MEMS芯片具有相对正面以及背面。所述ASIC芯片的正面与所述MEMS芯片的背面贴合固定，且所述ASIC芯片与所述MEMS芯片电连接。
步骤S23：在所述MEMS芯片背离所述ASIC芯片的一侧设置一盖板。
所述盖板的周缘与所述ASIC芯片的周缘贴合固定，所述盖板用于对所述MEMS芯片进行密封。
步骤S24：在所述ASIC芯片的背面均形成第一焊接凸起，所述第一焊接凸起用于与外部电路连接。
步骤S25：沿着所述切割沟道进行切割，形成多个封装结构。
图17所示芯片封装方法与图6所示芯片封装方法不同在于，直接为每个MEMS芯片贴合固定单独分离的盖板。
同样，在图17所示芯片封装方法中，所述在所述ASIC芯片的正面均贴合固定一MEMS芯片包括：所述MEMS芯片的背面具有第二焊接凸起，且所述ASIC芯片具有耦合电路；通过所述耦合电路电连接所述第二焊接凸起以及所述第一焊接凸起。
同样，在图17所示芯片封装方法中，所述在所述ASIC芯片的背面均形成第一焊接凸起包括：所述ASIC芯片具有贯穿所述ASIC芯片的第二过孔；通过设置在所述第二过孔内设置有第二导电插塞电连接所述第二焊接凸起以及所述第一焊接凸起。
同样，在图17所示芯片封装方法中，所述在所述ASIC芯片的背面均形成第一焊接凸起包括：在所述ASIC芯片背面形成贯穿所述ASIC芯片的第二过孔，以露出其正面的第二焊垫17；在所述第二过孔18内形成第二电连接结构；在所述ASIC芯片11背面形成与所述第二电连接结构电连接的所述第一焊接凸起13。。
同样，所述第二过孔为直孔、双层台阶孔、或梯形孔。
同样，在图17所示芯片封装方法中，还包括：对所述晶圆背离所述MEMS芯片一侧的表面进行减薄处理。在图17所示芯片封装方法中，还包括：在所述晶圆背离所述MEMS芯片的一侧形成加强层。
同样，该芯片封装方法，采用晶圆级封装工艺形成所述MEMS芯片与所述ASIC芯片的封装结构，工艺简单，成本低，且封装结构的厚度较薄，机械强度较好，集成度较高。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的芯片封装方法而言，由于其与实施例公开的封装结构对应，所以描述的比较简单，相关之处参见封装结构对应部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (20)
1.一种MEMS芯片与ASIC芯片集成封装的封装结构，其特征在于，包括：
MEMS芯片，所述MEMS芯片具有相对正面以及背面；
ASIC芯片，所述ASIC芯片具有相对正面以及背面；所述ASIC芯片的正面与所述MEMS芯片的背面贴合固定，且所述ASIC芯片与所述MEMS芯片电连接；
所述ASIC芯片背离所述MEMS芯片的一侧设置有第一焊接凸起，所述第一焊接凸起用于与外部电路连接；
盖板，具有收容腔，所述盖板设置于所述ASIC芯片上，所述MEMS芯片位于所述收容腔内，且所述盖板与所述ASIC芯片密封连接。
2.根据权利要求1所述的封装结构，其特征在于，所述MEMS芯片的背面具有第二焊接凸起，所述MEMS芯片的正面具有第一焊垫，所述第一焊垫与所述第二焊接凸起电连接；
所述ASIC芯片具有耦合电路，所述耦合电路用于电连接所述第二焊接凸起。
3.根据权利要求2所述的封装结构，其特征在于，所述MEMS芯片背面具有贯穿所述MEMS芯片的第一过孔，用于露出所述第一焊垫；所述第一过孔中形成有第一电连接结构，所述第一电连接结构分别与所述第一焊垫以及所述第二焊接凸起电连接。
4.根据权利要求3所述的封装结构，其特征在于，所述第一电连接结构为第一导电插塞。
5.根据权利要求3所述的封装结构，其特征在于，所述第一电连接结构包括设置在所述第一过孔内的第一再布线层。
6.根据权利要求3所述的封装结构，其特征在于，所述第一过孔的孔径在由所述MEMS芯片指向所述ASIC芯片的方向上不变；
或，所述第一过孔的孔径在由所述MEMS芯片指向所述ASIC芯片的方向上逐渐增大；
或，所述第一过孔包括：设置在所述MEMS芯片背面的凹槽，所述凹槽深度小于所述MEMS芯片的厚度；位于所述凹槽内，且贯穿所述MEMS芯片的通孔。
7.根据权利要求1所述的封装结构，其特征在于，所述ASIC芯片正面具有第二焊垫，其背面具有贯穿所述ASIC芯片的第二过孔，用于露出所述第二焊垫；所述第二过孔内形成有第二连接结构，所述第二连接结构分别与所述第二焊垫以及所述第一焊接凸起电连接。
8.根据权利要求7所述的封装结构，其特征在于，所述第二连接结构为第二导电插塞。
9.根据权利要求8所述的封装结构，其特征在于，所述第二导电插塞直接与所述第一焊接凸起电连接，或是通过设置在所述ASIC芯片背面的印刷电路与所述第一焊接凸起电连接。
10.根据权利要求7所述的封装结构，其特征在于，所述第二连接结构包括设置在所述第二过孔内的第二再布线层。
11.根据权利要求7所述的封装结构，其特征在于，所述第二过孔的孔径在由所述MEMS芯片指向所述ASIC芯片的方向上不变；
或，所述第二过孔的孔径在由所述MEMS芯片指向所述ASIC芯片的方向上逐渐增大；
或，所述第二过孔包括：设置在所述MEMS芯片背面的凹槽，所述凹槽深度小于所述ASIC芯片的厚度；位于所述凹槽内，且贯穿所述ASIC芯片的通孔。
12.根据权利要求1所述的封装结构，其特征在于，在垂直于所述MEMS芯片以及所述ASIC芯片的方向上，所述MEMS芯片小于所述ASIC芯片。
13.根据权利要求1-12任一项所述的封装结构，其特征在于，所述ASIC芯片的背面经过减薄处理，且所述ASIC芯片经过减薄处理后的背面设置有加强层。
14.一种封装方法，用于形成如权利要求1-13任一项所述的封装结构，其特征在于，所述封装方法包括：
提供一晶圆，所述晶圆包括多个阵列排布的ASIC芯片，相邻两个ASIC芯片之间具有切割沟道；所述ASIC芯片具有正面以及背面；
在所述ASIC芯片的正面均贴合固定一MEMS芯片；所述MEMS芯片具有相对正面以及背面；所述ASIC芯片的正面与所述MEMS芯片的背面贴合固定，且所述ASIC芯片与所述MEMS芯片电连接；
设置与所述晶圆贴合固定的基板；
在所述ASIC芯片的背面均形成第一焊接凸起，所述第一焊接凸起用于与外部电路连接；
沿着所述切割沟道进行切割，形成多个封装结构；
其中，切割后，所述基板分为多个盖板；每一所述封装结构具有一个所述盖板；在所述封装结构中，所述盖板设置于所述ASIC芯片上，所述盖板具有收容腔，所述MEMS芯片位于所述收容腔内，且所述盖板与所述ASIC芯片密封连接。
15.根据权利要求14所述的芯片封装方法，其特征在于，所述在所述ASIC芯片的正面均贴合固定一MEMS芯片包括：
所述MEMS芯片正面具有第一焊垫，其背面具有与所述第一焊垫电连接的第二焊接凸起；所述ASIC芯片正面具有与所述第一焊接凸起电连接的第二焊垫；通过焊接所述第二焊接凸起以及所述第二焊垫，在所述ASIC芯片的正面贴合固定一MEMS芯片。
16.根据权利要求15所述的芯片封装方法，其特征在于，所述在所述ASIC芯片的背面均形成第一焊接凸起包括：
在所述ASIC芯片的背面形成贯穿所述ASIC芯片的第二过孔，以露出所述第二焊垫；
在所述第二过孔内形成第二电连接结构；
在所述ASIC芯片背面形成与所述第二电连接结构电连接的所述第一焊接凸起。
17.根据权利要求16所述的芯片封装方法，其特征在于，所述在所述第二过孔内形成第二电连接结构包括：
在所述第二过孔内形成第二导电插塞或是第二再布线层。
18.根据权利要求14所述的芯片封装方法，其特征在于，还包括：
对所述晶圆背离所述MEMS芯片一侧的表面进行减薄处理。
19.根据权利要求18所述的芯片封装方法，其特征在于，在进行减薄处理之后，还包括：
在所述晶圆背离所述MEMS芯片的一侧形成加强层。
20.一种芯片封装方法，用于形成如权利要求1-21任一项所述的封装结构，其特征在于，所述芯片封装方法包括：
提供一晶圆，所述晶圆包括多个阵列排布的ASIC芯片，相邻两个ASIC芯片之间具有切割沟道；所述ASIC芯片具有正面以及背面；
在所述ASIC芯片的正面均贴合固定一MEMS芯片；所述MEMS芯片具有相对正面以及背面；所述ASIC芯片的正面与所述MEMS芯片的背面贴合固定，且所述ASIC芯片与所述MEMS芯片电连接；
在所述MEMS芯片背离所述ASIC芯片的一侧设置一盖板；所述盖板具有收容腔，所述盖板设置于所述ASIC芯片上，所述MEMS芯片位于所述收容腔内，且所述盖板与所述ASIC芯片密封连接；
在所述ASIC芯片的背面均形成第一焊接凸起，所述第一焊接凸起用于与外部电路连接；
沿着所述切割沟道进行切割，形成多个封装结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710546745.1A CN107176586A (zh) | 2017-07-06 | 2017-07-06 | 一种mems芯片与asic的封装结构及封装方法 |
| US16/019,730 US20190010046A1 (en) | 2017-07-06 | 2018-06-27 | Packaging structure and packaging method of mems chip and asic chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710546745.1A CN107176586A (zh) | 2017-07-06 | 2017-07-06 | 一种mems芯片与asic的封装结构及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107176586A true CN107176586A (zh) | 2017-09-19 |
Family
ID=59845910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710546745.1A Pending CN107176586A (zh) | 2017-07-06 | 2017-07-06 | 一种mems芯片与asic的封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107176586A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108335986A (zh) * | 2017-09-30 | 2018-07-27 | 中芯集成电路（宁波）有限公司 | 一种晶圆级系统封装方法 |
| CN109592634A (zh) * | 2018-12-07 | 2019-04-09 | 中国科学院上海微系统与信息技术研究所 | 有源基板及其制备方法 |
| CN111298854A (zh) * | 2020-02-27 | 2020-06-19 | 西人马联合测控（泉州）科技有限公司 | 芯片的成型方法以及晶圆 |
| CN111362227A (zh) * | 2018-12-25 | 2020-07-03 | 无锡华润矽科微电子有限公司 | Mems传感器封装结构 |
| CN117303305A (zh) * | 2023-11-29 | 2023-12-29 | 麦斯塔微电子(深圳)有限公司 | 一种mems器件封装结构及其制备方法 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1897288A (zh) * | 2005-07-15 | 2007-01-17 | 鸿富锦精密工业（深圳）有限公司 | 影像感测芯片的封装结构 |
| CN1949491A (zh) * | 2006-10-17 | 2007-04-18 | 晶方半导体科技（苏州）有限公司 | “n”形电连接晶圆级芯片尺寸封装结构及其制造方法 |
| CN101419952A (zh) * | 2008-12-03 | 2009-04-29 | 晶方半导体科技（苏州）有限公司 | 晶圆级芯片封装方法及封装结构 |
| CN102956675A (zh) * | 2012-10-18 | 2013-03-06 | 京东方科技集团股份有限公司 | 干燥剂层制备方法、有机发光二极管显示屏及其封装方法 |
| CN103531725A (zh) * | 2013-10-16 | 2014-01-22 | 上海和辉光电有限公司 | 电激发光组件及其封装方法 |
| CN104576564A (zh) * | 2015-01-26 | 2015-04-29 | 华天科技（昆山）电子有限公司 | 晶圆级芯片尺寸封装结构及其制作工艺 |
| CN104701273A (zh) * | 2015-03-27 | 2015-06-10 | 江阴长电先进封装有限公司 | 一种具有电磁屏蔽功能的芯片封装结构 |
| CN105347291A (zh) * | 2015-10-21 | 2016-02-24 | 华天科技（昆山）电子有限公司 | 转移芯片贴装应力的封装结构及其制作方法 |
| CN205187843U (zh) * | 2015-11-13 | 2016-04-27 | 华天科技（昆山）电子有限公司 | Mems芯片封装结构 |
| CN105621345A (zh) * | 2016-03-11 | 2016-06-01 | 华天科技（昆山）电子有限公司 | Mems芯片集成的封装结构及封装方法 |
| CN106531700A (zh) * | 2016-12-06 | 2017-03-22 | 江阴长电先进封装有限公司 | 一种芯片封装结构及其封装方法 |
| CN206040621U (zh) * | 2016-06-15 | 2017-03-22 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构 |
| CN206077681U (zh) * | 2016-07-18 | 2017-04-05 | 瑞声声学科技(深圳)有限公司 | 麦克风 |
| CN106744646A (zh) * | 2016-12-20 | 2017-05-31 | 苏州晶方半导体科技股份有限公司 | Mems芯片封装结构以及封装方法 |
| CN207738446U (zh) * | 2017-07-06 | 2018-08-17 | 苏州晶方半导体科技股份有限公司 | 一种mems芯片与asic芯片的封装结构 |
-
2017
- 2017-07-06 CN CN201710546745.1A patent/CN107176586A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1897288A (zh) * | 2005-07-15 | 2007-01-17 | 鸿富锦精密工业（深圳）有限公司 | 影像感测芯片的封装结构 |
| CN1949491A (zh) * | 2006-10-17 | 2007-04-18 | 晶方半导体科技（苏州）有限公司 | “n”形电连接晶圆级芯片尺寸封装结构及其制造方法 |
| CN101419952A (zh) * | 2008-12-03 | 2009-04-29 | 晶方半导体科技（苏州）有限公司 | 晶圆级芯片封装方法及封装结构 |
| CN102956675A (zh) * | 2012-10-18 | 2013-03-06 | 京东方科技集团股份有限公司 | 干燥剂层制备方法、有机发光二极管显示屏及其封装方法 |
| CN103531725A (zh) * | 2013-10-16 | 2014-01-22 | 上海和辉光电有限公司 | 电激发光组件及其封装方法 |
| CN104576564A (zh) * | 2015-01-26 | 2015-04-29 | 华天科技（昆山）电子有限公司 | 晶圆级芯片尺寸封装结构及其制作工艺 |
| CN104701273A (zh) * | 2015-03-27 | 2015-06-10 | 江阴长电先进封装有限公司 | 一种具有电磁屏蔽功能的芯片封装结构 |
| CN105347291A (zh) * | 2015-10-21 | 2016-02-24 | 华天科技（昆山）电子有限公司 | 转移芯片贴装应力的封装结构及其制作方法 |
| CN205187843U (zh) * | 2015-11-13 | 2016-04-27 | 华天科技（昆山）电子有限公司 | Mems芯片封装结构 |
| CN105621345A (zh) * | 2016-03-11 | 2016-06-01 | 华天科技（昆山）电子有限公司 | Mems芯片集成的封装结构及封装方法 |
| CN206040621U (zh) * | 2016-06-15 | 2017-03-22 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装结构 |
| CN206077681U (zh) * | 2016-07-18 | 2017-04-05 | 瑞声声学科技(深圳)有限公司 | 麦克风 |
| CN106531700A (zh) * | 2016-12-06 | 2017-03-22 | 江阴长电先进封装有限公司 | 一种芯片封装结构及其封装方法 |
| CN106744646A (zh) * | 2016-12-20 | 2017-05-31 | 苏州晶方半导体科技股份有限公司 | Mems芯片封装结构以及封装方法 |
| CN207738446U (zh) * | 2017-07-06 | 2018-08-17 | 苏州晶方半导体科技股份有限公司 | 一种mems芯片与asic芯片的封装结构 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108335986A (zh) * | 2017-09-30 | 2018-07-27 | 中芯集成电路（宁波）有限公司 | 一种晶圆级系统封装方法 |
| CN108336037A (zh) * | 2017-09-30 | 2018-07-27 | 中芯集成电路（宁波）有限公司 | 一种晶圆级系统封装结构和电子装置 |
| CN108597998A (zh) * | 2017-09-30 | 2018-09-28 | 中芯集成电路（宁波）有限公司 | 晶圆级系统封装方法及封装结构 |
| WO2019062240A1 (zh) * | 2017-09-30 | 2019-04-04 | 中芯集成电路（宁波）有限公司 | 一种晶圆级系统封装结构和电子装置 |
| US10811385B2 (en) | 2017-09-30 | 2020-10-20 | Ningbo Semiconductor International Corporation | Wafer-level system-in-package structure and electronic apparatus thereof |
| CN108597998B (zh) * | 2017-09-30 | 2022-04-08 | 中芯集成电路（宁波）有限公司 | 晶圆级系统封装方法及封装结构 |
| CN109592634A (zh) * | 2018-12-07 | 2019-04-09 | 中国科学院上海微系统与信息技术研究所 | 有源基板及其制备方法 |
| CN109592634B (zh) * | 2018-12-07 | 2020-10-09 | 中国科学院上海微系统与信息技术研究所 | 有源基板及其制备方法 |
| CN111362227A (zh) * | 2018-12-25 | 2020-07-03 | 无锡华润矽科微电子有限公司 | Mems传感器封装结构 |
| CN111298854A (zh) * | 2020-02-27 | 2020-06-19 | 西人马联合测控（泉州）科技有限公司 | 芯片的成型方法以及晶圆 |
| CN111298854B (zh) * | 2020-02-27 | 2021-08-06 | 西人马联合测控（泉州）科技有限公司 | 芯片的成型方法以及晶圆 |
| CN117303305A (zh) * | 2023-11-29 | 2023-12-29 | 麦斯塔微电子(深圳)有限公司 | 一种mems器件封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107176586A (zh) | 一种mems芯片与asic的封装结构及封装方法 | |
| US8476737B2 (en) | Environment-resistant module, micropackage and methods of manufacturing same | |
| TWI409885B (zh) | 具微機電元件之封裝結構及其製法 | |
| CN103213936B (zh) | 制备圆片级mems惯性器件tsv堆叠封装结构的方法 | |
| CN103367382B (zh) | 一种图像传感器芯片的晶圆级封装方法 | |
| TWI421955B (zh) | 具壓力感測器之微機電結構及其製法 | |
| CN106098645B (zh) | 半导体器件的封装结构 | |
| CN103818874B (zh) | Mems结构与处理电路集成系统的封装方法 | |
| US10266392B2 (en) | Environment-resistant module, micropackage and methods of manufacturing same | |
| TWI649257B (zh) | 具密封構造的混合積體構件 | |
| US9425119B2 (en) | Package structure and fabrication method thereof | |
| CN101786594A (zh) | 电子元件封装体及其制作方法 | |
| CN105600738B (zh) | 一种用于晶圆级封装的密闭结构及其制造方法 | |
| CN105621345A (zh) | Mems芯片集成的封装结构及封装方法 | |
| CN106744646A (zh) | Mems芯片封装结构以及封装方法 | |
| CN207738446U (zh) | 一种mems芯片与asic芯片的封装结构 | |
| CN108063126A (zh) | 一种芯片的封装结构以及封装方法 | |
| CN106876289B (zh) | 一种芯片的封装方法 | |
| CN103708407A (zh) | 集成mems传感器的晶圆级封装结构及其晶圆级封装方法 | |
| CN106744647A (zh) | Mems芯片封装结构以及封装方法 | |
| CN105347288B (zh) | 一种用于晶圆级封装的多器件密闭结构及其制造方法 | |
| CN105810705B (zh) | 高像素影像传感芯片的封装结构及其制作方法 | |
| CN107230684B (zh) | 晶圆级影像传感芯片的封装结构及其制造方法 | |
| JP2011009744A (ja) | ハイブリッド密封インターフェース・チップ | |
| CN207743221U (zh) | 一种芯片的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |