CN105621345A - Mems芯片集成的封装结构及封装方法 - Google Patents
Mems芯片集成的封装结构及封装方法 Download PDFInfo
- Publication number
- CN105621345A CN105621345A CN201610139406.7A CN201610139406A CN105621345A CN 105621345 A CN105621345 A CN 105621345A CN 201610139406 A CN201610139406 A CN 201610139406A CN 105621345 A CN105621345 A CN 105621345A
- Authority
- CN
- China
- Prior art keywords
- chip
- mems chip
- mems
- asic
- asic chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Wire Bonding (AREA)
Abstract
本发明公开了一种MEMS芯片集成的封装结构及封装方法,通过重布局金属线路将ASIC芯片的电性导出至与需要键合的MEMS芯片焊球相对应位置,并使MEMS芯片焊球与重布局金属线路相键合,可满足不同尺寸的MEMS芯片与ASIC芯片之间的封装要求,适用于所有的MEMS芯片封装;通过先形成包覆ASIC芯片、重布局金属线路及MEMS芯片正面的塑封层;再通过金属互连结构将ASIC芯片焊垫的电性引出至ASIC芯片背面,可使封装后的结构含有MEMS芯片及ASIC芯片的功能,且可以与其他功能芯片进行键合,实现芯片堆叠,适应更多的功能需求。本发明还具备封装成品尺寸小、制造工艺简单、性能优越、散热性佳的优点。
Description
技术领域
本发明涉及一种芯片集成的封装,具体是涉及一种MEMS芯片集成的封装结构及封装方法。
背景技术
MEMS(MicroElectroMechanicalsystems,微机电系统)技术是建立在微米/纳米技术基础上的21世纪前沿技术,是指对微米/纳米材料进行设计、加工、制造、测量和控制的技术。它可将机械构件、光学系统、驱动部件、电控系统集成为一个整体单元的微型系统。微机电系统不仅能够采集、处理与发送信息或指令,还能够按照所获取的信息自主地或根据外部的指令采取行动。它采用微电子技术和微加工技术相结合的制造工艺,制造出各种性能优异、价格低廉、微型化的传感器、执行器、驱动器和微系统,相对于传统的机械,它们的尺寸更小,厚度更薄,系统的自动化、智能化和可靠性水平更高。MEMS器件的应用领域相当广阔,市场需求强劲,正成为业界争相研发的热点。
MEMS产品中,由于各类产品的使用范围和应用环境的差异,其封装也没有一个统一的形式,应根据具体的使用情况选择合适的封装,近年来,MEMS封装技术取得了很大的进展,出现了众多的MEMS封装技术,大多数研究都集中在特殊应用的不同封装工艺,并且通常MEMS器件要实现特定的功能需要借助ASIC(ApplicationSpecificIntergratedCircuits,专用集成电路)芯片,而由于制造MEMS器件的工艺和制造ASIC的工艺差别较大,无法在CMOS(complementarymetaloxidesemiconductor,互补金属氧化物半导体)晶圆制造过程中同时制造完成。
专利号为ZL201320864641.2的专利文献,公开了一种硅基圆片级扇出封装结构,该封装结构包括硅基本体和带有若干个电极的IC芯片,每一电极上设置若干个金属柱/金属块,IC芯片的另一面通过贴片胶与硅基本体连接,塑封层将IC芯片、金属柱/金属块和贴片胶封装起来,金属柱/金属块的端面露出塑封层,并在其端面设置再布线金属层,相邻的再布线金属层向电极外侧延伸,并在再布线金属层的终端的表面设置焊球凸点,该实用新型能够实现将IC芯片的尺寸做的更小,但是采用在电极上设置金属柱/金属块的可靠性不好,良率下降。
专利号为ZL201110336991.7的专利文献,公开了一种微机电系统MEMS器件的方形扁平无引脚封装结构及方法,该封装结构包括:基板;粘结于所述基板上的专用集成电路ASIC芯片;粘贴于所述ASIC芯片上的MEMS芯片;包封所述基板、ASIC芯片、MEMS芯片并裸露所述基板上引脚的塑封料;所述ASIC芯片上的微型焊盘通过引线与所述基板上的引脚连接;所述MEMS芯片上的微型焊盘通过引线与所述ASIC芯片上的微型焊盘连接;所述ASIC芯片上,与所述MEMS芯片上微型焊盘连接的微型焊盘不同于与所述基板上引脚连接的微型焊盘。该发明采用堆叠的方式,将ASIC芯片与MEMS芯片封装为具有ASIC芯片的MEMS器件,具有产品尺寸小,制造简单、性能优越、散热性佳的优点。但是,不同的MEMS芯片其功能特性各异,因此不同MEMS芯片与ASIC芯片之间的封装需要采用不同的方式,封装方式不够灵活,不能广泛应用于所有MEMS芯片与ASIC芯片之间的封装。
发明内容
为了解决上述技术问题,本发明提出一种MEMS芯片集成的封装结构及封装方法,能够适用于所有的MEMS芯片与ASIC芯片之间的封装,同时具备封装成品尺寸小、制造工艺简单、性能优越、散热性佳的优点。
本发明的技术方案是这样实现的:
一种MEMS芯片集成的封装结构,包括MEMS芯片、ASIC芯片,所述ASIC芯片具有第一表面和与其相对的第二表面,所述第一表面含有焊垫,所述MEMS芯片的正面具有焊料凸点,所述ASIC芯片焊垫的电性通过重布局金属线路导出至与待键合的MEMS芯片焊料凸点相对应的位置,所述MEMS芯片的正面与所述ASIC芯片的第一表面通过所述焊料凸点与所述重布局金属线路键合,所述MEMS芯片和所述ASIC芯片的第一表面通过塑封层包覆;所述ASIC芯片第一表面焊垫的电性通过金属互连结构导出至第二表面。
进一步的,所述第二表面形成有暴露所述焊垫的开口,所述开口及所述第二表面上形成有暴露焊垫的绝缘层,所述绝缘层上形成有将所述焊垫的电性引至所述第二表面上的金属重布线,所述金属重布线上形成有用于防止所述金属重布线氧化或腐蚀的防焊层,所述防焊层上形成有电连接所述金属重布线的若干焊料凸点。
进一步的,所述焊料凸点为焊球或金属凸点。
进一步的,所述塑封层的材质为聚合物或膜。
进一步的,所述ASIC芯片焊垫之间的间距大于所述MEMS芯片的焊料凸点之间的间距时,所述重布局金属线路向内导出至与所述MEMS芯片的焊料凸点相对应的位置;所述ASIC芯片的焊垫之间的间距小于所述MEMS芯片的焊料凸点之间的间距时,所述重布局金属线路向外扇出至与所述MEMS芯片的焊料凸点相对应的位置。
一种MEMS芯片集成的封装方法,包含如下步骤:
步骤1、提供一MEMS芯片,所述MEMS芯片的正面含有焊料凸点;
步骤2、提供一ASIC芯片,所述ASIC芯片具有第一表面和与其相对的第二表面,所述第一表面含有焊垫,在所述第一表面制作重布局金属线路,将所述焊垫的电性导出至与需要键合的MEMS芯片上焊料凸点相对应位置;
步骤3、将所述MEMS芯片的正面与所述ASIC芯片的第一表面通过所述焊料凸点与所述重布局金属线路键合在一起;
步骤4、在所述ASIC芯片含有焊垫的第一表面形成塑封层,使该塑封层包覆住所述MEMS芯片和所述重布局金属线路;
步骤5、将所述ASIC芯片第一表面的焊垫电性通过金属互连结构导出至第二表面上;
进一步的,首先,在所述第二表面上形成暴露ASIC芯片第一表面焊垫的开口,然后,在开口及第二表面上形成暴露焊垫的绝缘层,接着,在所述绝缘层上形成将所述焊垫的电性引至所述第二表面上的金属重布线,最后,在所述金属重布线上形成防止所述金属重布线氧化或腐蚀的防焊层,并在该防焊层上形成有电连接所述金属重布线的若干焊料凸点。
进一步的,所述焊料凸点与所述重布局金属线路的键合通过在键合部位形成金属柱进行键合。
进一步的,所述金属柱形成于所述MEMS芯片的焊料凸点位置或形成于所述ASIC芯片上焊垫对应的重布局金属线路上。
进一步的,利用回流的方式对所述MEMS芯片、所述ASIC芯片进行键合。
本发明的有益效果是:本发明提供一种MEMS芯片集成的封装结构及封装方法,通过重布局金属线路将ASIC芯片的电性导出至与需要键合的MEMS芯片焊球相对应位置,并使MEMS芯片焊球与重布局金属线路相键合,可满足不同尺寸的MEMS芯片无法与ASIC芯片之间的封装需要,因此,本发明能够适用于所有的MEMS芯片封装;通过先形成包覆ASIC芯片、重布局金属线路及MEMS芯片正面的塑封层;然后,再通过金属互连结构将ASIC芯片焊垫的电性引出至ASIC芯片背面,可使封装后的结构不仅含有MEMS芯片自身的一些特殊功能,还含有ASIC芯片的功能,同时可以将封装后的结构与其他功能芯片进行键合实现芯片堆叠,适应更多的功能需求。本发明封装结构及封装方法具备封装成品尺寸小、制造工艺简单、性能优越、散热性佳的优点。
附图说明
图1为本发明实施例1中MEMS芯片(已封装好的)的结构示意图;
图2为本发明实施例1中在ASIC芯片的焊垫上形成重布局金属线路的结构示意图;
图3为本发明实施例1中将MEMS芯片与ASIC芯片键合之后的结构示意图;
图4为本发明实施例1中在键合之后的ASIC芯片第一表面进行塑封的结构示意图;
图5为本发明实施例1中将塑封后的ASIC芯片第二表面减薄后的结构示意图;
图6为本发明实施例1中在减薄后的ASIC芯片第二表面对应第一表面焊垫位置进行切割并暴露出焊垫的结构示意图;
图7为本发明实施例1中在暴露出焊垫的ASIC芯片第二表面整面铺设绝缘层,并暴露出焊垫的结构示意图;
图8为本发明实施例1中在绝缘层上形成金属重布线的结构示意图;
图9为本发明实施例1中在金属重布线上铺设防焊层,并预留出焊盘位置的结构示意图;
图10为本发明实施例1在预留出的焊盘位置形成焊球后形成的EMS芯片集成的封装结构的示意图;
图11为本发明实施例1中ASIC芯片的尺寸大于MEMS芯片的尺寸封装后的俯视结构图;
图12为本发明实施例2中ASIC芯片结构示意图;
图13为本发明实施例2中将ASIC芯片的焊垫的电性扇出至一临时键合基板上的结构示意图;
图14为本发明实施例2中将MEMS芯片与ASIC芯片键合之后的结构示意图;
图15为本发明实施例2中ASIC芯片的尺寸小于MEMS芯片的尺寸封装后的俯视结构图。
结合附图做以下说明
1—MEMS芯片101——焊料凸点
2—ASIC芯片201—焊垫
202—第一表面203—第二表面
3—塑封层4—重布局金属线路
5—开口6—绝缘层
7—金属重布线8—防焊层
9—焊料凸点10—临时键合基板
具体实施方式
为了能够更清楚地理解本发明的技术内容,特举以下实施例详细说明,其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。为方便说明,实施例附图的结构中各组成部分未按正常比例缩放,故不代表实施例中各结构的实际相对大小。
实施例1
如图11和12所示,一种MEMS芯片集成的封装结构,包括MEMS芯片1、ASIC芯片2,所述MEMS芯片是封装完成后的单颗芯片,且MEMS芯片正面上具有焊料凸点101,所述ASIC芯片具有第一表面202和与其相对的第二表面203,所述第一表面含有焊垫201,所述焊垫的电性通过重布局金属线路导出至与需要键合的MEMS芯片的焊料凸点相对应的位置,所述MEMS芯片的正面与所述ASIC芯片的第一表面通过所述焊料凸点与所述重布局金属线路键合,所述MEMS芯片、所述重布局金属线路和所述ASIC芯片的第一表面通过塑封层包覆;所述ASIC芯片第一表面焊垫的电性通过金属互连结构导出至第二表面上。本实施例中,ASIC芯片的平面尺寸大于MEMS芯片的平面尺寸,参见图11,即所述ASIC芯片的焊垫之间的间距大于所述MEMS芯片的焊料凸点之间的间距,所述重布局金属线路向内导出至与所述MEMS芯片的焊料凸点相对应的位置。
优选的,所述塑封层的长度和单颗ASIC芯片封装体的长度相同,塑封层的高度高于MEME芯片背面一定距离。
优选的,所述ASIC芯片第一表面焊垫的电性通过金属互连结构导出至第二表面上的结构是:所述第二表面形成有暴露所述焊垫的开口5,所述开口及所述第二表面上形成有暴露焊垫的绝缘层6,所述绝缘层上形成有将所述焊垫的电性引至所述第二表面上的金属重布线7,所述金属重布线上形成有用于防止所述金属重布线氧化或腐蚀的防焊层8,所述防焊层上形成有电连接所述金属重布线的若干焊料凸点9。
优选的,所述焊料凸点为焊球或金属凸点。
优选的,所述塑封层的材质为聚合物或膜。
优选的,所述ASIC芯片的焊垫之间的间距大于所述MEMS芯片的焊料凸点之间的间距时,所述重布局金属线路向内导出至与所述MEMS芯片的焊料凸点相对应的位置;所述ASIC芯片的焊垫之间的间距小于所述MEMS芯片的焊料凸点之间的间距时,所述重布局金属线路向外扇出至与所述MEMS芯片的焊料凸点相对应的位置。
作为一种优选实施例,如图1-图12所示,本发明MEMS芯片集成的封装结构的制作方法,包含如下步骤:
步骤1、参见图1,提供一封装后的MEMS芯片1,所述MEMS芯片的正面含有焊料凸点101;焊料凸点可以为焊球或金属凸点。作为一种优选实施例,图1示出了焊料凸点为焊球的情形。
步骤2、参见图2,提供一ASIC芯片2,所述ASIC芯片具有第一表面202和与其相对的第二表面203,所述第一表面含有焊垫201,在所述第一表面制作重布局金属线路4,将所述焊垫的电性导出至与需要键合的MEMS芯片上焊料凸点相对应位置;具体实施时,ASIC芯片上的重布局金属线路的材料可以是铝、铜、镍、靶、金中的一种或多种,形成重布局金属线路的方法为真空蒸镀法、物理气相沉积法等。
步骤3、参见图3,将所述MEMS芯片的正面与所述ASIC芯片的第一表面通过所述焊料凸点与所述重布局金属线路的键合;
优选的,所述焊料凸点与所述重布局金属线路的键合通过在键合部位形成金属柱进行键合。
优选的,所述金属柱形成于所述MEMS芯片的焊料凸点位置或形成于所述ASIC芯片上焊垫对应的重布局金属线路上。
优选的,利用锡回流的方式对所述MEMS芯片、所述ASIC芯片进行键合。
步骤4、参见图4,在所述ASIC芯片含有焊垫的第一表面形成塑封层3,使该塑封层包覆住所述MEMS芯片和所述重布局金属线路;具体实施时,塑封层将ASIC芯片含有焊垫的第一表面、分布于其上的重布局金属线路、MEMS芯片及其焊料凸点塑封起来,并使塑封层的高度不低于MEMS芯片的背面。
优选的,所述塑封层的材料可以是环氧树脂或者塑封胶等可以用来塑封的材料。
步骤5、将所述ASIC芯片第一表面的焊垫电性通过金属互连结构导出至第二表面上;金属互连结构的形成步骤如下:
首先,参见图5和图6;对键合后的ASIC芯片的第二表面进行减薄,在所述第二表面上形成暴露ASIC芯片第一表面的焊垫的开口5,具体实施时,减薄的方式可以是化学机械抛光,也可以是等离子体刻蚀或化学刻蚀,还可以是化学机械抛光、等离子体刻蚀与化学刻蚀之间的组合工艺。使焊垫暴露出来的方式可以是利用切割工艺,也可以使用蚀刻的方式使焊垫的一部分或者全部暴露出来,还可以使两者相结合。作为一种优选实施例,本发明通过一定的切割工艺从对应于ASIC芯片第一表面焊垫的第二表面开始,终止于对应第一表面的焊垫位置进行切割,使ASIC芯片的焊垫暴露出来。切割不穿透焊垫,较优的可以停留在焊垫表面。
然后,参见图7,在开口及第二表面上形成暴露焊垫的绝缘层6,该绝缘层材料可以是氧化硅、氮化硅、氮氧化硅或者绝缘树脂。绝缘层的制备可以是低温化学汽相沉积,聚合物喷涂,聚合物旋涂等方法。
接着,参见图8,在所述绝缘层上形成将所述焊垫的电性引至所述第二表面上的金属重布线7,金属重布线的形成过程包括在绝缘层上沉积种子金属层、涂胶、光刻、曝光、显影、电镀、去胶,种子层刻蚀等工艺;或在绝缘层上整面沉积种子金属层,在种子金属层上光刻暴露出金属重布线图形,在暴露金属重布线图形上电镀/化镀方式形成金属线路,最后去除图形外的种子金属层,形成金属重布线。金属重布线的材料是镍,镍磷,银,铜,钴,金,钯中的一种或几种。
最后,参见图9和图10,在所述金属重布线上形成用于防止所述金属重布线氧化或腐蚀的防焊层8,并在该防焊层上形成有电连接所述金属重布线的若干焊料凸点9。具体实施时,在防焊层上对应金属重布线预留焊盘的位置形成防焊层开口,在防焊层开口内形成焊料凸点,该焊料凸点可以是焊球或导电凸点。通过植球、印刷锡膏或者回流焊工艺在焊垫上制作焊球或导电凸点,本实施例中是制作焊球;防焊层的材质可以是膜或者胶。
实施例2
本实施例包含实施例1中所有技术特征,其区别在于,ASIC芯片的平面尺寸小于MEMS芯片的平面尺寸,参见图15,即所述ASIC芯片的焊垫之间的间距小于所述MEMS芯片的焊料凸点之间的间距,所述重布局金属线路向外扇出至与所述MEMS芯片的焊料凸点相对应的位置。
参见图12、图13、图14和图15,重布局金属线路向外扇出至与所述MEMS芯片的焊料凸点相对应的位置的方法为:
提供一临时键合基板,临时键合基板上形成对应ASIC芯片的凹槽,将ASIC芯片的第一表面朝外置于凹槽内,然后,在ASIC芯片及临时键合基板上铺设重布局金属线路,从而将使ASIC芯片焊垫的电性扇出至该临时键合基板上,即将焊垫的电性导出至与MEMS芯片焊球位置相对应的位置;最后,再利用实施例1中工艺制作方法,将MEMS芯片与ASIC芯片封装起来。
综上,提供一种MEMS芯片集成的封装结构及其封装方法,首先,提供一种MEMS芯片和ASIC芯片,当ASIC芯片的尺寸大于MEMS芯片尺寸时,通过重布局金属线路将ASIC芯片的电性导出至与MEMS芯片焊球相对应的位置;接着将MEMS芯片焊球与ASIC芯片的重布局金属线路部分相键合;然后在ASIC芯片含有焊垫的第一表面、重布局金属线路上不含键合部位的其他位置、MEMS芯片周围及上方区域形成塑封层;并将ASIC芯片不含焊垫的第二表面减薄到预设厚度,在减薄之后的ASIC芯片第二表面对应于第一表面焊垫位置进行切割直至使ASIC芯片的焊垫暴露出来为止,并在该第二表面整面铺设绝缘层,在绝缘层上铺设金属重布线,在金属重布线上不包含焊盘的位置铺设防焊层,最后在预留焊盘位置形成焊球。当ASIC芯片的尺寸小于MEMS芯片时,先扇出使ASIC芯片焊垫的电性导出至一临时键合基板上,再利用以上工艺制作方法,将MEMS芯片与ASIC芯片封装起来。
本发明通过重布局金属线路将ASIC芯片的电性导出至与需要键合的MEMS芯片焊球相对应位置,并使MEMS芯片焊球与重布局金属线路相键合,可满足不同尺寸的MEMS芯片无法与ASIC芯片之间的封装需要,因此,本发明能够适用于所有的MEMS芯片封装;通过先形成包覆ASIC芯片、重布局金属线路及MEMS芯片正面的塑封层;然后,在通过金属互连结构将ASIC芯片焊垫的电性引出至ASIC芯片背面,可使封装后的结构不仅含有MEMS芯片自身的一些特殊功能,还含有ASIC芯片的功能,同时可以将封装后的结构与其他功能芯片进行键合实现芯片堆叠,适应更多的功能需求。本发明封装结构及封装方法具备封装成品尺寸小、制造工艺简单、性能优越、散热性佳的优点。
以上实施例是参照附图,对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更,但不背离本发明的实质的情况下,都落在本发明的保护范围之内。
Claims (10)
1.一种MEMS芯片集成的封装结构,其特征在于:包括MEMS芯片(1)、ASIC芯片(2),所述ASIC芯片具有第一表面(202)和与其相对的第二表面(203),所述第一表面含有焊垫(201),所述MEMS芯片的正面具有焊料凸点(101),所述ASIC芯片焊垫的电性通过重布局金属线路导出至与待键合的MEMS芯片焊料凸点相对应的位置,所述MEMS芯片的正面与所述ASIC芯片的第一表面通过所述焊料凸点与所述重布局金属线路键合,所述MEMS芯片和所述ASIC芯片的第一表面通过塑封层包覆;所述ASIC芯片第一表面焊垫的电性通过金属互连结构导出至第二表面。
2.根据权利要求1所述的MEMS芯片集成的封装结构,其特征在于,所述第二表面形成有暴露所述焊垫的开口(5),所述开口及所述第二表面上形成有暴露焊垫的绝缘层(6),所述绝缘层上形成有将所述焊垫的电性引至所述第二表面上的金属重布线(7),所述金属重布线上形成有用于防止所述金属重布线氧化或腐蚀的防焊层(8),所述防焊层上形成有电连接所述金属重布线的若干焊料凸点(9)。
3.根据权利要求1或2所述的MEMS芯片集成的封装结构,其特征在于,所述焊料凸点为焊球或金属凸点。
4.根据权利要求1所述的MEMS芯片集成的封装结构,其特征在于,所述塑封层的材质为聚合物或膜。
5.根据权利要求1所述的MEMS芯片集成的封装结构,其特征在于,所述ASIC芯片焊垫之间的间距大于所述MEMS芯片的焊料凸点之间的间距时,所述重布局金属线路向内导出至与所述MEMS芯片的焊料凸点相对应的位置;所述ASIC芯片的焊垫之间的间距小于所述MEMS芯片的焊料凸点之间的间距时,所述重布局金属线路向外扇出至与所述MEMS芯片的焊料凸点相对应的位置。
6.一种MEMS芯片集成的封装方法,其特征在于:包含如下步骤:
步骤1、提供一MEMS芯片(1),所述MEMS芯片的正面含有焊料凸点(101);
步骤2、提供一ASIC芯片(2),所述ASIC芯片具有第一表面(202)和与其相对的第二表面(203),所述第一表面含有焊垫(201),在所述第一表面制作重布局金属线路(4),将所述焊垫的电性导出至与需要键合的MEMS芯片上焊料凸点相对应位置;
步骤3、将所述MEMS芯片的正面与所述ASIC芯片的第一表面通过所述焊料凸点与所述重布局金属线路键合在一起;
步骤4、在所述ASIC芯片含有焊垫的第一表面形成塑封层(3),使该塑封层包覆住所述MEMS芯片和所述重布局金属线路;
步骤5、将所述ASIC芯片第一表面的焊垫电性通过金属互连结构导出至第二表面上。
7.根据权利要求6所述的MEMS芯片集成的封装方法,其特征在于,首先,在所述第二表面上形成暴露ASIC芯片第一表面焊垫的开口(5),然后,在开口及第二表面上形成暴露焊垫的绝缘层(6),接着,在所述绝缘层上形成将所述焊垫的电性引至所述第二表面上的金属重布线(7),最后,在所述金属重布线上形成防止所述金属重布线氧化或腐蚀的防焊层(8),并在该防焊层上形成有电连接所述金属重布线的若干焊料凸点(9)。
8.根据权利要求6所述的MEMS芯片集成的封装方法,其特征在于,所述焊料凸点与所述重布局金属线路的键合通过在键合部位形成金属柱进行键合。
9.根据权利要求8所述的MEMS芯片集成的封装方法,其特征在于,所述金属柱形成于所述MEMS芯片的焊料凸点位置或形成于所述ASIC芯片上焊垫对应的重布局金属线路上。
10.根据权利要求6所述的MEMS芯片集成的封装方法,其特征在于,利用回流的方式对所述MEMS芯片、所述ASIC芯片进行键合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610139406.7A CN105621345B (zh) | 2016-03-11 | 2016-03-11 | Mems芯片集成的封装结构及封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610139406.7A CN105621345B (zh) | 2016-03-11 | 2016-03-11 | Mems芯片集成的封装结构及封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105621345A true CN105621345A (zh) | 2016-06-01 |
CN105621345B CN105621345B (zh) | 2018-06-29 |
Family
ID=56036754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610139406.7A Active CN105621345B (zh) | 2016-03-11 | 2016-03-11 | Mems芯片集成的封装结构及封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105621345B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107176586A (zh) * | 2017-07-06 | 2017-09-19 | 苏州晶方半导体科技股份有限公司 | 一种mems芯片与asic的封装结构及封装方法 |
CN107230684A (zh) * | 2017-06-28 | 2017-10-03 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级影像传感芯片的封装结构及其制造方法 |
CN108074885A (zh) * | 2016-11-10 | 2018-05-25 | 北京万应科技有限公司 | 一种多芯片模块封装结构 |
CN108335986A (zh) * | 2017-09-30 | 2018-07-27 | 中芯集成电路(宁波)有限公司 | 一种晶圆级系统封装方法 |
CN108975264A (zh) * | 2017-06-01 | 2018-12-11 | 北京万应科技有限公司 | 微机电系统芯片晶圆及系统封装方法、以及微机电系统 |
CN110875207A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
CN110875193A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
CN110875205A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
CN111377395A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路(宁波)有限公司上海分公司 | Mems封装结构及其制作方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102241388A (zh) * | 2011-05-18 | 2011-11-16 | 中国科学院上海微系统与信息技术研究所 | Mems圆片级三维混合集成封装结构及方法 |
CN103523745A (zh) * | 2013-10-21 | 2014-01-22 | 安徽北方芯动联科微系统技术有限公司 | 基于Si导电柱的圆片级封装方法及其单片集成式MEMS芯片 |
CN103765579A (zh) * | 2011-06-30 | 2014-04-30 | 村田电子有限公司 | 系统级封装器件的制造方法和系统级封装器件 |
CN103968886A (zh) * | 2013-02-04 | 2014-08-06 | 刘胜 | 一种多自由度微传感器模块及其封装 |
CN104465581A (zh) * | 2014-11-23 | 2015-03-25 | 北京工业大学 | 一种低成本高可靠性芯片尺寸cis封装 |
CN104603945A (zh) * | 2013-06-28 | 2015-05-06 | 英特尔Ip公司 | 专用集成电路(asic)上的微机电系统(mems) |
WO2015195437A1 (en) * | 2014-06-16 | 2015-12-23 | Noureddine Tayebi | Wafer scale monolithic cmos-integration of free-and non-free-standing metal- and metal alloy-based mems structures in a sealed cavity and methods of forming the same |
CN105253851A (zh) * | 2015-09-14 | 2016-01-20 | 合肥芯福传感器技术有限公司 | 一种芯片级系统传感器及其制备方法 |
CN205472636U (zh) * | 2016-03-11 | 2016-08-17 | 华天科技(昆山)电子有限公司 | Mems芯片集成的封装结构 |
-
2016
- 2016-03-11 CN CN201610139406.7A patent/CN105621345B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102241388A (zh) * | 2011-05-18 | 2011-11-16 | 中国科学院上海微系统与信息技术研究所 | Mems圆片级三维混合集成封装结构及方法 |
CN103765579A (zh) * | 2011-06-30 | 2014-04-30 | 村田电子有限公司 | 系统级封装器件的制造方法和系统级封装器件 |
CN103968886A (zh) * | 2013-02-04 | 2014-08-06 | 刘胜 | 一种多自由度微传感器模块及其封装 |
CN104603945A (zh) * | 2013-06-28 | 2015-05-06 | 英特尔Ip公司 | 专用集成电路(asic)上的微机电系统(mems) |
CN103523745A (zh) * | 2013-10-21 | 2014-01-22 | 安徽北方芯动联科微系统技术有限公司 | 基于Si导电柱的圆片级封装方法及其单片集成式MEMS芯片 |
WO2015195437A1 (en) * | 2014-06-16 | 2015-12-23 | Noureddine Tayebi | Wafer scale monolithic cmos-integration of free-and non-free-standing metal- and metal alloy-based mems structures in a sealed cavity and methods of forming the same |
CN104465581A (zh) * | 2014-11-23 | 2015-03-25 | 北京工业大学 | 一种低成本高可靠性芯片尺寸cis封装 |
CN105253851A (zh) * | 2015-09-14 | 2016-01-20 | 合肥芯福传感器技术有限公司 | 一种芯片级系统传感器及其制备方法 |
CN205472636U (zh) * | 2016-03-11 | 2016-08-17 | 华天科技(昆山)电子有限公司 | Mems芯片集成的封装结构 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108074885A (zh) * | 2016-11-10 | 2018-05-25 | 北京万应科技有限公司 | 一种多芯片模块封装结构 |
CN108975264A (zh) * | 2017-06-01 | 2018-12-11 | 北京万应科技有限公司 | 微机电系统芯片晶圆及系统封装方法、以及微机电系统 |
CN107230684A (zh) * | 2017-06-28 | 2017-10-03 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级影像传感芯片的封装结构及其制造方法 |
CN107230684B (zh) * | 2017-06-28 | 2019-07-30 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级影像传感芯片的封装结构及其制造方法 |
CN107176586A (zh) * | 2017-07-06 | 2017-09-19 | 苏州晶方半导体科技股份有限公司 | 一种mems芯片与asic的封装结构及封装方法 |
US10811385B2 (en) | 2017-09-30 | 2020-10-20 | Ningbo Semiconductor International Corporation | Wafer-level system-in-package structure and electronic apparatus thereof |
WO2019062240A1 (zh) * | 2017-09-30 | 2019-04-04 | 中芯集成电路(宁波)有限公司 | 一种晶圆级系统封装结构和电子装置 |
CN108597998A (zh) * | 2017-09-30 | 2018-09-28 | 中芯集成电路(宁波)有限公司 | 晶圆级系统封装方法及封装结构 |
CN108335986A (zh) * | 2017-09-30 | 2018-07-27 | 中芯集成电路(宁波)有限公司 | 一种晶圆级系统封装方法 |
CN110875207A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
CN110875193A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
CN110875205A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
CN110875205B (zh) * | 2018-09-04 | 2021-07-09 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
CN110875193B (zh) * | 2018-09-04 | 2021-08-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
CN111377395A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路(宁波)有限公司上海分公司 | Mems封装结构及其制作方法 |
CN111377395B (zh) * | 2018-12-27 | 2023-09-08 | 中芯集成电路(宁波)有限公司上海分公司 | Mems封装结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105621345B (zh) | 2018-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105621345A (zh) | Mems芯片集成的封装结构及封装方法 | |
CN101252096B (zh) | 芯片封装结构以及其制作方法 | |
CN105374693B (zh) | 半导体封装件及其形成方法 | |
CN103681368B (zh) | 半导体装置和将线柱形成为fo‑wlp中的垂直互连的方法 | |
TWI325626B (en) | Method for packaging a semiconductor device | |
CN102067310B (zh) | 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法 | |
TWI411075B (zh) | 半導體封裝件及其製造方法 | |
CN105575913A (zh) | 埋入硅基板扇出型3d封装结构 | |
CN108091615A (zh) | 半导体封装件 | |
CN102530824B (zh) | 具微机电元件的封装结构及其制法 | |
CN103515362A (zh) | 堆叠式封装器件和封装半导体管芯的方法 | |
US20060076665A1 (en) | Package stack and manufacturing method thereof | |
CN102376595A (zh) | 形成具有导电层和导电通孔的fo-wlcsp的方法和半导体器件 | |
CN107481945B (zh) | 一种晶圆级扇出型堆叠封装工艺方法 | |
CN102217063A (zh) | 用于功率器件的晶片级别芯片级封装的半导体管芯结构、使用其的封装及系统、以及其制造方法 | |
CN105655320B (zh) | 低成本芯片背部硅通孔互连结构及其制备方法 | |
CN102652358A (zh) | 基于面板的引线框封装方法和装置 | |
CN101656248A (zh) | 具有凹槽的基板的芯片堆叠封装结构及其封装方法 | |
CN106469712A (zh) | 电子封装结构及其制法 | |
CN106744646A (zh) | Mems芯片封装结构以及封装方法 | |
CN104051355B (zh) | 层叠封装结构及其形成方法 | |
CN107507816A (zh) | 扇出型晶圆级多层布线封装结构 | |
CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
CN102044527A (zh) | 一种互叠的封装结构及其制造方法 | |
CN106129015A (zh) | 一种含有埋入芯片和倒装芯片互连的封装结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20160601 Assignee: Huatian Science and Technology (Nanjing) Co.,Ltd. Assignor: HUATIAN TECHNOLOGY (KUNSHAN) ELECTRONICS Co.,Ltd. Contract record no.: X2021610000005 Denomination of invention: Packaging structure and method of MEMS chip integration Granted publication date: 20180629 License type: Common License Record date: 20210527 |
|
EE01 | Entry into force of recordation of patent licensing contract |