CN107481945B - 一种晶圆级扇出型堆叠封装工艺方法 - Google Patents

一种晶圆级扇出型堆叠封装工艺方法 Download PDF

Info

Publication number
CN107481945B
CN107481945B CN201710702492.2A CN201710702492A CN107481945B CN 107481945 B CN107481945 B CN 107481945B CN 201710702492 A CN201710702492 A CN 201710702492A CN 107481945 B CN107481945 B CN 107481945B
Authority
CN
China
Prior art keywords
stemness
fan
photoresistance film
conductive metal
stacked package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710702492.2A
Other languages
English (en)
Other versions
CN107481945A (zh
Inventor
姚大平
宋涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201710702492.2A priority Critical patent/CN107481945B/zh
Publication of CN107481945A publication Critical patent/CN107481945A/zh
Application granted granted Critical
Publication of CN107481945B publication Critical patent/CN107481945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种晶圆级扇出型堆叠封装工艺方法，包括如下步骤：在透光临时基板上的高温键合胶层上贴附一层干性光阻膜；在所述干性光阻膜上形成多个直通高温键合胶层的盲孔；在所述干性光阻膜固化后，在所述盲孔内植入导电金属柱；在所述干性光阻膜表面贴装裸芯片；整体注塑并对塑封体的表面进行磨削直至将所述裸芯片的焊垫完全暴露；在所述塑封体的磨削面上制作用于连接所述导电金属柱和裸芯片的重布线层，所述重布线层上设置有通过植球和回流焊得到微凸点；去除所述透光临时基板和高温键合胶层，得到封装单元；根据所述封装单元得到扇出型堆叠封装结构。该发明简化了扇出型堆叠封装制造工艺，降低了堆叠封装的制造成本。

Description

一种晶圆级扇出型堆叠封装工艺方法
技术领域
本发明涉及半导体封装技术领域，具体涉及一种晶圆级扇出型堆叠封装工艺方法。
背景技术
随着电子装置设备的集成度越来越高，半导体封装领域提出了堆叠式半导体封装技术(Package on Package,简称PoP)和晶片堆叠封装技术(Stacked Die Package)。此类封装是多个封装体或者裸芯片在高度方向上予以重叠达到减小封装体占用面积的目的。
目前普遍采用的芯片堆叠PoP多采用重布线基板的引线键合(wire bond)或者倒装芯片(Flip chip)的封装方式。首先在底层基板上预留焊垫或者穿透塑膜过孔，而后将上层封装芯片采用引线键合(wire bond,简称WB)或倒装焊接(Flip-Chip，简称FC)或者两种结合的方式实现上下芯片的连通。
由于基板的存在使得PoP的封装高度变高，限制了其在超薄型电子产品中的应用。为了解决该问题，业界提出了基于扇出型封装(FANOUT)以及嵌入式层压(Embedded IC)的叠封方式。特别是基于FANOUT的叠封方式，底层基板可以做得非常薄。常见的扇出型下封装体采用预制电镀铜柱(Cu Pillar)或者塑封体开孔后植铜柱的方式实现上下层的互连，这种方式要引入物理气相沉积(PVD)、电镀沉积(ECD)等高端芯片制造工艺，大大增加了封装成本。针对以上问题，公开号CN104332456A的中国专利采用临时载板，采用设置铜柱或铜线的方法，直接将芯片封装在一个塑封体，之后在两侧制作重布线层和微凸点，从而达到互连上下两层的芯片的目的，该方法避免使用PVD和ECD的工艺，降低了成本。但在过程中仍旧需要多次与临时载板的键合和解键合，工艺过程仍然有优化的空间。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中扇出型堆叠封装制造成本高和工艺复杂的缺陷，从而提供一种晶圆级扇出型堆叠封装工艺方法。
为此，本发明的一个实施例提供一种晶圆级扇出型堆叠封装工艺方法，包括如下步骤：在透光临时基板上的高温键合胶层上贴附一层干性光阻膜；在所述干性光阻膜上形成多个直通高温键合胶层的盲孔；在所述干性光阻膜固化后，在所述盲孔内植入导电金属柱；在所述干性光阻膜表面贴装裸芯片；整体注塑并对塑封体的表面进行磨削直至将所述裸芯片的焊垫完全暴露；在所述塑封体的磨削面上制作用于连接所述导电金属柱和裸芯片的重布线层，所述重布线层上设置有通过植球和回流焊得到微凸点；去除所述透光临时基板和高温键合胶层，得到封装单元；根据所述封装单元得到扇出型堆叠封装结构。
进一步的，导电金属柱外有焊锡包裹。
进一步的，当贴附多层干性光阻膜时，在每一层干性光阻膜固化前在同一位置反复多次形成盲孔。
进一步的，在反复多次形成盲孔的过程中，后续贴附的干性光阻膜上盲孔的直径大于与其相邻的前一层干性光阻膜上盲孔的直径。
进一步的，得到扇出型堆叠封装结构的步骤包括：对两个以上所述封装单元进行堆叠以得到扇出型堆叠封装结构。
进一步的，对两个以上所述封装单元进行堆叠以得到扇出型堆叠封装结构的步骤包括：利用上层封装单元上重布线层的微凸点抵触与其相邻的下层封装单元上固化后的干性光阻膜上露出的导电金属柱，以实现所述封装单元的堆叠。
进一步的，得到扇出型堆叠封装结构的步骤包括：采用引线键合或者倒装芯片将所述封装单元与另一芯片进行堆叠，得到扇出型堆叠封装结构。
进一步的，在所述干性光阻膜表面贴装裸芯片的步骤包括：将所述裸芯片的非器件面通过链接膜贴装到所述干性光阻膜表面，并且所述裸芯片的器件面低于导电金属柱。
进一步的，导电金属柱的材质为铜、铝或铝铜合金，
进一步的，导电金属柱的直径为100～1000μm。
本发明技术方案，具有如下优点：
1.本发明提供的晶圆级扇出型堆叠封装工艺方法，简化了制造工艺方法，本发明的方法在完成导电金属柱互连时既不需要溅射镀钛/铜，也不需要电镀铜柱；本发明使用干性光阻膜直接曝光成型，干性光阻膜经过紫外光处理后成为永久介电层，即绝缘层，改变了现有技术使用流体材料以及涂光阻的方式制作介电层的方式，既简化工艺又减薄了介电层的厚度。此外，由于避免了溅射镀和电镀，以及涂光阻，使得材料费得以节省，从而大大的降低了封装制造成本。最后，本发明的方法简化了透光临时基板解键合剥离后铜柱与外界的互连。由于刻蚀盲孔时已刻蚀至高温键合胶层，使得解键合除去透光临时基板后，植入的导电金属柱底部就露出来，因此避免了现有技术在基板解键合后的步骤，从而大大降低了堆叠封装的制造成本。
2.本发明提供的晶圆级扇出型堆叠封装工艺方法，由于在导电金属柱外有焊锡包裹，使得导电金属柱得到保护以防止其氧化，并且能够使得导电金属柱更好地与绝缘层，即固化后的干性光阻膜，联结成一整体。
3.为了保证较大叠封层距以及多层堆叠的状况下仍能应用植入导电金属柱的工艺方法，本发明提出制作若干次的盲孔和植入导电金属柱的技术。本发明提供的晶圆级扇出型堆叠封装工艺方法，由于当贴附多层干性光阻膜时，在每一层干性光阻膜固化前在同一位置反复多次形成盲孔，使得植入导电金属柱的高/径比得以拓展。另外，每层盲孔和导电金属柱要比前一层的盲孔和导电金属柱的直径大至少10％，以此避免制造误差，确保电信号和机械的互连畅通。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中晶圆级扇出型堆叠封装工艺方法的一个具体示例的流程图；
图2为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中由步骤S1得到的结构的一个具体示例的原理框图；
图3为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中由步骤S2得到的一种结构的一个具体示例的结构示意图；
图4为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中由步骤S2得到的另一种结构的一个具体示例的结构示意图；
图5为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中由步骤S3得到的一种结构的一个具体示例的结构示意图；
图6为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中由步骤S3得到的另一种结构的一个具体示例的结构示意图；
图7为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中由步骤S4得到的结构的一个具体示例的结构示意图；
图8为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中由步骤S5得到的结构的一个具体示例的结构示意图；
图9为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中由步骤S6得到的结构的一个具体示例的结构示意图；
图10为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中由步骤S7得到的封装单元的一个具体示例的结构示意图；
图11为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中步骤S8中采用引线键合的方式将封装单元与另一芯片进行堆叠所得的扇出型堆叠封装结构的一个具体示例的结构示意图；
图12为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中步骤S8中采用倒装芯片的方式将封装单元与另一芯片进行堆叠所得的扇出型堆叠封装结构的一个具体示例的结构示意图；
图13为本发明实施例1中晶圆级扇出型堆叠封装工艺方法中步骤S8中对两个封装单元进行堆叠所得的扇出型堆叠封装结构的一个具体示例的结构示意图。
附图标记：
1—透光临时基板，2—高温键合胶层，3—干性光阻膜，4—盲孔，5—导电金属柱，6—链接膜，7—裸芯片，8—塑封体，9—重布线层，10—微凸点，21—上层封装单元，22—下层封装单元，23—另一芯片。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
实施例1提供一种晶圆级扇出型堆叠封装工艺方法，如图1所示，其包括如下步骤：
步骤S1：在透光临时基板1上的高温键合胶层2上贴附一层干性光阻膜3。高温键合胶层2能在较低温度下固化而具有较强的粘结力，当该材料被加热到较高的温度，例如高于300℃时，其与透光临时基板1接触的界面可以失去粘性。高温键合胶层2的总厚度一般小于10μm。高温键合胶层2可采用喷涂、旋转涂或贴膜等工艺方式附着在透光临时基板1表面上。在高温键合胶层2的表面贴附一层干型光阻膜3，该薄膜可经过光刻和显影产生图形，并在紫外光的照射下固化，形成绝缘体层。根据实际需要可以施加一层或多层该光阻膜，该光阻膜的厚度通常范围为10～60μm。经步骤S1得到的结构的示意图如图2所示。
步骤S2：在干性光阻膜3上形成多个直通高温键合胶层2的盲孔4。在步骤S1得到的干型光阻膜3经过光刻和显影成形后得到所需要的盲孔4，如图3所示。盲孔4的深度应当至少到达高温键合胶层2的表面，只有这样才能使得后续步骤去除透光临时基板1和高温键合胶层2后，将盲孔4中植入的导电金属柱5的端部露出来，以避免现有技术在基板解键合后的工艺步骤，从而降低堆叠封装的制造成本。根据实际厚度的需要，也可以在第一层干型光阻膜3固化后再次贴附一层或多层干性光阻膜层3，随后在同样的位置再次进行光刻和显影成形以得到更深的盲孔4，如图4所示。盲孔4的直径范围为100～1000μm。在做多层连接时，需要完成若干次贴干型光阻膜3以及曝光成型，每一次上层干型光阻膜3上的盲孔4的直径都要比下一层干型光阻膜3上的盲孔4的直径大，控制在大于10％左右即可，以保证两次开的盲孔能够紧密相连接起来。在每一层干性光阻膜3固化前在同一位置反复多次形成盲孔4，使得后续步骤中植入的导电金属柱5的高/径比得以拓展。解决了现有技术在较大的高/径比下，容易出现导电金属柱漏植的问题。如果盲孔4直径较小，现有丝网植铜柱设备不能一次植入较大的高/径比的盲孔，可以分成若干次植入高/径比较小的导电金属柱5；然后再贴干型光阻膜3，经曝光、显影以形成新一层盲孔4。如此重复可以制成各种尺寸的导电金属互连体。
步骤S3：在干性光阻膜3固化后，在盲孔4内植入导电金属柱5。将步骤S2得到的有盲孔4的干性光阻膜3经过紫外光照射，干性光阻膜3经紫外光照射后固化成为永久性绝缘层，即介电层。现有技术在制备介电层时，需要使用聚酰亚胺(简称PI)或聚苯并恶唑(简称PBO)或苯并环丁烯(简称BCB)等聚合物材料来做介电层，这些材料都是流体，需要经旋涂/烘烤才能成型，然后再通过涂光阻PR、曝光成型方可成为可用的介电层。相比较就可以清楚看到，实施例1在制备介电层时避免了高成本的聚酰亚胺等聚合物材料费用，以及制备成本(旋涂/烘烤的工艺成本)；并且，实施例1在制备介电层时还节省了涂覆光阻PR的工艺步骤，这样不仅节省了材料费，也减少了工艺步骤，从而大大的降低了封装制造成本。在干性光阻膜3固化后，在步骤S2中得到的盲孔4中涂覆助焊剂后植入导电金属柱5。导电金属柱5上可以附着锡膜以防止其氧化和更好地与介电层联结成一整体。经步骤S3后得到的结构的示意图如图5和图6所示，图6为贴附多层干性光阻膜3的情况下植入导电金属柱5后所获结构的示意图。进一步的，导电金属柱5的材质为铜、铝或铝铜合金，导电金属柱5的直径为100～1000μm。
步骤S4：在干性光阻膜3表面贴装裸芯片7。在步骤S3中固化的干性光阻膜3上贴装带有链接膜6的裸芯片7，其中裸芯片7的非器件面通过链接膜6贴装到固化后的干性光阻膜3的表面，并且裸芯片7的器件面要低于导电金属柱5的上表面。在一具体实施方式中，链接膜6为永久双面粘膜。本步骤中，之所以需要让裸芯片7的器件面低于导电金属柱5的上表面，是因为需要在后续的注塑和磨削步骤后将裸芯片7和导电金属柱5同时暴露，待设置重布线层后将暴露的裸芯片7和导电金属柱5电连接。经步骤S4后得到的结构的示意图如图7所示。
步骤S5：整体注塑并对塑封体的表面进行磨削直至将裸芯片7的焊垫完全暴露。在步骤S4得到的结构上进行压铸塑封，形成塑封体8，而后对塑封体8的表面进行磨削，直到将裸芯片7的焊垫完全暴露。由于裸芯片7的器件面要低于导电金属柱5的上表面，此时导电金属柱5也已经完全暴露。经步骤S5后得到的结构的示意图如图8所示。
步骤S6：在塑封体的磨削面上制作用于连接导电金属柱5和裸芯片7的重布线层9。重布线层9上设置有通过植球和回流焊得到微凸点10。微凸点10的材质一般采用Sn、SnAg或者SnAgCu，或者微凸点10为铜内核镀锡球。经步骤S6后得到的结构的示意图如图9所示。
步骤S7：去除透光临时基板1和高温键合胶层2，得到封装单元。在步骤S6所得的结构上，采用激光穿透透光临时基板1的方式扫描加热高温键合胶层2，以使得高温键合胶层2的温度快速升温到300℃以上，立即使高温键合胶层2全部或部分微观结构组织变化而失去粘性。在透光临时基板1移除后除去助焊剂并清洗。由于步骤S2在可固化的干性光阻膜上刻蚀盲孔4时，盲孔4已开到高温键合胶层2，所以解键合除去透光临时基板1和高温键合胶层2后，盲孔4内植入的导电金属柱5的底部就露出来了，经过除助焊剂和清洗后，导电金属柱5就可以与外面互连了。
现有技术在基板解键合剥离后实现铜柱与外界互连的通用方法大致有如下几种:
1.在键合胶与电镀铜柱之间加上了可撕除的粘合胶，剥离基板后还需要撕去粘合胶膜；撕粘合胶不仅需要新的制造步骤和设备，而且可能会破损已基本做好了的封装器件；
2.如果在键合胶与电镀铜柱之间涂/镀了永久介电层，在解键合剥离了基板后，就需要用光刻工艺，包括涂光阻层、曝光、显影和湿法刻蚀，去掉铜柱下方的介电层；
3.如果在键合胶与电镀铜柱之间涂/镀了永久介电层，该永久介电层在溅射镀钛/铜之前已基本蚀刻掉了，解键合剥离了基板后，在少量残留绝缘膜上使用激光钻孔的方法让铜柱露出来。这里，现有技术的键合胶相当于实施例1中的高温键合胶层，基板相当于实施例1的透光临时基板，电镀铜柱相当于实施例1的导电金属柱。
与上述现有技术相比，实施例1提出的新工艺减少了解键合后的步骤，从而大大降低了堆叠封装的制造成本。经步骤S7后得到的封装单元的示意图如图10所示。
步骤S8：根据封装单元得到扇出型堆叠封装结构。在步骤S7所得封装单元中微凸点10对应的表面，可采用引线键合或者倒装芯片的方式将封装单元与另一芯片23进行堆叠，得到扇出型堆叠封装结构，如图11和图12所示；也可以采用步骤S7所得封装单元进行多层堆叠。
实施例1提供的晶圆级扇出型堆叠封装工艺方法，在完成导电金属柱互连时既不需要溅射镀钛/铜，也不需要电镀铜柱；并且实施例1使用干性光阻膜直接曝光成型，干性光阻膜经过紫外光处理后成为永久介电层，即绝缘层，改变了现有技术使用流体材料以及涂光阻的方式制作介电层的方式，既简化工艺又减薄了介电层的厚度。此外，由于避免了溅射镀钛/铜和电镀铜柱，以及涂光阻，使得材料费得以节省，从而大大的降低了封装制造成本。最后，实施例1的方法简化了透光临时基板解键合剥离后铜柱与外界的互连。由于刻蚀盲孔时已开到键合膜层，即高温键合胶层，使得解键合除去透光临时基板后，植入的导电金属柱底部就露出来，因此避免了现有技术在基板解键合后的步骤，从而大大降低了堆叠封装的制造成本。
实施例2
实施例2提供一种晶圆级扇出型堆叠封装工艺方法，包括实施例1的全部步骤，为避免重复，在此不再赘述。实施例2公开了对两个以上封装单元进行堆叠以得到扇出型堆叠封装结构的具体方法，即利用上层封装单元21上重布线层的微凸点抵触与其相邻的下层封装单元22上固化后的干性光阻膜上露出的导电金属柱，以实现封装单元的堆叠，如图13所示。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种晶圆级扇出型堆叠封装工艺方法，其特征在于，包括如下步骤：
在透光临时基板上的高温键合胶层上贴附一层干性光阻膜；
在所述干性光阻膜上形成多个直通高温键合胶层的盲孔；
在所述干性光阻膜固化后，在所述盲孔内植入导电金属柱，所述导电金属柱的上表面高于所述干性光阻膜的上表面；
在所述干性光阻膜表面贴装裸芯片，所述裸芯片的器件面低于所述导电金属柱的上表面；
整体注塑并对塑封体的表面进行磨削直至将所述裸芯片的焊垫完全暴露；
在所述塑封体的磨削面上制作用于连接所述导电金属柱和裸芯片的重布线层；
去除所述透光临时基板和高温键合胶层，得到封装单元；
根据所述封装单元得到扇出型堆叠封装结构。
2.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法，其特征在于：所述导电金属柱外有焊锡包裹。
3.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法，其特征在于，当贴附多层干性光阻膜时，在每一层干性光阻膜固化前在同一位置反复多次形成盲孔。
4.根据权利要求3所述的晶圆级扇出型堆叠封装工艺方法，其特征在于，在反复多次形成盲孔的过程中，后续贴附的干性光阻膜上盲孔的直径不小于与其相邻的前一层干性光阻膜上盲孔的直径。
5.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法，其特征在于，所述得到扇出型堆叠封装结构的步骤包括：对两个以上所述封装单元进行堆叠以得到扇出型堆叠封装结构。
6.根据权利要求5所述的晶圆级扇出型堆叠封装工艺方法，其特征在于，所述对两个以上所述封装单元进行堆叠以得到扇出型堆叠封装结构的步骤包括：利用上层封装单元上重布线层的微凸点抵触与其相邻的下层封装单元上固化后的干性光阻膜上露出的导电金属柱，以实现所述封装单元的堆叠。
7.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法，其特征在于，所述得到扇出型堆叠封装结构的步骤包括：采用引线键合或者倒装芯片将所述封装单元与另一芯片进行堆叠，得到扇出型堆叠封装结构。
8.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法，其特征在于，所述在所述干性光阻膜表面贴装裸芯片的步骤包括：将所述裸芯片的非器件面通过键合膜贴装到所述干性光阻膜表面，并且所述裸芯片的器件面低于导电金属柱。
9.根据权利要求1所述的晶圆级扇出型堆叠封装工艺方法，其特征在于，所述导电金属柱的材质为铜、铝或铝铜合金。
10.根据权利要求9所述的晶圆级扇出型堆叠封装工艺方法，其特征在于，所述导电金属柱的直径为100～1000μm。
CN201710702492.2A 2017-08-16 2017-08-16 一种晶圆级扇出型堆叠封装工艺方法 Active CN107481945B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710702492.2A CN107481945B (zh) 2017-08-16 2017-08-16 一种晶圆级扇出型堆叠封装工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710702492.2A CN107481945B (zh) 2017-08-16 2017-08-16 一种晶圆级扇出型堆叠封装工艺方法

Publications (2)

Publication Number Publication Date
CN107481945A CN107481945A (zh) 2017-12-15
CN107481945B true CN107481945B (zh) 2019-08-20

Family

ID=60600489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710702492.2A Active CN107481945B (zh) 2017-08-16 2017-08-16 一种晶圆级扇出型堆叠封装工艺方法

Country Status (1)

Country Link
CN (1) CN107481945B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807192A (zh) * 2017-12-18 2018-11-13 深圳市环基实业有限公司 一种ic封装工艺
CN108734154B (zh) * 2018-07-27 2023-08-15 星科金朋半导体（江阴）有限公司 一种超薄指纹识别芯片的封装方法及其封装结构
CN108734156B (zh) * 2018-07-27 2023-08-15 星科金朋半导体（江阴）有限公司 一种超薄指纹识别芯片的封装方法及其封装结构
CN108734155B (zh) * 2018-07-27 2023-08-15 星科金朋半导体（江阴）有限公司 一种超薄指纹识别芯片的封装方法及其封装结构
CN113555316B (zh) * 2021-07-20 2023-10-31 佛山慧鑫众创科技有限公司 一种智能功率模块及其制造方法
CN115332214B (zh) * 2022-10-14 2023-06-06 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法
CN117080087B (zh) * 2023-10-13 2024-02-13 季华实验室 一种扇出型板级封装方法及扇出型板级封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035813A (zh) * 2011-10-09 2013-04-10 官淑燕 高温元件用电路基板及具该基板的led组件及其制法
CN105514099A (zh) * 2015-12-22 2016-04-20 华进半导体封装先导技术研发中心有限公司 多层堆叠扇出型封装结构及其制备方法
CN106558574A (zh) * 2016-11-18 2017-04-05 华为技术有限公司 芯片封装结构和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035813A (zh) * 2011-10-09 2013-04-10 官淑燕 高温元件用电路基板及具该基板的led组件及其制法
CN105514099A (zh) * 2015-12-22 2016-04-20 华进半导体封装先导技术研发中心有限公司 多层堆叠扇出型封装结构及其制备方法
CN106558574A (zh) * 2016-11-18 2017-04-05 华为技术有限公司 芯片封装结构和方法

Also Published As

Publication number Publication date
CN107481945A (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
CN107481945B (zh) 一种晶圆级扇出型堆叠封装工艺方法
CN206992089U (zh) 半导体装置
CN103515260B (zh) 封装内封装及其形成方法
CN103681468B (zh) 在Fo-WLCSP中形成双面互连结构的半导体器件和方法
TWI508198B (zh) 形成用於具有預塗保護層的封裝晶粒的互連結構之半導體裝置與方法
CN105621345B (zh) Mems芯片集成的封装结构及封装方法
CN106328602A (zh) 封装件结构
CN107452689A (zh) 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN104538318B (zh) 一种扇出型圆片级芯片封装方法
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
TW201209991A (en) Stackable molded microelectronic packages with area array unit connectors
CN106876363A (zh) 3d连接的扇出型封装结构及其工艺方法
CN107248509A (zh) Emi防护的芯片封装结构及封装方法
CN106683985A (zh) 半导体器件及其制造方法
CN107393910A (zh) 扇出型系统级封装结构及其制备方法
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN106744646A (zh) Mems芯片封装结构以及封装方法
CN112769411A (zh) 一种声表面波芯片的晶圆级封装方法及装置
CN107195617A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
CN105870093A (zh) 导体柱及其制造方法、封装芯片的方法和芯片倒装产品
TW200416968A (en) Electronic device and method of manufacturing same
CN106783796B (zh) 一种芯片封装结构及其制备方法
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN116053202B (zh) 一种空腔结构晶圆级封装工艺方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20171215

Assignee: Huajin semiconductor (Jiashan) Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2021980017402

Denomination of invention: A wafer level fan out stacking packaging process

Granted publication date: 20190820

License type: Exclusive License

Record date: 20220111