CN116053202B - 一种空腔结构晶圆级封装工艺方法 - Google Patents

Abstract

本发明公开了一种空腔结构晶圆级封装工艺方法，涉及空腔结构晶圆级封装技术领域，包括芯片载体和基底晶圆，芯片载体的顶部通过粘合连接有基底晶圆，芯片载体的底部涂覆上涂胶，并在芯片载体的涂胶上粘合有金属盖，金属盖的一侧安装有散热座；本发明在整个基底晶圆的顶部加装凸点金属层，在倒装芯片互连方式中，金属层是IC上金属焊盘和金凸点或焊料凸点之间的关键界面层，该层是倒装芯片封装技术的关键因素之一，并为芯片的电路和焊料凸点两方面提供高可靠性的电学和机械连接，凸点和I/O焊盘之间的金属层需要与金属焊盘和晶圆钝化层具有足够好的粘结性，在后续工艺步骤中保护金属焊盘。

Description

一种空腔结构晶圆级封装工艺方法

技术领域

本发明涉及空腔结构晶圆级封装技术领域，具体为一种空腔结构晶圆级封装工艺方法。

背景技术

晶圆级封装是一种先进的封装技术，因其具有尺寸小、电性能优良、散热好、成本低等优势，近年来发展迅速，在传统晶圆封装中，是将成品晶圆切割成单个芯片，然后再进行黏合封装，不同于传统封装工艺，晶圆级封装是在芯片还在晶圆上的时候就对芯片进行封装，保护层可以黏接在晶圆的顶部或底部，然后连接电路，再将晶圆切成单个芯片，由于没有引线、键合和塑胶工艺，封装无需向芯片外扩展，使得晶圆级封装的封装尺寸几乎等于芯片尺寸；

目前半导体晶圆级封装结构，是通过在晶圆表面涂覆聚合物薄膜以加强芯片的钝化层，起到应力缓冲的作用，然后，重布线层(RDL)对芯片的铝/铜焊区位置重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布，再则凸点下金属层(UBM)采用和RDL一样的工艺流程制作，将焊料球放置于UBM上，放入回流焊中，焊料经回流熔化与UBM形成良好的浸润结合，达到良好的焊接效果，从而完成晶圆级封装结构；

对于当前半导体晶圆级封装结构而言，常见的晶圆级封装方式为1P1M&2P2M，传统的晶圆级封装方式工艺加工流程长，同时带来工艺加工过程中管控点风险也随着增多，在工艺制作过程中不易管控，而且工艺成本也会随着工艺流程以及加工工艺时长的影响而呈现一定程度的增高；再则产品本身受工艺加工过程影响散热性也会有一定程度的降低；

为此，我们提出一种空腔结构晶圆级封装工艺方法。

发明内容

本发明的目的在于提供一种空腔结构晶圆级封装工艺方法，以解决上述背景技术中提出的问题；

1、通过在整个基底晶圆的顶部加装凸点金属层，使得整个空腔结构晶圆级封装工艺简单化，相比较在整个基底晶圆的顶部涂覆多次封装胶体来实现整个芯片的封装，晶圆级封装方式工艺加工流程长，工艺加工过程中管控点风险也随着增多，且工艺成本也会随着工艺流程以及加工工艺时长增加而增高；

2、通过芯片载体的底部一侧通过涂胶粘合有散热座，使得整个空腔结构晶圆级封装工艺过程中产热及时排出，避免后期出现芯片散热低而损坏的问题；

为实现上述目的，本发明提供如下技术方案：

一种空腔结构晶圆级封装工艺方法，包括芯片载体和基底晶圆，所述芯片载体的顶部通过粘合连接有基底晶圆，所述芯片载体的底部涂覆上涂胶，并在芯片载体的涂胶上粘合有金属盖，所述金属盖的一侧安装有散热座；

所述基底晶圆的顶部两侧安装有凸点，且位于两个所述凸点的相对面安装有叉指结构，所述基底晶圆、凸点和叉指结构的顶部形成第一封装胶体，并采用曝光显影工艺使得叉指结构顶部的第一封装胶体消除；

所述第一封装胶体、凸点和叉指结构的顶部涂覆第二封装胶体，并采用曝光显影工艺使得第二封装胶体的两侧且位于凸点的顶部形成凹槽；

所述凸点和第二封装胶体的顶部进行电镀工艺，并在凸点的凹槽内形成电镀层；

所述电镀层的顶部进行覆锡工艺，并通过加热使得整个电镀层顶部形成锡球。

进一步的，所述凸点的底部且位于基底晶圆内安装有金属线路，且金属线路的一侧与凸点底部相连接，所述金属线路的另一侧与外部相连通。

进一步的，所述锡球的底部与电镀层相连接，且位于电镀层的一侧与凸点相连接。

进一步的，所述第一封装胶体的两侧且位于凸点顶部形成的凹槽内安装有芯片本体，且位于芯片本体的顶部对称安装有焊盘，所述第二封装胶体、芯片本体和叉指结构的顶部均匀涂覆有第三封装胶体。

进一步的，所述第三封装胶体的顶部采用曝光显影工艺使得叉指结构和焊盘顶部的第一封装胶体消除，并在整个焊盘的顶部形成凹槽。

进一步的，所述焊盘的顶部的凹槽内通过植锡固定有锡球，且位于锡球的底部与焊盘相连接，所述芯片本体的底部与凸点顶部相连接。

与现有技术相比，本发明的有益效果是：

1、本发明中，在整个基底晶圆的顶部加装凸点金属层，在倒装芯片互连方式中，金属层是IC上金属焊盘和金凸点或焊料凸点之间的关键界面层，该层是倒装芯片封装技术的关键因素之一，并为芯片的电路和焊料凸点两方面提供高可靠性的电学和机械连接，凸点和I/O焊盘之间的金属层需要与金属焊盘和晶圆钝化层具有足够好的粘结性，在后续工艺步骤中保护金属焊盘，在金属焊盘和凸点之间保持低接触电阻，可以作为金属焊盘和凸点之间有效地扩散阻挡层；并且可以作为焊料凸点或者金凸点沉积的种子层；

2、本发明中，通过芯片载体的底部一侧通过涂胶粘合有散热座，使得整个空腔结构晶圆级封装工艺过程中产热及时排出，避免基底晶圆顶部的叉指结构封装时温度较高，导致基底晶圆与芯片载体出现变形问题。

附图说明

图1为本发明的空腔结构晶圆级封装工艺简图；

图2为本发明的空腔结构晶圆级封装工艺流程图；

图3为本发明的基底晶圆与芯片本体连接工艺简图；

图4为本发明的基底晶圆与芯片本体封装工艺流程图。

图中：1、芯片载体；2、基底晶圆；3、凸点；4、叉指结构；5、涂胶；6、金属盖；7、散热座；8、第一封装胶体；9、第二封装胶体；10、电镀层；11、锡球；12、金属线路；13、芯片本体；14、焊盘；15、第三封装胶体。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1-4，本发明提供一种技术方案：

实施例1：

在众多的新型封装技术中，晶元级封装技术最具创新性、最受世人瞩目，是封装技术取得革命性突破的标志，晶元级封装技术以晶元为加工对象，在晶元上同时对众多芯片进行封装、老化、测试，最后切割成单个器件，它使封装尺寸减小至IC芯片的尺寸，生产成本大幅度下降，晶元级封装技术的优势使其一出现就受到极大地关注并迅速获得巨大的发展和广泛的应用，在移动电话等便携式产品中，已普遍采用晶元级封装型的EPROM、IPD(集成无源器件)、模拟芯片等器件，采用晶元级封装的器件门类正在不断增多，晶元级封装技术是一项正在迅速发展的新技术，而其中晶圆级封装离不开晶圆级微凸点3的制作；

金属化层通常是在整个晶圆表面沉积多层金属来实现，用于沉积UBM层的技术包括蒸发、化学镀和溅射沉积，在高级封装中，无论从成本还是技术角度考虑，晶圆凸点3制作都非常关键，在晶圆凸点3制作中，金属沉积占到全部成本的50％以上，晶圆凸点3制作中最为常风的金属沉积步骤是凸点3下金属化层的沉积和凸点3本身的沉积，一般通过电镀工艺实现，空腔结构晶圆级封装工艺初步操作就是提供带有晶圆级微凸点3的基底晶圆2，位于基底晶圆2顶部两侧安装有凸点3，同时位于基底晶圆2内且与凸点3底部相固定安装有金属线路12，位于基底晶圆2的顶部安装有叉指结构4，当整个芯片需要进行封装时，就需要对叉指结构4顶部密封，芯片载体1的顶部安装有基底晶圆2，原材料提供结束后需要对整个芯片载体1和基底晶圆2进行清洗，采用柠檬酸三钠、氯化钠、醋酸钠和盐酸混合药剂对整个芯片载体1和基底晶圆2粘合物进行冲洗，冲洗干燥结束后进行散热座7的植入操作；

对整个芯片载体1反面后进行涂胶5操作，再将整个带有金属盖6的散热座7固定在芯片载体1的一侧，反转整个带有散热座7的芯片载体1，并将整个第一封装胶体8涂覆到凸点3、基底晶圆2和叉指结构4的顶部，第一封装胶体8本质为光刻胶的一种，采用含有叠氮醌类化合物的材料，经光照后，会发生光分解反应，由油溶性变为水溶性，因此，在整个凸点3和叉指结构4的顶部进行第一次曝光显影工艺后，位于凸点3和叉指结构4的顶部的第一封装胶体8成功从基底晶圆2顶部排出而小部分第一封装胶体8则会填充基底晶圆2的顶部空隙处，整个第一封装胶体8厚度与凸点3厚度相同，为此整个叉指结构4在第一封装胶体8和凸点3一侧形成凹槽，方便后期对整个叉指结构4进行密封保存；

当整个第一次曝光显影工艺操作结束后，再将第二封装胶体9涂覆到第一封装胶体8、凸点3和叉指结构4的顶部，在只对第二封装胶体9底部的凸点3位置进行第二次曝光显影，使得整个凸点3顶部的第二封装胶体9消失，并成功的裸露出来，方便对后期对凸点3的密封保护，由于只对凸点3上进行光照，为此凸点3顶部出现凹槽，再将整个芯片载体1和基底晶圆2放入到电镀液体中开始进行电镀工艺，经过电镀工艺后，整个凸点3位置的凹槽中形成电镀层10，也就方便进行焊接的焊接层，整个电镀层10的高度大于第二封装胶体9，此时再将进行植锡操作，将整个凸点3对应植锡模板与整个基底晶圆2对齐后，将锡粉均匀涂抹到植锡模板上，经过加热后的锡粉成功成为锡球11并固定在电镀层10上，完成整个基底晶圆2顶部叉指结构4的密封工艺，最后对密封结束的基底晶圆2进行分切工艺即可。

实施例2：

针对需要增加接口问题，在整个基底晶圆2进行第一次曝光显影工艺后，对整个第一封装胶体8、凸点3和叉指结构4顶部进行涂覆第二封装胶体9，但第二封装胶体9厚度大于第一封装胶体8，此时进行二次曝光显影工艺，曝光对象更改为叉指结构4和凸点3顶部，使得整个叉指结构4和凸点3顶部形成凹槽；

将多个芯片本体13均匀地安装到凸点3顶部的凹槽中，安装原理与植锡操作相似，整个芯片本体13的两侧均匀对称固定有焊盘14，为此不需要在意安装在凸点3顶部凹槽中芯片本体13的正反性，同时，为了将芯片本体13稳固地安装在凸点3顶部，对整个第二封装胶体9、芯片本体13和叉指结构4进行涂覆第三封装胶体15操作；

如图3所示，在整个第二封装胶体9、芯片本体13和叉指结构4封装结束后，在进行第三次曝光显影操作，第三次曝光显影操作只针对芯片本体13顶部的焊盘14，使得第三封装胶体15位于焊盘14顶部成功消失，并在焊盘14的顶部形成多个凹槽，再对多个凹槽进行植锡操作，使得原本基底晶圆2上的接口数量增加，整个芯片本体13通过焊盘14与凸点3相连接，而凸点3通过金属线路12与整个芯片连接；

目前半导体晶圆级封装结构，是通过在晶圆表面涂覆聚合物薄膜以加强芯片的钝化层，起到应力缓冲的作用，然后，重布线层对芯片的铝/铜焊区位置重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布，再则凸点3下金属层采用和重布线层一样的工艺流程制作，将焊料球放置于UBM上，放入回流焊中，焊料经回流熔化与UBM形成良好的浸润结合，达到良好的焊接效果，从而完成晶圆级封装结构，对于当前半导体晶圆级封装结构而言，常见的晶圆级封装方式为1P1M&2P2M，传统的晶圆级封装方式工艺加工流程长，将对整个基底晶圆2进行多次覆膜曝光工序，同时带来工艺加工过程中管控点风险也随着增多，在工艺制作过程中不易管控，而且工艺成本也会随着工艺流程以及加工工艺时长的影响而呈现一定程度的增高，再则产品本身受工艺加工过程影响散热性也会有一定程度的降低，由于整个基底晶圆2顶部进行多次覆膜工艺，导致整个基底晶圆2厚度增加，散热效果降低，而本发明除了在芯片载体1的底部安装散热座7，同时只采用一组封装胶体对整个基底晶圆2上的叉指结构4进行密封保护，除了基底晶圆2本身厚度，剩余封装胶体较薄，散热性能较好，避免了后期由于芯片过厚，散热较差导致的损坏问题出现。

封装工艺：

准备好整个芯片载体1和基底晶圆2，且位于基底晶圆2的顶部对称安装上凸点3，同时位于基底晶圆2的顶部带有叉指结构4，对上述综合基底晶圆2组合物进行清洗，准备好柠檬酸三钠、氯化钠、醋酸钠和盐酸混合药剂来对整个基底晶圆2组合物冲洗，同时可以利用超声波振动器来清洁，通过从超声波振动器向纯水施加超声波振动来加速水分子的清洁方法；

等待整个基底晶圆2清理烘干结束后，将整个晶圆底部涂胶5处理，并再将垫有金属盖6的散热座7固定到基底晶圆2的底部，再将第一封装胶体8均匀涂覆到凸点3、叉指结构4和基底晶圆2上，利于曝光显影技术将凸点3和叉指结构4顶部的第一封装胶体8去除，再将第二封装胶体9均匀涂覆至第一封装胶体8、凸点3和叉指结构4上，再次利用曝光显影技术只对凸点3顶部的第二封装胶体9进行去除操作，使得整个凸点3顶部与第二封装胶体9形成凹槽，最终将整个基底晶圆2和芯片载体1放入到电镀液中，使得整个凸点3的顶部形成电镀层10，等待整个凸点3位置的电镀层10厚度大于第二封装胶体9后，此时将整个基底晶圆2拿出，并开始植锡操作，利用植锡专用模具卡接到凸点3顶部的电镀层10上，再将锡粉均匀覆盖到电镀层10的顶部，最后通过高温加热，使得整个锡粉成功变为锡球11，完成整个空腔结构晶圆级封装工艺；

针对接口扩展工艺，在整个第一次曝光显影工序结束后，将第二封装胶体9均匀涂覆至第一封装胶体8、凸点3和叉指结构4上，但整个第二封装胶体9的厚度大于整个第一封装胶体8，同时对凸点3和叉指结构4进行二次曝光显影操作，使得整个叉指结构4和凸点3显现出来，整个凸点3的顶部形成凹槽，为了方便将芯片本体13安装到凹槽中，利用植锡工艺，再将安装好芯片本体13的基底晶圆2进行三次贴膜曝光显影操作，对第二封装胶体9、芯片本体13和叉指结构4涂覆第三封装胶体15，经过曝光显影操作后，位于芯片本体13顶部焊盘14上形成凹槽，整个第三封装胶体15对叉指结构4进行密封，对整个焊盘14顶部进行植锡工艺，完成整个基底晶圆2接口拓展工艺；

在整个凸点3上植锡操作，凸点3和I/O焊盘之间的金属层需要与金属焊盘14和晶圆钝化层具有足够好的粘结性，在后续工艺步骤中保护金属焊盘，在金属焊盘和凸点之间保持低接触电阻，可以作为金属焊盘和凸点之间有效地扩散阻挡层。

以上内容仅仅是对本发明结构所做的举例和说明，所属本技术领域的技术人员对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离发明的结构或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。

在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施方式。显然，根据本说明书的内容，可做很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。

Claims (1)

1.一种空腔结构晶圆级封装工艺方法，其特征在于，包括以下步骤：

步骤一，晶圆来料：准备好整个芯片载体(1)和基底晶圆(2)，所述基底晶圆(2)的顶部对称安装上凸点(3)，且位于基底晶圆(2)的顶部带有叉指结构(4)；

步骤二，晶圆清洗：所述基底晶圆(2)组合物进行清洗，准备好柠檬酸三钠、氯化钠、醋酸钠和盐酸混合药剂来对整个基底晶圆(2)组合物冲洗，配合超声波振动器来清洁，通过从超声波振动器向纯水施加超声波振动来加速水分子对基底晶圆(2)的清洁；

步骤三，第一次贴膜与散热片的安装：等待整个基底晶圆(2)清理烘干结束后，将整个晶圆底部涂胶(5)处理，并再将垫有金属盖(6)的散热座(7)固定到基底晶圆(2)的底部，再将第一封装胶体(8)均匀涂覆到凸点(3)、叉指结构(4)和基底晶圆(2)顶部；

步骤四，第一次曝光显影：利于曝光显影技术将凸点(3)和叉指结构(4)顶部的第一封装胶体(8)去除；

步骤五，第二次贴膜：再将第二封装胶体(9)均匀涂覆至第一封装胶体(8)、凸点(3)和叉指结构(4)顶部；

步骤六，第二次曝光显影：再次利用曝光显影技术只对凸点(3)顶部的第二封装胶体(9)进行去除操作，使得整个凸点(3)顶部与第二封装胶体(9)形成凹槽；

步骤七，电镀：最终将整个基底晶圆(2)和芯片载体(1)放入到电镀液中，使得整个凸点(3)的顶部形成电镀层(10)，等待整个凸点(3)位置的电镀层(10)厚度大于第二封装胶体(9)后，此时将整个基底晶圆(2)拿出；

步骤八，晶圆植球：利用植锡专用模具卡接到凸点(3)顶部的电镀层(10)上，再将锡粉均匀覆盖到电镀层(10)的顶部，最后通过高温加热，使得整个锡粉成功变为锡球(11)；

步骤九，引脚芯片的安装：在整个步骤六第二次曝光显影操作结束后，将整个引脚芯片安装到第二封装胶体(9)的凹槽中；

步骤十，三次贴膜与曝光：将第三封装胶体(15)均匀涂至第二封装胶体(9)、芯片本体(13)和叉指结构(4)的顶部，并通过曝光显影操作后，位于芯片本体(13)顶部焊盘(14)上形成凹槽，整个第三封装胶体(15)对叉指结构(4)进行密封；

步骤十一：引脚芯片顶部植锡操作：对整个焊盘(14)顶部进行植锡工艺，完成整个基底晶圆(2)接口拓展；

所述芯片载体(1)的顶部通过粘合连接有基底晶圆(2)，所述芯片载体(1)的底部涂覆上涂胶(5)，并在芯片载体(1)的涂胶(5)上粘合有金属盖(6)，所述金属盖(6)的一侧安装有散热座(7)；

所述基底晶圆(2)的顶部两侧安装有凸点(3)，且位于两个所述凸点(3)的相对面安装有叉指结构(4)，所述基底晶圆(2)、凸点(3)和叉指结构(4)的顶部形成第一封装胶体(8)，并采用曝光显影工艺使得叉指结构(4)顶部的第一封装胶体(8)消除；

所述第一封装胶体(8)、凸点(3)和叉指结构(4)的顶部涂覆第二封装胶体(9)，并采用曝光显影工艺使得第二封装胶体(9)的两侧且位于凸点(3)的顶部形成凹槽；

所述凸点(3)和第二封装胶体(9)的顶部进行电镀工艺，并在凸点(3)的凹槽内形成电镀层(10)；

所述电镀层(10)的顶部进行覆锡工艺，并通过加热使得整个电镀层(10)顶部形成锡球(11)；

所述凸点(3)的底部且位于基底晶圆(2)内安装有金属线路(12)，且金属线路(12)的一侧与凸点(3)底部相连接，所述金属线路(12)的另一侧与外部相连通；

所述锡球(11)的底部与电镀层(10)相连接，且位于电镀层(10)的一侧与凸点(3)相连接；

所述第一封装胶体(8)的两侧且位于凸点(3)顶部形成的凹槽内安装有芯片本体(13)，且位于芯片本体(13)的顶部对称安装有焊盘(14)，所述第二封装胶体(9)、芯片本体(13)和叉指结构(4)的顶部均匀涂覆有第三封装胶体(15)；

所述第三封装胶体(15)的顶部采用曝光显影工艺使得叉指结构(4)和焊盘(14)顶部的第一封装胶体(8)消除，并在整个焊盘(14)的顶部形成凹槽；

所述焊盘(14)的顶部的凹槽内通过植锡固定有锡球(11)，且位于锡球(11)的底部与焊盘(14)相连接，所述芯片本体(13)的底部与凸点(3)顶部相连接。