CN105097576A - 一种高可靠性晶圆级焊锡微凸点制作方法 - Google Patents

一种高可靠性晶圆级焊锡微凸点制作方法 Download PDF

Info

Publication number
CN105097576A
CN105097576A CN201510420460.4A CN201510420460A CN105097576A CN 105097576 A CN105097576 A CN 105097576A CN 201510420460 A CN201510420460 A CN 201510420460A CN 105097576 A CN105097576 A CN 105097576A
Authority
CN
China
Prior art keywords
layer
micro convex
convex point
photoresist layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510420460.4A
Other languages
English (en)
Other versions
CN105097576B (zh
Inventor
秦飞
别晓锐
史戈
安彤
武伟
肖智轶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201510420460.4A priority Critical patent/CN105097576B/zh
Publication of CN105097576A publication Critical patent/CN105097576A/zh
Application granted granted Critical
Publication of CN105097576B publication Critical patent/CN105097576B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一种高可靠性晶圆级焊锡微凸点制作方法，属于半导体芯片封装领域。本发明首先利用经过曝光显影形成开口的光刻胶作为掩膜，在凸点下金属层上依次电镀铜层、阻挡层、焊料合金，并使得焊料合金完全包裹住底部的铜层和阻挡层。然后通过先回流后去胶的方法形成焊锡微凸点，最后以微凸点作为刻蚀掩膜利用湿法刻蚀工艺去除多余的凸点下金属层。本发明能够避免凸点下金属层进行各向同性刻蚀时凸点层的电镀铜受到过度刻蚀，避免微凸点回流塌陷发生桥接，进而提高微凸点及封装产品的可靠性。

Description

一种高可靠性晶圆级焊锡微凸点制作方法
技术领域
本发明涉及一种微凸点的制作方法，尤其涉及一种高可靠性晶圆级焊锡微凸点制作方法，属于半导体芯片封装领域。
背景技术
随着各类电子产品不断向高集成度、高性能、轻量化和微型化方向发展，电子封装的封装密度也越来越高，芯片的I/O数也越来越多。为了满足这些要求，产生了诸如BGA、CSP、FlipChip等先进封装形式。但无论是何种封装形式，晶圆级封装以其高度整合、可降低产品成本、缩短制造时间等优势，正逐渐成为主流封装技术。鉴于此，晶圆级封装中一个关键技术——微凸点技术也正在朝着小尺寸、细节距、高密度的方向发展。
现有的微凸点制作工艺包括：沉积凸点下金属层、涂覆光刻胶、曝光和显影、电镀、刻蚀凸点下金属层、涂覆助焊剂、回流、去除助焊剂等。在现有的工艺中，刻蚀凸点下金属层时将整片晶圆浸入刻蚀溶液中，以电镀焊锡微凸点为刻蚀掩膜进行各向同性湿法刻蚀，该工艺的一个主要缺点就是电镀铜层的“底切(Undercut)”问题，如图1所示。这是由于溅镀铜、钛的密度要高于电镀铜的密度，因而位于凸点下金属铜层上的电镀铜层易受到过度刻蚀，在阻挡层镍层下方形成向内凹进的切口，从而影响微凸点的可靠性。
发明内容
本发明的目的在于克服上述不足，提供一种高可靠性焊锡微凸点的制作方法，避免在进行各向同性湿法刻蚀去除多余的凸点下金属层时，凸点层不会被过度刻蚀，从而提高微凸点及产品的可靠性。
本发明的技术方案是这样实现的：
一种高可靠性晶圆级焊锡微凸点制作方法，其工艺流程如下：
A)提供一IC晶圆(100)，所述晶圆正面具有钝化层(100b)及若干焊盘(100a)，所述钝化层(100b)形成有暴露焊垫的若干第一开口(110)；
B)于晶圆正面及第一开口内依次溅镀钛层(101)和铜层(102)；
C)于所述溅镀铜层(102)上形成第一光阻层(103)，所述第一光阻层(103)通过曝光、显影等工艺形成暴露凸点下金属层的第二开口(120)；
D)在第二开口(120)内，采用电镀工艺在暴露的凸点下金属层(102)上依次沉积凸点层(104)和阻挡层(105)；
E)去除第一光阻层(103)；
F)涂覆第二光阻层(106)，并通过曝光、显影工艺在凸点区域形成第三开口(130)；
G)于第二开口(120)内沉积焊料层；
H)将焊料层进行高温回流形成微凸点(108)，并去除第二光阻层(106)；
I)以微凸点(108)为刻蚀掩膜进行各向同性湿法刻蚀，去除多余的溅镀铜层(102)，同时可避免凸点层(104)产生底切(109)。
所述溅镀铜层(102)的形成方法为PVD(PhysicalVaporDeposition)。
所述第一光阻层(103)的高度要大于凸点层(104)与阻挡层(105)的高度之和。
所述第二光阻层(106)的开口长度要大于凸点层(104)及阻挡层(105)。
所述第二光阻层(106)的高度要大于凸点层(104)、阻挡层(105)和焊料合金的高度之和。
所述第一光阻层(103)和第二光阻层(106)的去除方式为剥离或刻蚀。
所述焊料合金(107)的沉积方法为电镀法或丝网印刷法。
与现有技术相比，本发明的有益效果是：
1)本发明利用焊料合金将微凸点下方的电镀铜层完全包裹住，从而避免了湿法刻蚀凸点下金属层时凸点层的电镀铜受到过度刻蚀，同时，可以提高微凸点及封装产品的可靠性。
2)本发明利用焊料合金完全包裹住电镀铜-镍层，从而增大了凸点金属层与凸点下金属的接触面积，提高了两者之间的粘附性，避免了分层失效的发生。
3)本发明采用先回流后去胶的方法制作焊锡微凸点，避免了微凸点回流塌陷发生桥接。
本发明的下文特举例实施例，并配合附图对本发明的上述特征和优点做详细说明。
附图说明
图1为现有微凸点封装结构示意图。
图2为本发明实施例步骤A)的封装结构示意图。
图3为本发明实施例步骤B)的封装结构示意图。
图4为本发明实施例步骤C)的封装结构示意图。
图5为本发明实施例步骤D)的封装结构示意图。
图6为本发明实施例步骤E)的封装结构示意图。
图7为本发明实施例步骤F)的封装结构示意图。
图8为本发明实施例步骤G)的封装结构示意图。
图9为本发明实施例步骤H)的封装结构示意图。
图10为本发明实施例步骤I)的封装结构示意图。
图中：100-IC晶圆，100a-芯片焊盘，100b-钝化层，101-溅镀钛层，102-溅镀铜层，103-第一光阻层，104-凸点层，105-阻挡层，106-第二光阻层，107-焊料合金，108-微凸点，109-底切，110、第一开口，120、第二开口，130、第三开口。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，并配合附图对本发明的上述特征和优点做详细说明。其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。本发明实施例的半导体封装结构可以用于微凸点的制备。但其应用并不限于此。
参见图2至图10，本发明的高可靠性晶圆级微凸点制作工艺流程如下：
A)提供一IC晶圆(100)，所述晶圆正面具有钝化层(100b)及若干焊盘(100a)，所述钝化层(100b)形成有暴露焊垫的若干第一开口(110)；
B)于晶圆正面及第一开口内依次溅镀钛层(101)和溅镀铜层(102)；
C)于所述溅镀铜层(102)上形成第一光阻层(103)，所述第一光阻层(103)通过曝光、显影等工艺形成暴露凸点下金属层的第二开口(120)；
D)在第二开口(120)内，采用电镀工艺在暴露的凸点下金属层(102)上依次沉积凸点层(104)和阻挡层(105)；
E)去除第一光阻层(103)；
F)涂覆第二光阻层(106)，并通过曝光、显影工艺在凸点区域形成第三开口(130)；
G)于第二开口(120)内沉积焊料层；
H)将焊料层进行高温回流形成微凸点(108)，并去除第二光阻层(106)；
I)以微凸点(108)为刻蚀掩膜进行各向同性湿法刻蚀，去除多余的溅镀铜层(102)，同时可避免凸点层(104)产生底切(109)。
所述溅镀铜层(102)的形成方法为PVD(PhysicalVaporDeposition)。
所述光第一光阻层(103)的高度要大于凸点层(104)与阻挡层(105)的高度之和。
所述第二光阻层(106)的开口要大于凸点层(104)及阻挡层(105)。
所述第二光阻层(106)的高度要高于凸点层(104)、阻挡层(105)和焊料合金的高度之和。
所述第一光阻层(103)和第二光阻层(106)的去除方式为剥离或刻蚀。
所述焊料合金(107)的沉积方法为电镀法或丝网印刷法。
虽然本发明实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种高可靠性晶圆级焊锡微凸点制作方法，其特征在于：该方法避免在进行各向同性湿法刻蚀去除多余的凸点下金属层时，凸点层不会被过度刻蚀，从而提高微凸点及产品的可靠性；
其工艺流程如下，
A）提供一IC晶圆（100），所述晶圆正面具有钝化层（100b）及若干焊盘（100a），所述钝化层（100b）形成有暴露焊垫的若干第一开口（110）；
B）于晶圆正面及第一开口内依次溅镀钛层（101）和铜层（102）；
C）于所述溅镀铜层（102）上形成第一光阻层（103），所述第一光阻层（103）通过曝光、显影等工艺形成暴露凸点下金属层的第二开口（120）；
D）在第二开口（120）内，采用电镀工艺在暴露的凸点下金属层（102）上依次沉积凸点层（104）和阻挡层（105）；
E）去除第一光阻层（103）；
F）涂覆第二光阻层（106），并通过曝光、显影工艺在凸点区域形成第三开口（130）；
G）于第二开口（120）内沉积焊料层；
H）将焊料层进行高温回流形成微凸点（108），并去除第二光阻层（106）；
I）以微凸点（108）为刻蚀掩膜进行各向同性湿法刻蚀，去除多余的溅镀铜层（102），同时可避免凸点层（104）产生底切（109）。
2.根据权利要求1所述的一种高可靠性晶圆级焊锡微凸点制作方法，其特征在于：所述溅镀铜层（102）的形成方法为PVD。
3.根据权利要求1所述的一种高可靠性晶圆级焊锡微凸点制作方法，其特征在于：所述第一光阻层（103）的高度要大于凸点层（104）与阻挡层（105）的高度之和。
4.根据权利要求1所述的一种高可靠性晶圆级焊锡微凸点制作方法，其特征在于：所述第二光阻层（106）的开口长度要大于凸点层（104）及阻挡层（105）。
5.根据权利要求1所述的一种高可靠性晶圆级焊锡微凸点制作方法，其特征在于：所述第二光阻层（106）的高度要大于凸点层（104）、阻挡层（105）和焊料合金的高度之和。
6.根据权利要求1所述的一种高可靠性晶圆级焊锡微凸点制作方法，其特征在于：所述第一光阻层（103）和第二光阻层（106）的去除方式为剥离或刻蚀。
7.根据权利要求1所述的一种高可靠性晶圆级焊锡微凸点制作方法，其特征在于：所述焊料合金（107）的沉积方法为电镀法或丝网印刷法。
CN201510420460.4A 2015-07-16 2015-07-16 一种高可靠性晶圆级焊锡微凸点制作方法 Expired - Fee Related CN105097576B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510420460.4A CN105097576B (zh) 2015-07-16 2015-07-16 一种高可靠性晶圆级焊锡微凸点制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510420460.4A CN105097576B (zh) 2015-07-16 2015-07-16 一种高可靠性晶圆级焊锡微凸点制作方法

Publications (2)

Publication Number Publication Date
CN105097576A true CN105097576A (zh) 2015-11-25
CN105097576B CN105097576B (zh) 2018-07-06

Family

ID=54577717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510420460.4A Expired - Fee Related CN105097576B (zh) 2015-07-16 2015-07-16 一种高可靠性晶圆级焊锡微凸点制作方法

Country Status (1)

Country Link
CN (1) CN105097576B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053202A (zh) * 2023-02-11 2023-05-02 浙江嘉辰半导体有限公司 一种空腔结构晶圆级封装工艺方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
JPH07297149A (ja) * 1994-04-28 1995-11-10 Toshiba Corp 半導体装置とその製造方法
CN1391261A (zh) * 2001-06-12 2003-01-15 卓联科技有限公司 下层块金属的阻挡层盖
US20050042872A1 (en) * 2003-08-21 2005-02-24 Siliconware Precision Industries Co., Ltd., Taiwan, R.O.C. Process for forming lead-free bump on electronic component
TW200842996A (en) * 2007-04-17 2008-11-01 Advanced Semiconductor Eng Method for forming bumps on under bump metallurgy
US20090163019A1 (en) * 2004-03-17 2009-06-25 International Business Machines Corporation Forming robust solder interconnect structures by reducing effects of seed layer underetching
TW200933770A (en) * 2008-01-22 2009-08-01 Advanced Semiconductor Eng Fabrication method of UBM layers
US20120295434A1 (en) * 2011-05-18 2012-11-22 Samsung Electronics Co., Ltd Solder collapse free bumping process of semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
JPH07297149A (ja) * 1994-04-28 1995-11-10 Toshiba Corp 半導体装置とその製造方法
CN1391261A (zh) * 2001-06-12 2003-01-15 卓联科技有限公司 下层块金属的阻挡层盖
US20050042872A1 (en) * 2003-08-21 2005-02-24 Siliconware Precision Industries Co., Ltd., Taiwan, R.O.C. Process for forming lead-free bump on electronic component
US20090163019A1 (en) * 2004-03-17 2009-06-25 International Business Machines Corporation Forming robust solder interconnect structures by reducing effects of seed layer underetching
TW200842996A (en) * 2007-04-17 2008-11-01 Advanced Semiconductor Eng Method for forming bumps on under bump metallurgy
TW200933770A (en) * 2008-01-22 2009-08-01 Advanced Semiconductor Eng Fabrication method of UBM layers
US20120295434A1 (en) * 2011-05-18 2012-11-22 Samsung Electronics Co., Ltd Solder collapse free bumping process of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053202A (zh) * 2023-02-11 2023-05-02 浙江嘉辰半导体有限公司 一种空腔结构晶圆级封装工艺方法
CN116053202B (zh) * 2023-02-11 2023-09-29 浙江嘉辰半导体有限公司 一种空腔结构晶圆级封装工艺方法

Also Published As

Publication number Publication date
CN105097576B (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
US10153243B2 (en) Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
CN102201351B (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN102222647B (zh) 半导体裸片及形成导电元件的方法
US9391036B2 (en) Semiconductor device and manufacturing method thereof
JP5291485B2 (ja) 半導体装置の製造方法
KR102578794B1 (ko) 반도체 장치 및 그 제조 방법
CN105140140A (zh) 一种新型晶圆级焊锡微凸点的制作方法
CN102496580A (zh) 一种焊料凸点的形成方法
CN102543766A (zh) 一种柱状凸点封装工艺
US9059004B2 (en) Method for chip scale package and package structure thereof
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
CN105070698B (zh) 晶圆级焊锡微凸点及其制作方法
CN101924087B (zh) 一种倒装芯片凸块结构及其制作工艺
CN111199946A (zh) 铜柱凸点结构及其制造方法
CN102437135A (zh) 圆片级柱状凸点封装结构
CN105006437A (zh) 一种高密度凸块结构的制造方法
CN205920961U (zh) 倒装芯片封装结构
CN105097576A (zh) 一种高可靠性晶圆级焊锡微凸点制作方法
CN102496603A (zh) 一种芯片级封装结构
CN101459087B (zh) 再分布金属线及再分布凸点的制作方法
CN105374775A (zh) 焊盘、半导体器件和半导体器件的制造工艺
CN202473889U (zh) 一种芯片级封装结构
CN112885802A (zh) 半导体结构及其制造方法
JP2005268442A (ja) 半導体装置およびその製造方法
CN210640233U (zh) 半导体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180706

Termination date: 20210716