CN102437135A - 圆片级柱状凸点封装结构 - Google Patents

圆片级柱状凸点封装结构 Download PDF

Info

Publication number
CN102437135A
CN102437135A CN2011104287558A CN201110428755A CN102437135A CN 102437135 A CN102437135 A CN 102437135A CN 2011104287558 A CN2011104287558 A CN 2011104287558A CN 201110428755 A CN201110428755 A CN 201110428755A CN 102437135 A CN102437135 A CN 102437135A
Authority
CN
China
Prior art keywords
layer
chip
wafer level
salient point
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104287558A
Other languages
English (en)
Inventor
丁万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN2011104287558A priority Critical patent/CN102437135A/zh
Publication of CN102437135A publication Critical patent/CN102437135A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask

Abstract

一种圆片级柱状凸点封装结构，包括：芯片、连接层和焊料凸点；所述芯片的上表面设有焊盘和钝化层，所述钝化层覆于芯片焊盘以外的上表面；所述连接层的底部置于芯片的焊盘上，连接层的顶部设有焊料凸点；所述连接层自底部往上依次包括耐热金属层、金属浸润层、附着层和阻挡层；所述附着层的材料为铜，所述阻挡层的材料为镍。本发明提高了产品的电性能和可靠性，适用于焊盘密间距、输出功能多的芯片级封装。

Description

圆片级柱状凸点封装结构
技术领域
本发明涉及半导体器件封装领域，尤其涉及圆片级尺寸封装(Wafer Levelchip Scale Package，WLCSP)的封装结构。
背景技术
近年来，由于芯片的微电路制作朝向高集成度发展，因此，其芯片封装也需向高功率、高密度、轻薄与微小化的方向发展。芯片封装就是芯片制造完成后，以塑胶或陶磁等材料，将芯片包在其中，以达保护芯片，使芯片不受外界水汽及机械性损害。芯片封装主要的功能分别有电能传送(PowerDistribution)、信号传送(Signal Distribution)、热的散失(Heat Dissipation)与保护支持(Protection and Support)。
由于现今电子产品的要求是轻薄短小及高集成度，因此会使得集成电路制作微细化，造成芯片内包含的逻辑线路增加，而进一步使得芯片I/O(input/output)脚数增加，而为配合这些需求，产生了许多不同的封装方式，例如，球栅阵列封装(Ball grid array，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、多芯片模块封装(Multi Chip Module package，MCM package)、倒装式封装(Flip Chip Package)、卷带式封装(Tape Carrier Package，TCP)及圆片级封装(Wafer Level Package，WLP)等。
不论以何种形式的封装方法，大部分的封装方法都是将圆片分离成独立的芯片后再完成封装的程序。而圆片级封装是半导体封装方法中的一个趋势，圆片级封装以整片圆片为封装对象，因而封装与测试均需在尚未切割圆片的前完成，是一种高度整合的封装技术，如此可省下填胶、组装、黏晶与打线等制作，因此可大量降低人工成本与缩短制造时间。
申请号为200410049093.3的中国专利介绍了一种焊料凸点的形成方法。图1A至图1F为现有焊料凸点形成过程示意图。如图1A所示，焊盘104的衬底102上形成一层钝化层106。然后，在焊盘104和钝化层106表面相继淀积一层耐热金属层108(通常为铬Cr或钛Ti)和金属浸润层110(通常为铜Cu)，如图1B所示。然后涂布光刻胶112并图案化光刻胶在与焊盘相应位置形成开口114，如图1C所示。接着，如图1D所示，在开口114中填充材料为锡(Sn)或锡银(SnAg)的焊料，去除光刻胶112后便形成了如图1E所示的蘑菇形焊料凸点120。之后蚀刻耐热金属层108和金属浸润层110，最后通过端电极回流工艺将焊料凸点熔成如图1F所示的球形焊料凸点120。
现有技术形成的圆片级封装过程中，由于焊料凸点材料直接与金属浸润层接触，金属浸润层的铜极易扩散到焊料凸点的锡中形成铜锡合金，影响焊接质量。同时，在金属浸润层上形成焊料之前，裸露的浸润层容易氧化而使后续形成的焊料凸点性能及可靠性降低。
发明内容
本发明解决的问题是提供一种圆片级柱状凸点封装结构，防止芯片电性能及可靠性降低。
为解决上述问题，本发明提供一种圆片级柱状凸点封装结构，包括：芯片、连接层和焊料凸点；所述芯片的上表面设有焊盘和钝化层，所述钝化层覆于芯片焊盘以外的上表面；所述连接层的底部置于芯片的焊盘上，连接层的顶部设有焊料凸点；所述连接层自底部往上依次包括耐热金属层、金属浸润层、附着层和阻挡层；所述附着层的材料为铜，所述阻挡层的材料为镍。
可选地，所述耐热金属层的材料是钛、铬、钽或它们的组合。
可选地，所述金属浸润层的材料是铜、铝、镍或它们的组合。
可选地，所述附着层的材料是铜。
可选地，所述铜附着层的厚度是5～60μm。
可选地，所述阻挡层的材料是镍。
可选地，所述镍阻挡层的厚度是1.5～3μm。
可选地，所述焊料膏的材料是纯锡或锡合金。
可选地，所述焊料膏的厚度是5～70μm。
与现有技术相比，本发明形成的圆片级柱状凸点封装结构中：
附着层(Cu)在空间上提供了一个足够的物质空间，使焊料凸点能够牢固地置于附着层上而不会偏离；也正因为附着层的柱状结构使得焊料凸点的尺寸得以缩小，在保证最终产品焊接过程中物理连接可靠度的前提下，提升了单位空间内的功能输出端口数，更能满足芯片焊盘密间距、功能输出多的封装需求。
厚度适宜的阻挡层(Ni)一方面能够避免自身因扩散效应而消失，进而有效地阻止焊料和金属浸润层之间因金属间化合物的形成而产生的孔隙；同时又不至于因镍阻挡层过厚而导致电阻率上升而影响产品的电热性能。
附图说明
图1A至图1F是现有焊料凸点形成过程示意图；
图2是本发明圆片级柱状凸点封装结构的示意图；
图3是本发明形成圆片级柱状凸点封装结构的具体实施方式流程图；
图4A至图4G是本发明形成圆片级柱状凸点封装结构的实施例的工艺示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
图2是本发明圆片级柱状凸点封装结构的示意图，所述封装结构包括：芯片300、连接层和焊料凸点308b；所述芯片300的上表面设有焊盘301和钝化层302，所述钝化层302覆于芯片300焊盘301以外的上表面；所述连接层的底部置于芯片300的焊盘301上，连接层的顶部设有焊料凸点308b；所述连接层自底部往上依次包括耐热金属层303、金属浸润层304、附着层306和阻挡层307；所述耐热金属层303的材料是钛、铬、钽或它们的组合；所述金属浸润层304的材料是铜、铝、镍或它们的组合；所述附着层306为厚度是5～60μm的铜层；所述阻挡层307为厚度是1.5～3μm的镍层；所述焊料凸点308b的厚度为5～70μm，焊料凸点308b的材质为纯锡或锡合金，如锡银合金、锡铜合金、锡银铜合金等。
上述封装结构中，连接层在空间上提供了一个足够的物质空间，使焊料凸点能够牢固地置于连接层上而不会偏离；也正因为连接层的柱状结构使得焊料凸点的尺寸得以缩小，在保证最终产品焊接过程中物理连接可靠度的前提下，提升了单位空间内的功能输出端口数，更能满足芯片焊盘密间距、功能输出多的封装需求。
连接层中厚度适宜的镍阻挡层则能够避免自身因扩散效应而消失，进而有效地阻止焊料和金属浸润层之间因金属间化合物的形成而产生的孔隙；同时又不至于因镍阻挡层过厚而导致电阻率上升而影响产品的电热性能。
为进一步说明本发明封装结构之优点，以下结合一个具体的封装方法实施例对本发明封装结构作进一步介绍。
如图3所示，在本发明的一个实施例中，提供一种圆片级柱状凸点封装方法，包括步骤：
S101，在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；
S102，在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层；
S103，在上述开口中的金属浸润层上形成附着层和阻挡层；
S104，在阻挡层上形成焊料膏；
S105，去除光刻胶；
S106，蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；
S107，回流焊料膏，形成焊料凸点。
首先执行步骤S101，在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层，形成如图4A所示的结构。
在这一步骤中，芯片300上设有焊盘301和钝化层302，焊盘301是芯片300的功能输出端子，并最终通过后续形成的柱状凸点实现电性功能的传导过渡；钝化层302的材料包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯等介电材料或它们的混合物，用于保护芯片300中的线路。
需要说明的是，所述芯片的焊盘和钝化层可以是芯片的初始焊盘和初始钝化层，也可以是根据线路布图设计需要而形成的过渡焊盘、钝化层；形成过渡焊盘、钝化层的方式主要是采用再布线工艺技术，通过一层或多层再布线将初始焊盘、钝化层转载到过渡焊盘、钝化层上。所述再布线工艺技术为现有成熟工艺，已为本领域技术人员所熟知，在此不再赘述。
在本实施例中，所述耐热金属层303的材料可以是钛Ti、铬Cr、钽Ta或它们的组合构成，本发明优选为Ti。所述金属浸润层304的材料可以是铜Cu、铝Al、镍Ni中的一种或它们的组合构成，其中较优的金属浸润层304为Cu。耐热金属层303与金属浸润层304一起构成最终结构的种子层。所述耐热金属层303和金属浸润层304的方法同样可以采用现有的蒸发或溅射或物理气相沉积的方法，其中较优的方法为溅射。当然，根据本领域技术人员的公知常识，形成的方法不仅限于溅射方法，其他适用的方法均可应用于本发明，并且形成的耐热金属层303和金属浸润层304的厚度也是根据实际的工艺需求而定。
然后实施步骤S102，在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层，形成如图4B所示的结构。
在本实施例中，形成光刻胶305的方法可以是旋转涂布，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。形成光刻胶305后，具体可通过现有光刻显影技术定义出焊盘301的形状，使光刻胶305中形成开口以曝露出焊盘301上的金属浸润层304。
然后实施步骤S103，在上述开口中的金属浸润层上依次形成附着层和阻挡层，形成如图4C所示的结构。
在这一步骤中，以芯片300上剩余的光刻胶305为掩膜，在上步中形成的光刻胶305的开口内、金属浸润层304的上方，依次形成附着层306和阻挡层307，具体工艺可以通过用电镀的方式。当然，根据本领域技术人员的公知常识，形成的方法不仅限于电镀，其他适用的方法均可应用于本发明。所述附着层306的材料为铜Cu，阻挡层307的材料为镍Ni。
本实施例中，附着层306铜的厚度为5～60μm，具体厚度为5μm、10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm、50μm、55μm、或60μm等。附着层306为最终电性输出端子即柱状凸点的柱状结构主体。附着层306在空间上提供了一个足够的物质空间，保证了后续由焊料膏308a回流而成的焊料凸点308b能够牢固地置于附着层306上而不会偏离，同时也提高了与焊料凸点308b间的结合力。
本实施例中，阻挡层307镍的厚度为1.5μm～3μm，具体厚度为1.5μm、2μm、2.5μm或3μm等。阻挡层307的作用为防止后续形成焊料凸点的材料扩散至金属浸润层304中，当Ni层厚度小于1.5μm时，Ni最终会因相邻金属间的扩散效应而消失，进而无法有效地阻挡后续焊料凸点扩散到金属浸润层304中；当Ni层厚度大于3μm时，会因Ni金属本身的电热性能较差而导致电阻率上升，进而影响最终产品的电热性能。
至此，即形成了由耐热金属层303、金属浸润层304、附着层306和阻挡层307构成的连接层，连接层即为最终柱状凸点结构中的柱体部分，电性连接焊盘301与焊料凸点308b。
然后实施步骤S104，在阻挡层上形成焊料膏，形成如图4D所示的结构。
在这一步骤中，仍以光刻胶305为掩膜，在阻挡层307上形成焊料膏308a，形成所述焊料膏308a的材料为纯锡或锡合金，如锡银合金、锡铜合金、锡银铜合金等。形成焊料膏308a的方法可以是电解电镀、溅射、网版印刷或直接植入预制好的焊料凸点等方式，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。由于上述步骤形成的柱状结构，可以大大减少焊料膏308a的使用量，一方面节约了材料成本，更重要的是少量焊料膏308a回流成的焊料凸点308b尺寸较小，能满足焊盘301密间距或相同空间内更多功能输出点的应用需求。
接着实施步骤S105，去除光刻胶，形成如图4E所示的结构。
在完成上述工序后，光刻胶305可以去除了，可以使用湿法或剥离的方式去除，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
然后实施步骤S106，蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露，形成如图4F所示的结构。
在本实施例中，具体可通过喷洒酸液或将晶片浸泡于酸液中的方法来去除焊料膏308a以外的芯片300表面的金属浸润层304和耐热金属层303，从而曝露出钝化层302。
最后，实施步骤S107，回流焊料膏，形成焊料凸点，形成如图4G所示的圆片级柱状凸点封装结构。
本实施例中，焊料凸点308b的厚度为5μm～70μm，具体厚度例如5μm、10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm、50μm、55μm、60μm、65μm或70μm等。通过回流加热熔化焊料膏308a形成焊料凸点308b，最终实现了将芯片300的功能焊盘301引出到焊料凸点308b上的封装过渡。
虽然本发明以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种圆片级柱状凸点封装结构，其特征在于：包括芯片、连接层和焊料凸点；所述芯片的上表面设有焊盘和钝化层，所述钝化层覆于芯片焊盘以外的上表面；所述连接层的底部置于芯片的焊盘上，连接层的顶部设有焊料凸点；所述连接层自底部往上依次包括耐热金属层、金属浸润层、附着层和阻挡层；所述附着层的材料为铜，所述阻挡层的材料为镍。
2.根据权利要求1所述的一种圆片级柱状凸点封装结构，其特征在于，所述耐热金属层的材料是钛、铬、钽或它们的组合。
3.根据权利要求1所述的一种圆片级柱状凸点封装结构，其特征在于，所述金属浸润层的材料是铜、铝、镍或它们的组合。
4.根据权利要求1所述的一种圆片级柱状凸点封装结构，其特征在于，所述附着层的材料是铜。
5.根据权利要求4所述的一种圆片级柱状凸点封装结构，其特征在于，所述铜附着层的厚度是5～60μm。
6.根据权利要求1所述的一种圆片级柱状凸点封装结构，其特征在于，所述阻挡层的材料是镍。
7.根据权利要求6所述的一种圆片级柱状凸点封装结构，其特征在于，所述镍阻挡层的厚度是1.5～3μm。
8.根据权利要求1所述的一种圆片级柱状凸点封装结构，其特征在于，所述焊料膏的材质是纯锡或锡合金。
9.根据权利要求8所述的一种圆片级柱状凸点封装结构，其特征在于，所述焊料膏的厚度是5～70μm。
CN2011104287558A 2011-12-19 2011-12-19 圆片级柱状凸点封装结构 Pending CN102437135A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104287558A CN102437135A (zh) 2011-12-19 2011-12-19 圆片级柱状凸点封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104287558A CN102437135A (zh) 2011-12-19 2011-12-19 圆片级柱状凸点封装结构

Publications (1)

Publication Number Publication Date
CN102437135A true CN102437135A (zh) 2012-05-02

Family

ID=45985121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104287558A Pending CN102437135A (zh) 2011-12-19 2011-12-19 圆片级柱状凸点封装结构

Country Status (1)

Country Link
CN (1) CN102437135A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474367A (zh) * 2013-09-27 2013-12-25 江阴长电先进封装有限公司 一种芯片的微凸点封装结构的成形方法
CN103681558A (zh) * 2012-09-03 2014-03-26 矽品精密工业股份有限公司 半导体封装件中的连接结构
CN104227219A (zh) * 2014-07-17 2014-12-24 有研亿金新材料有限公司 一种扩散焊接方法
WO2015043495A1 (zh) * 2013-09-30 2015-04-02 南通富士通微电子股份有限公司 晶圆封装结构和封装方法
WO2023123328A1 (zh) * 2021-12-31 2023-07-06 京东方科技集团股份有限公司 线路板、功能背板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601712A (zh) * 2003-09-23 2005-03-30 三星电子株式会社 加强的焊料凸块结构以及形成加强的焊料凸块的方法
CN101154604A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 凸点制作方法
CN101645407A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(上海)有限公司 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
CN101944496A (zh) * 2009-07-02 2011-01-12 台湾积体电路制造股份有限公司 柱状结构及其形成方法、倒装芯片接合结构
CN102237316A (zh) * 2010-04-22 2011-11-09 台湾积体电路制造股份有限公司 集成电路元件及凸块结构的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601712A (zh) * 2003-09-23 2005-03-30 三星电子株式会社 加强的焊料凸块结构以及形成加强的焊料凸块的方法
CN101154604A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 凸点制作方法
CN101645407A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(上海)有限公司 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
CN101944496A (zh) * 2009-07-02 2011-01-12 台湾积体电路制造股份有限公司 柱状结构及其形成方法、倒装芯片接合结构
CN102237316A (zh) * 2010-04-22 2011-11-09 台湾积体电路制造股份有限公司 集成电路元件及凸块结构的形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681558A (zh) * 2012-09-03 2014-03-26 矽品精密工业股份有限公司 半导体封装件中的连接结构
CN103474367A (zh) * 2013-09-27 2013-12-25 江阴长电先进封装有限公司 一种芯片的微凸点封装结构的成形方法
WO2015043495A1 (zh) * 2013-09-30 2015-04-02 南通富士通微电子股份有限公司 晶圆封装结构和封装方法
CN104227219A (zh) * 2014-07-17 2014-12-24 有研亿金新材料有限公司 一种扩散焊接方法
WO2023123328A1 (zh) * 2021-12-31 2023-07-06 京东方科技集团股份有限公司 线路板、功能背板及其制备方法

Similar Documents

Publication Publication Date Title
CN102496580B (zh) 一种焊料凸点的形成方法
CN102201351B (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
CN102130101B (zh) 围绕凸块形成区形成具有多层ubm的凸块结构的半导体器件和方法
US10043768B2 (en) Semiconductor device and method of manufacture thereof
CN102163561B (zh) 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
TWI508202B (zh) 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法
CN103515260B (zh) 封装内封装及其形成方法
CN102496606B (zh) 一种高可靠圆片级柱状凸点封装结构
CN103915353B (zh) 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
CN102437066A (zh) 一种高可靠圆片级柱状凸点封装方法
CN102543766A (zh) 一种柱状凸点封装工艺
CN107039337A (zh) 用有微柱的半导体管芯形成dcalga封装的方法和半导体器件
CN100587931C (zh) 用于晶圆片级芯片尺寸封装的再分布层及其方法
TW201125073A (en) Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
KR20020044590A (ko) 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층
CN103681360A (zh) 封装器件及方法
CN102496604A (zh) 高可靠芯片级封装结构
CN102437065A (zh) 高可靠芯片级封装方法
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
CN102446780A (zh) 一种圆片级封装方法
US7498199B2 (en) Method for fabricating semiconductor package
CN101645407A (zh) 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
CN102437135A (zh) 圆片级柱状凸点封装结构
CN102543898A (zh) 一种柱状凸点封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120502