CN102446780A - 一种圆片级封装方法 - Google Patents

一种圆片级封装方法 Download PDF

Info

Publication number
CN102446780A
CN102446780A CN2011104288616A CN201110428861A CN102446780A CN 102446780 A CN102446780 A CN 102446780A CN 2011104288616 A CN2011104288616 A CN 2011104288616A CN 201110428861 A CN201110428861 A CN 201110428861A CN 102446780 A CN102446780 A CN 102446780A
Authority
CN
China
Prior art keywords
layer
wafer
metal
articulamentum
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104288616A
Other languages
English (en)
Inventor
陶玉娟
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN2011104288616A priority Critical patent/CN102446780A/zh
Publication of CN102446780A publication Critical patent/CN102446780A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一种圆片级封装方法，包括：在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层；在上述开口中的金属浸润层上形成连接层；去除光刻胶；蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；在芯片上形成保护胶层，所述保护胶将连接层覆盖；曝光连接层上方的保护胶形成开口，裸露出连接层的上表面；在连接层上形成焊料凸点并回流。本发明提高了圆片级封装的电性能和可靠性，适用于焊盘密间距、输出功能多的圆片级封装。

Description

一种圆片级封装方法
技术领域
本发明涉及半导体器件封装领域，尤其涉及圆片级芯片尺寸封装(WaferLevel chip Scale Package，WLCSP)的形成方法。
背景技术
近年来，由于芯片的微电路制作朝向高集成度发展，因此，其芯片封装也需向高功率、高密度、轻薄与微小化的方向发展。芯片封装就是芯片制造完成后，以塑胶或陶磁等材料，将芯片包在其中，以达保护芯片，使芯片不受外界水汽及机械性损害。芯片封装主要的功能分别有电能传送(PowerDistribution)、信号传送(Signal Distribution)、热的散失(Heat Dissipation)与保护支持(Protection and Support)。
由于现今电子产品的要求是轻薄短小及高集成度，因此会使得集成电路制作微细化，造成芯片内包含的逻辑线路增加，而进一步使得芯片I/O(input/output)脚数增加，而为配合这些需求，产生了许多不同的封装方式，例如，球栅阵列封装(Ball grid array，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、多芯片模块封装(Multi Chip Module package，MCM package)、倒装式封装(Flip Chip Package)、卷带式封装(Tape Carrier Package，TCP)及圆片级封装(Wafer Level Package，WLP)等。
不论以何种形式的封装方法，大部分的封装方法都是将圆片分离成独立的芯片后再完成封装的程序。而圆片级封装是半导体封装方法中的一个趋势，圆片级封装以整片圆片为封装对象，因而封装与测试均需在尚未切割圆片的前完成，是一种高度整合的封装技术，如此可省下填胶、组装、黏晶与打线等制作，因此可大量降低人工成本与缩短制造时间。
现有形成圆片级芯片尺寸封装的工艺如图1至5所示。首先请参照图1A，在圆片10上具有至少一个芯片100。
如图1B所示，在芯片100上配置有金属垫层104以及用以保护芯片100表面并将金属垫层104暴露的钝化层102；在钝化层102以及金属垫层104上通过溅射或者蒸镀工艺形成第一金属层106，第一金属层106的作用是在后续回流工艺中保护金属垫层104，第一金属层106可以是Al、Ni、Cu、Ti、Cr、Au、Pd中的一种或者它们的组合构成。
接着请参照图1C，在第一金属层106上形成光刻胶层107，通过现有光刻技术定义出金属垫层104形状，然后进行曝光、显影工艺，在光刻胶层107中形成开口暴露出下层的金属垫层104上的第一金属层106；以光刻胶层107为掩模，在开口内的第一金属层106上形第二金属层108，所述第二金属层108的材料为Cu、Ni或其组合构成，所述形成第二金属层108的方法为电镀法。
参考图1D，湿法去除光刻胶层107；刻蚀第一金属层106至曝露出钝化层102，使刻蚀后的第一金属层106a与第二金属层108构成凸点下金属层108a；用钢网印刷法在第二金属层108上形成助焊剂109。
如图1E所示，在助焊剂109上放置预制好的焊料球，然后在回流炉内保温回流，形成凸点110。
最后进行单体化切割步骤，以将圆片10上的各个芯片100单体化。
在申请号为200510015208.1的中国专利申请中还公布了更多相关信息。
现有技术形成圆片级芯片尺寸封装过程中，由于焊料凸点材料直接与金属浸润层接触，金属浸润层的铜极易扩散到焊料凸点的锡中形成铜锡合金，影响焊接质量。同时，在金属浸润层上形成焊料之前，裸露的浸润层容易氧化而使后续形成的焊料凸点性能及可靠性降低。另一方面，在焊料凸点的形成过程中，焊料间容易滴落而影响产品的可靠性，尤其对于金属垫密集的产品，更容易出现焊料凸点间短路的问题。
发明内容
本发明解决的问题是提供一种圆片级封装方法，防止芯片电性能及可靠性降低。
为解决上述问题，本发明提供一种圆片级封装方法，包括在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层；在上述开口中的金属浸润层上形成连接层；去除光刻胶；蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；在芯片上形成保护胶层，所述保护胶将连接层覆盖；曝光连接层上方的保护胶形成开口，裸露出连接层的上表面；在连接层上形成焊料凸点并回流。
可选地，所述耐热金属层的材料是钛、铬、钽或它们的组合。
可选地，所述金属浸润层的材料是铜、铝、镍或它们的组合。
可选地，所述连接层为铜层。
可选地，所述连接层包括铜层和位于铜层上的镍层。
可选地，所述铜层的厚度为50～100μm。
可选地，所述镍层的厚度为1.5～3μm。
可选地，所述焊料凸点的材质为纯锡或锡合金。
可选地，所述焊料凸点的厚度为10～70μm。
可选地，所述保护胶的材质为一种光敏性的环氧树脂。
与现有技术相比，本发明形成的封装结构中：
连接层在空间上提供了一个足够的物质空间，使焊料凸点能够牢固地置于连接层上而不会偏离；也正因为连接层等金属层构成的柱状结构使得焊料凸点的尺寸得以缩小，在保证最终产品焊接过程中物理连接可靠度的前提下，提升了单位空间内的功能输出端口数，更能满足芯片焊盘密间距、功能输出多的封装需求。
厚度适宜的镍层一方面能够避免自身因扩散效应而消失，进而有效地阻止焊料和连接层之间因金属间化合物的形成而产生的孔隙；同时又不至于因镍层过厚而导致电阻率上升而影响产品的电热性能。
保护胶将本封装结构中连接层等金属层构成的柱体部分围筑起来，不但增强了柱体的物理结构，更主要的是避免后续形成焊料凸点过程中焊料的滴落而造成输出端子间的短路。
附图说明
图1A至图1E是现有圆片级封装方法的过程示意图；
图2是本发明形成的一种圆片级封装方法的具体实施方式流程图；
图3A至图3H是本发明形成的一种圆片级封装的实施例的工艺示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
图2是本发明形成的一种圆片级封装方法的具体实施方式流程图，包括步骤：
S101，在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；
S102，在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层；
S103，在上述开口中的金属浸润层上形成连接层；
S104，去除光刻胶；
S105，蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；
S106，在芯片上形成保护胶层，所述保护胶将连接层覆盖；
S107，曝光连接层上方的保护胶形成开口，裸露出连接层的上表面；
S108，在连接层上形成焊料凸点并回流。
首先执行步骤S101，在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层，形成如图3A所示的结构。
在这一步骤中，芯片300上设有焊盘301和钝化层302，焊盘301是芯片300的功能输出端子，并最终通过后续形成的焊料凸点308实现电性功能的传导过渡；钝化层302的材料包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯等介电材料或它们的混合物，用于保护芯片300中的线路。
需要说明的是，所述芯片的焊盘和钝化层可以是芯片的初始焊盘和初始钝化层，也可以是根据线路布图设计需要而形成的过渡焊盘、钝化层；形成过渡焊盘、钝化层的方式主要是采用再布线工艺技术，通过一层或多层再布线将初始焊盘、钝化层转载到过渡焊盘、钝化层上。所述再布线工艺技术为现有成熟工艺，已为本领域技术人员所熟知，在此不再赘述。
在本实施例中，所述耐热金属层303的材料可以是钛Ti、铬Cr、钽Ta或它们的组合构成，本发明优选为Ti。所述金属浸润层304的材料可以是铜Cu、铝Al、镍Ni中的一种或它们的组合构成，其中较优的金属浸润层304为Cu。耐热金属层303与金属浸润层304一起构成最终结构的种子层。所述耐热金属层303和金属浸润层304的方法同样可以采用现有的蒸发或溅射或物理气相沉积的方法，其中较优的方法为溅射。当然，根据本领域技术人员的公知常识，形成的方法不仅限于溅射方法，其他适用的方法均可应用于本发明，并且形成的耐热金属层303和金属浸润层304的厚度也是根据实际的工艺需求而定。
然后实施步骤S102，在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层，形成如图3B所示的结构。
在这一步骤中，形成光刻胶305的方法可以是旋转涂布，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。形成光刻胶305后，具体可通过现有光刻显影技术定义出焊盘301的形状，使光刻胶305中形成开口以曝露出焊盘301上的金属浸润层304。
然后实施步骤S103，在上述开口中的金属浸润层上形成连接层，形成如图3C所示的结构。
在这一步骤中，以芯片300上剩余的光刻胶305为掩膜，在上步中形成的光刻胶305的开口内、金属浸润层304的上方，形成连接层306。形成连接层306的具体工艺可以通过用电镀的方式，当然，根据本领域技术人员的公知常识，形成的方法不仅限于电镀，其他适用的方法均可应用于本发明。
本实施例中，连接层306为铜层，所述铜层的厚度是50～100μm，具体厚度为50μm、55μm、60μm、65μm、70μm、75μm、80μm、85μm、90μm、95μm或100μm等。
在另一实施例中，连接层306还可以由铜层和镍层共同构成，所述铜层的厚度是50～100μm，具体厚度为50μm、55μm、60μm、65μm、70μm、75μm、80μm、85μm、90μm、95μm或100μm等；在铜层上设有镍层，所述镍层的厚度是1.5μm～3μm，具体厚度为1.5μm、2μm、2.5μm或3μm等。镍层可以防止后续形成焊料凸点308的材料扩散至铜层中，当Ni层厚度小于1.5μm时，Ni最终会因相邻金属间的扩散效应而消失，进而无法有效地阻挡后续焊料凸点308扩散到金属浸润层304中；当Ni层厚度大于3μm时，会因Ni金属本身的电热性能较差而导致电阻率上升，进而影响最终产品的电热性能。
然后实施步骤S104，去除光刻胶，形成如图3D所示的结构。
在完成上述工序后，光刻胶305可以去除了，可以使用湿法或剥离的方式去除，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
接着实施步骤S105，蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露，形成如图3E所示的结构。
在这一步骤中，具体可通过喷洒酸液或将晶片浸泡于酸液中的方法来去除连接层306以外的芯片300表面的金属浸润层304和耐热金属层303。
至此，即可形成自底部往上依次由耐热金属层303、金属浸润层304和连接层306组成的柱体结构。该柱体结构在空间上提供了一个足够的物质空间，保证了后续的焊料凸点308能够牢固地置于连接层306上而不会偏离，同时也提高了与焊料凸点308间的结合力。
然后实施步骤S106，在芯片上形成保护胶层，所述保护胶将连接层覆盖，形成如图3F所示的结构。
在这一步骤中，形成保护胶307的方法可以是印刷、旋涂等方式，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
需要说明的是，由于连接层306上方的保护胶307在后续工艺中将被去除，余下的带有开口的保护胶307将会被当作掩膜板使用，在保护胶307的开口内形成焊料凸点308，故而焊料凸点308的厚度取决于此时的掩膜板即保护胶307的厚度；因此，在这一步骤中，保护胶307的形成厚度尤其是覆盖于连接层306上方的胶体厚度可根据具体的产品要求来调整工艺参数。
本实施例中，芯片300表面及连接层306均被保护胶307覆盖，保护胶307既保护了钝化层302，又稳固了由连接层306等金属层构成的柱体结构；同时，保护胶307的材质为环氧树脂，可以释放芯片300及多层金属层间因热膨胀差异而导致的应力残留，提升了整个封装结构的可靠性；另外，各柱体结构间被保护胶307填充，可以避免后续焊料凸点308形成过程中因焊料的滴落而造成柱体间的短路。
然后实施步骤S107，曝光连接层上方的保护胶形成开口，裸露出连接层的上表面，形成如图3G所示的结构。
在这一步骤中，由于保护胶307也是光敏胶的一种，通过曝光/显影/固化工艺，在保护胶307中形成开口裸露出连接层306的上表面；此时由连接层306等金属层构成的柱体结构被保护胶307围筑，连接层306的上表面陷于保护胶307中，余下的带有开口的保护胶307在保护芯片300表面、强化柱体结构的同时为后续工艺做好掩膜准备。
最后，实施步骤S108，在连接层上形成焊料凸点并回流，形成如图3H所示的结构。
在这一步骤中，以芯片300上余下的带有开口的保护胶307为掩膜，在保护胶307的开口内、连接层306的上方，形成焊料凸点308并湿化回流。形成焊料凸点308的具体工艺可以通过印刷焊料膏或是将预制好的焊料球直接植入等方式，当然，根据本领域技术人员的公知常识，形成的方法不仅限于印刷和植入，其他适用的方法均可应用于本发明。
在本实施例中，焊料凸点308的厚度是10～70μm，具体厚度为10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm、50μm、55μm、60μm、65μm或70μm等。焊料凸点308的材质为纯锡或锡合金，如锡银合金、锡铜合金、锡银铜合金等。
需要说明的是，在陷于保护胶307中的连接层306上形成的焊料凸点308，焊料凸点308的一部分也会陷于保护胶307中，使得焊料凸点308间有保护胶307的绝缘保护，可避免在形成焊料凸点308过程中因焊料滴落、或最终产品上板焊接时而造成的输出端子间的短路。另外，由上述本封装结构中的柱体结构特性，形成的焊料凸点308尺寸较小，一方面节约了材料成本，更重要的是能满足焊盘301密间距或相同空间内更多功能输出点的应用需求。
至此，也就是说，从焊盘301底部往上形成包括耐热金属层303、金属浸润层304、连接层306和焊料凸点308；其中由耐热金属层303、金属浸润层304、连接层306构成的柱状结构嵌入于保护胶307中被保护胶307围筑以提高产品整体的可靠性能，最终实现了由焊盘301到焊料凸点308间电性传输的封装过渡。
虽然本发明以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种圆片级封装方法，其特征在于，包括步骤：
在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层；
在金属浸润层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层；
在上述开口中的金属浸润层上形成连接层；
去除光刻胶；
蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露；
在芯片上形成保护胶层，所述保护胶将连接层覆盖；
曝光连接层上方的保护胶形成开口，裸露出连接层的上表面；
在连接层上形成焊料凸点并回流。
2.根据权利要求1所述的一种圆片级封装方法，其特征在于，所述耐热金属层的材料是钛、铬、钽或它们的组合。
3.根据权利要求1所述的一种圆片级封装方法，其特征在于，所述金属浸润层的材料是铜、铝、镍或它们的组合。
4.根据权利要求1所述的一种圆片级封装方法，其特征在于，所述连接层为铜层。
5.根据权利要求1所述的一种圆片级封装方法，其特征在于，所述连接层包括铜层和位于铜层上的镍层。
6.根据权利要求4或5所述的一种圆片级封装方法，其特征在于，所述铜层的厚度为50～100μm。
7.根据权利要求5所述的一种圆片级封装方法，其特征在于，所述镍层的厚度为1.5～3μm。
8.根据权利要求1所述的一种圆片级封装方法，其特征在于，所述焊料凸点的材质为纯锡或锡合金。
9.根据权利要求9所述的一种圆片级封装方法，其特征在于，所述焊料凸点的厚度为10～70μm。
10.根据权利要求1所述的一种圆片级封装方法，其特征在于，所述保护胶的材质为一种光敏性的环氧树脂。
CN2011104288616A 2011-12-19 2011-12-19 一种圆片级封装方法 Pending CN102446780A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104288616A CN102446780A (zh) 2011-12-19 2011-12-19 一种圆片级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104288616A CN102446780A (zh) 2011-12-19 2011-12-19 一种圆片级封装方法

Publications (1)

Publication Number Publication Date
CN102446780A true CN102446780A (zh) 2012-05-09

Family

ID=46009167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104288616A Pending CN102446780A (zh) 2011-12-19 2011-12-19 一种圆片级封装方法

Country Status (1)

Country Link
CN (1) CN102446780A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616998A (zh) * 2014-12-30 2015-05-13 南通富士通微电子股份有限公司 晶圆级封装的制造方法
CN104681452A (zh) * 2014-12-30 2015-06-03 南通富士通微电子股份有限公司 晶圆级封装的制造方法
CN106298716A (zh) * 2015-06-29 2017-01-04 台湾积体电路制造股份有限公司 封装件结构及其形成方法
CN106653719A (zh) * 2016-12-30 2017-05-10 通富微电子股份有限公司 一种圆片级封装结构与封装方法
CN108046209A (zh) * 2017-11-13 2018-05-18 北京理工大学 一种以su-8胶为回流焊阻焊层的mems元件低温封装方法
CN110323145A (zh) * 2019-06-24 2019-10-11 厦门通富微电子有限公司 晶圆及其制作方法
WO2021179612A1 (zh) * 2020-03-13 2021-09-16 颀中科技（苏州）有限公司 植球结构及制备工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062169A1 (en) * 2003-09-22 2005-03-24 Dubin Valery M. Designs and methods for conductive bumps
US20060138671A1 (en) * 2004-12-24 2006-06-29 Kiyonori Watanabe Semiconductor device and fabrication method thereof
CN101090099A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 焊料凸块及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062169A1 (en) * 2003-09-22 2005-03-24 Dubin Valery M. Designs and methods for conductive bumps
US20060138671A1 (en) * 2004-12-24 2006-06-29 Kiyonori Watanabe Semiconductor device and fabrication method thereof
CN101090099A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 焊料凸块及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616998A (zh) * 2014-12-30 2015-05-13 南通富士通微电子股份有限公司 晶圆级封装的制造方法
CN104681452A (zh) * 2014-12-30 2015-06-03 南通富士通微电子股份有限公司 晶圆级封装的制造方法
CN106298716A (zh) * 2015-06-29 2017-01-04 台湾积体电路制造股份有限公司 封装件结构及其形成方法
CN106653719A (zh) * 2016-12-30 2017-05-10 通富微电子股份有限公司 一种圆片级封装结构与封装方法
CN108046209A (zh) * 2017-11-13 2018-05-18 北京理工大学 一种以su-8胶为回流焊阻焊层的mems元件低温封装方法
CN108046209B (zh) * 2017-11-13 2020-04-03 北京理工大学 一种以su-8胶为回流焊阻焊层的mems元件低温封装方法
CN110323145A (zh) * 2019-06-24 2019-10-11 厦门通富微电子有限公司 晶圆及其制作方法
WO2021179612A1 (zh) * 2020-03-13 2021-09-16 颀中科技（苏州）有限公司 植球结构及制备工艺

Similar Documents

Publication Publication Date Title
CN102496606B (zh) 一种高可靠圆片级柱状凸点封装结构
CN102163561B (zh) 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
TWI680540B (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
CN102130101B (zh) 围绕凸块形成区形成具有多层ubm的凸块结构的半导体器件和方法
TWI649811B (zh) 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝
CN103515260B (zh) 封装内封装及其形成方法
TWI508202B (zh) 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
TWI479577B (zh) 形成屏障材料於晶粒之周圍以減少翹曲之半導體裝置和方法
US9030019B2 (en) Semiconductor device and method of manufacture thereof
CN102496604A (zh) 高可靠芯片级封装结构
CN102437066A (zh) 一种高可靠圆片级柱状凸点封装方法
CN102437065A (zh) 高可靠芯片级封装方法
CN102446780A (zh) 一种圆片级封装方法
CN102543766A (zh) 一种柱状凸点封装工艺
CN102496580B (zh) 一种焊料凸点的形成方法
TW201125073A (en) Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
TW201209977A (en) Semiconductor device and method of forming RDL wider than contact pad along first axis and narrower than contact pad along second axis
CN108630598A (zh) 具有分层柱的半导体装置及其制造方法
CN102543781A (zh) 圆片级封装优化工艺
KR100842921B1 (ko) 반도체 패키지의 제조 방법
CN202502990U (zh) 高可靠芯片级封装结构
CN102496585A (zh) 一种新型圆片级封装方法
CN102496605B (zh) 一种圆片级封装结构
CN102543898A (zh) 一种柱状凸点封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120509