CN102496585A - 一种新型圆片级封装方法 - Google Patents

一种新型圆片级封装方法 Download PDF

Info

Publication number
CN102496585A
CN102496585A CN201110428896XA CN201110428896A CN102496585A CN 102496585 A CN102496585 A CN 102496585A CN 201110428896X A CN201110428896X A CN 201110428896XA CN 201110428896 A CN201110428896 A CN 201110428896A CN 102496585 A CN102496585 A CN 102496585A
Authority
CN
China
Prior art keywords
layer
metal
novel wafer
level encapsulation
ubm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110428896XA
Other languages
English (en)
Inventor
陶玉娟
石磊
刘培生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201110428896XA priority Critical patent/CN102496585A/zh
Publication of CN102496585A publication Critical patent/CN102496585A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种新型圆片级封装方法，包括在芯片焊盘所在的表面涂布保护胶；将保护胶形成开口以裸露出未被钝化层覆盖的焊盘表面；在上述开口中的裸露焊盘上形成凸点下金属层；在凸点下金属层上形成焊料凸点并回流。本发明简化了圆片级封装的工艺流程，提高了产品的可靠性。

Description

一种新型圆片级封装方法
技术领域
本发明涉及半导体器件封装领域，尤其涉及圆片级芯片尺寸封装(WaferLevel chip Scale Package，WLCSP)的形成方法。
背景技术
近年来，由于芯片的微电路制作朝向高集成度发展，因此，其芯片封装也需向高功率、高密度、轻薄与微小化的方向发展。芯片封装就是芯片制造完成后，以塑胶或陶磁等材料，将芯片包在其中，以达保护芯片，使芯片不受外界水汽及机械性损害。芯片封装主要的功能分别有电能传送(PowerDistribution)、信号传送(Signal Distribution)、热的散失(Heat Dissipation)与保护支持(Protection and Support)。
由于现今电子产品的要求是轻薄短小及高集成度，因此会使得集成电路制作微细化，造成芯片内包含的逻辑线路增加，而进一步使得芯片I/O(input/output)脚数增加，而为配合这些需求，产生了许多不同的封装方式，例如，球栅阵列封装(Ball grid array，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、多芯片模块封装(Multi Chip Module package，MCM package)、倒装式封装(Flip Chip Package)、卷带式封装(Tape Carrier Package，TCP)及圆片级封装(Wafer Level Package，WLP)等。
不论以何种形式的封装方法，大部分的封装方法都是将圆片分离成独立的芯片后再完成封装的程序。而圆片级封装是半导体封装方法中的一个趋势，圆片级封装以整片圆片为封装对象，因而封装与测试均需在尚未切割圆片的前完成，是一种高度整合的封装技术，如此可省下填胶、组装、黏晶与打线等制作，因此可大量降低人工成本与缩短制造时间。
现有形成圆片级芯片尺寸封装的工艺如图1至5所示。首先请参照图1A，在圆片10上具有至少一个芯片100。
如图1B所示，在芯片100上配置有金属垫层104以及用以保护芯片100表面并将金属垫层104暴露的钝化层102；在钝化层102以及金属垫层104上通过溅射或者蒸镀工艺形成第一金属层106，第一金属层106的作用是在后续回流工艺中保护金属垫层104，第一金属层106可以是Al、Ni、Cu、Ti、Cr、Au、Pd中的一种或者它们的组合构成。
接着请参照图1C，在第一金属层106上形成光刻胶层107，通过现有光刻技术定义出金属垫层104形状，然后进行曝光、显影工艺，在光刻胶层107中形成开口暴露出下层的金属垫层104上的第一金属层106；以光刻胶层107为掩模，在开口内的第一金属层106上形第二金属层108，所述第二金属层108的材料为Cu、Ni或其组合构成，所述形成第二金属层108的方法为电镀法。
参考图1D，湿法去除光刻胶层107；刻蚀第一金属层106至曝露出钝化层102，使刻蚀后的第一金属层106a与第二金属层108构成凸点下金属层108a；用钢网印刷法在第二金属层108上形成助焊剂109。
如图1E所示，在助焊剂109上放置预制好的焊料球，然后在回流炉内保温回流，形成凸点110。
最后进行单体化切割步骤，以将圆片10上的各个芯片100单体化。
在申请号为200510015208.1的中国专利申请中还公布了更多相关信息。
现有技术形成圆片级芯片尺寸封装过程中，需要将光刻胶去除后再将多余的电镀导线蚀刻去除，工艺冗长的同时增加了工艺和材料成本。
封装结构上，由于焊料凸点材料直接与金属浸润层接触，金属浸润层的铜极易扩散到焊料凸点的锡中形成铜锡合金，影响焊接质量。同时，在金属浸润层上形成焊料之前，裸露的浸润层容易氧化而使后续形成的焊料凸点性能及可靠性降低。另一方面，在焊料凸点的形成过程中，焊料间容易滴落而影响产品的可靠性，尤其对于金属垫密集的产品，更容易出现焊料凸点间短路的问题。
发明内容
本发明解决的问题是提供一种新型圆片级封装方法，在简化工艺流程的同时提高了产品的可靠性。
为解决上述问题，本发明提供一种新型圆片级封装方法，包括在芯片焊盘所在的表面涂布保护胶；将保护胶形成开口以裸露出未被钝化层覆盖的焊盘表面；在上述开口中的裸露焊盘上形成凸点下金属层；在凸点下金属层上形成焊料凸点并回流。
可选地，所述保护胶为光敏型环氧树脂。
可选地，所述凸点下金属层自底部往上依次包括耐热金属层、金属浸润层和阻挡层。
可选地，所述凸点下金属层自底部往上依次包括耐热金属层、金属浸润层、阻挡层和焊料保护层。
可选地，所述凸点下金属层自底部往上依次包括耐热金属层和金属浸润层。
可选地，所述耐热金属层的材料是钛、铬、钽或它们的组合。
可选地，所述金属浸润层的材料是铜、铝、镍或它们的组合。
可选地，所述金属浸润层的材料是铜。
可选地，所述阻挡层为厚度是1.5～3μm的镍层。
可选地，所述焊料保护层为厚度是1～2μm的纯锡层或锡合金层。
可选地，所述焊料凸点的材质为纯锡或锡合金。
可选地，所述焊料凸点的材质与焊料保护层的材质一致。
与现有技术相比，本发明形成的封装工艺使保护胶集成了金属镀层掩膜和最终产品表面保护的双重功能，无需将保护胶去除、清洗；在定义化的保护胶开口内形成多层金属镀层，无需后道再对多余的电镀导线进行蚀刻，大大简化了工艺流程，减少了制造成本。
形成的封装结构中：保护胶将凸点下金属层围筑起来，既保护了芯片又增强了凸点下金属层的物理结构，释放了不同材质间的应力残留，还减少了焊料凸点间短路的可能。厚度适宜的阻挡层(Ni)一方面能够避免自身因扩散效应而消失，进而有效地阻止焊料和凸点下金属层之间因金属间化合物的形成而产生的孔隙；同时又不至于因镍阻挡层过厚而导致电阻率上升而影响产品的电热性能。焊料保护层的使用则不但可以保护阻挡层不被氧化，还提高了凸点下金属层和焊料凸点间的附着力，并且在回流过程中，焊料保护层有很好的湿化作用，提高了焊料凸点的形成质量。
附图说明
图1A至图1E是现有圆片级封装方法的过程示意图；
图2是本发明形成的一种新型圆片级封装方法的具体实施方式流程图；
图3A至图3D是本发明形成的一种新型圆片级封装的实施例的工艺示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
图2是本发明形成的一种新型圆片级封装方法的具体实施方式流程图，包括步骤：
S101，在芯片焊盘所在的表面涂布保护胶；
S102，将保护胶形成开口以裸露出未被钝化层覆盖的焊盘表面；
S103，在上述开口中的裸露焊盘上形成凸点下金属层；
S104，在凸点下金属层上形成焊料凸点并回流。
首先执行步骤S101，在芯片焊盘所在的表面涂布保护胶，形成如图3A所示的结构。
在这一步骤中，芯片300上设有焊盘301和钝化层302，焊盘301是芯片300的功能输出端子，并最终通过后续形成的焊料凸点307实现电性功能的传导过渡；钝化层302的材料包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯等介电材料或它们的混合物，用于保护芯片300中的线路。
需要说明的是，所述芯片的焊盘和钝化层可以是芯片的初始焊盘和初始钝化层，也可以是根据线路布图设计需要而形成的过渡焊盘、钝化层；形成过渡焊盘、钝化层的方式主要是采用再布线工艺技术，通过一层或多层再布线将初始焊盘、钝化层转载到过渡焊盘、钝化层上。所述再布线工艺技术为现有成熟工艺，已为本领域技术人员所熟知，在此不再赘述。
在本实施例中，所述保护胶303为光敏型环氧树脂的一种；形成保护胶303的方法可以是旋转涂布、印刷等方式，本发明优选旋转涂布的方式以达到更精细、均匀的目的，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
在本实施例中，保护胶303集成了金属镀层掩膜和最终产品表面保护的双重功能，简化了工艺流程，减少了制造成本。需要说明的是，保护胶303的基础厚度将决定金属镀层厚度以及最终产品的厚度，可根据具体的产品需求调整工艺参数以确定保护胶303的形成厚度。
然后实施步骤S102，将保护胶形成开口以裸露出未被钝化层覆盖的焊盘表面，形成如图3B所示的结构。
利用保护胶303的光敏特性，可经过曝光/显影/固化工艺定义出需要的开口图形，本实施例中即在未被钝化层302覆盖的焊盘301上形成保护胶303的光刻开口，裸露出焊盘301表面。
然后实施步骤S103，在上述开口中的裸露焊盘上形成凸点下金属层，形成如图3C所示的结构。
在这一步骤中，以芯片300上剩余的保护胶303为掩膜，在上步中形成的保护胶303的开口内、裸露的焊盘301的上方，形成凸点下金属层(UnderBump Metallization，简称UBM)。UBM中多层金属层的形成方法可以采用现有的化镀或物理气相沉积(Physical Vapor Deposition，简称PVD)的方法，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。当然，根据本领域技术人员的公知常识，形成的方法不仅限于化镀或PVD，其他适用的方法均可应用于本发明。
在本实施例中，UBM由底部往上依次包括耐热金属层304、金属浸润层305和阻挡层306，即在保护胶303开口内的裸露焊盘301上依次形成耐热金属层304、金属浸润层305和阻挡层306。所述耐热金属层304的材料可以是钛Ti、铬Cr、钽Ta或它们的组合构成，本发明优选为Ti；Ti层的厚度可根据具体的工艺需求而定，优选范围为100～200nm。所述金属浸润层305的材料可以是铜Cu、铝Al、镍Ni中的一种或它们的组合构成，其中较优的金属浸润层305为Cu；铜层的厚度可根据具体的工艺需求而定，优选范围为200～300nm。所述阻挡层306的材料为镍Ni；Ni层的厚度优选为1.5μm～3μm，因为当Ni层厚度小于1.5μm时，Ni最终会因相邻金属间的扩散效应而消失，进而无法起到阻挡作用，当Ni层厚度大于3μm时，会因Ni金属本身的电热性能较差而导致电阻率上升，进而影响最终产品的电热性能。
在另一实施例中(未图示)，UBM可以由耐热金属层304、金属浸润层305、阻挡层306和焊料保护层(未图示)构成，即在上述实施例的基础上再增加一层焊料保护层(未图示)，也就是在阻挡层306上再形成焊料保护层。所述耐热金属层304、金属浸润层305和阻挡层306的材质及厚度如前所述，在此不再赘述。所述焊料保护层的材质与后续焊料凸点307的材质一致为纯锡或锡合金，厚度优选为1～2μm。焊料保护层可以保护阻挡层306不被氧化，提高阻挡层306和焊料凸点307间的附着力，并且在回流过程中，焊料保护层有很好的湿化作用，提高了焊料凸点307的形成质量。
在另一实施例中(未图示)，UBM还可以由耐热金属层304和金属浸润层305构成，金属浸润层305位于耐热金属层304的上表面。所述耐热金属层304的材料可以是钛Ti、铬Cr、钽Ta或它们的组合构成，本发明优选为Ti；Ti层的厚度可根据具体的工艺需求而定，优选范围为100～200nm。所述金属浸润层305的材料为铜，此实施例更适用于高频、高功率的产品，因此可适当增加铜层的厚度，优选范围是300～800nm。
然后实施步骤S104，在凸点下金属层上形成焊料凸点并回流，形成如图3D所示的结构。
在这一步骤中，继续以芯片300上余下的带有开口的保护胶303为掩膜，在保护胶303的开口内、UBM的上方，形成焊料凸点307并湿化回流。形成焊料凸点307的具体工艺可以通过印刷焊料膏或是将预制好的焊料球直接植入等方式，当然，根据本领域技术人员的公知常识，形成的方法不仅限于印刷和植入，其他适用的方法均可应用于本发明。
如前所述，形成于保护胶303开口中的焊料凸点307，其厚度受UBM厚度和开口厚度即保护胶303厚度的影响，可根据最终产品对焊料凸点307的规格要求调整保护胶303的形成时的基础厚度；焊料凸点307的材质为纯锡或锡合金。如UBM结构中设有焊料保护层，则焊料凸点307与焊料保护层在材质上保持一致。
至此，也就是说，芯片300的钝化层302上覆有保护胶303，焊盘301上设有由多层金属层构成的凸点下金属层UBM，UBM上设有焊料凸点307，最终实现了由焊盘301到焊料凸点307间电性传输的封装过渡。由于UBM嵌于保护胶303中被保护胶303围筑，使保护胶303既保护了芯片300又稳固了UBM的物理结构；同时，保护胶303的材质为环氧树脂，可以释放芯片300及多层金属层间因热膨胀差异而导致的应力残留，提升了整个封装结构的可靠性；另外，芯片300上各UBM结构间被保护胶303填充，可以避免在焊料凸点307的形成过程中因焊料的滴落而造成的电性短路。
虽然本发明以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种新型圆片级封装方法，其特征在于，包括步骤：
在芯片焊盘所在的表面涂布保护胶；
将保护胶形成开口以裸露出未被钝化层覆盖的焊盘表面；
在上述开口中的裸露焊盘上形成凸点下金属层；
在凸点下金属层上形成焊料凸点并回流。
2.根据权利要求1所述的一种新型圆片级封装方法，其特征在于，所述保护胶为光敏型环氧树脂。
3.根据权利要求1所述的一种新型圆片级封装方法，其特征在于，所述凸点下金属层自底部往上依次包括耐热金属层、金属浸润层和阻挡层。
4.根据权利要求1所述的一种新型圆片级封装方法，其特征在于，所述凸点下金属层自底部往上依次包括耐热金属层、金属浸润层、阻挡层和焊料保护层。
5.根据权利要求1所述的一种新型圆片级封装方法，其特征在于，所述凸点下金属层自底部往上依次包括耐热金属层和金属浸润层。
6.根据权利要求3或4或5所述的一种新型圆片级封装方法，其特征在于，所述耐热金属层的材料是钛、铬、钽或它们的组合。
7.根据权利要求3或4所述的一种新型圆片级封装方法，其特征在于，所述金属浸润层的材料是铜、铝、镍或它们的组合。
8.根据权利要求5所述的一种新型圆片级封装方法，其特征在于，所述金属浸润层的材料是铜。
9.根据权利要求3或4所述的一种新型圆片级封装方法，其特征在于，所述阻挡层为厚度是1.5～3μm的镍层。
10.根据权利要求4所述的一种新型圆片级封装方法，其特征在于，所述焊料保护层为厚度是1～2μm的纯锡层或锡合金层。
11.根据权利要求1所述的一种新型圆片级封装方法，其特征在于，所述焊料凸点的材质为纯锡或锡合金。
12.根据权利要求10和11所述的一种新型圆片级封装方法，其特征在于，所述焊料凸点的材质与焊料保护层的材质一致。
CN201110428896XA 2011-12-19 2011-12-19 一种新型圆片级封装方法 Pending CN102496585A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110428896XA CN102496585A (zh) 2011-12-19 2011-12-19 一种新型圆片级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110428896XA CN102496585A (zh) 2011-12-19 2011-12-19 一种新型圆片级封装方法

Publications (1)

Publication Number Publication Date
CN102496585A true CN102496585A (zh) 2012-06-13

Family

ID=46188391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110428896XA Pending CN102496585A (zh) 2011-12-19 2011-12-19 一种新型圆片级封装方法

Country Status (1)

Country Link
CN (1) CN102496585A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745964A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构
CN103745965A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构
CN104201118A (zh) * 2014-08-26 2014-12-10 南通富士通微电子股份有限公司 芯片级封装方法
WO2015123952A1 (zh) * 2014-02-24 2015-08-27 南通富士通微电子股份有限公司 半导体封装结构及其形成方法
CN108517520A (zh) * 2018-06-15 2018-09-11 北京铂阳顶荣光伏科技有限公司 一种金刚石复合薄膜及其制备方法和应用
CN111938635A (zh) * 2020-08-10 2020-11-17 中国科学院上海微系统与信息技术研究所 脑电极后端连接用凸点、测试板的制备方法及测试结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132003A (zh) * 1994-08-15 1996-09-25 西铁城时计株式会社 半导体装置
US20060138671A1 (en) * 2004-12-24 2006-06-29 Kiyonori Watanabe Semiconductor device and fabrication method thereof
CN101090099A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 焊料凸块及其制造方法
CN101645407A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(上海)有限公司 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
US20110001250A1 (en) * 2009-07-02 2011-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (imc) on cu pillar bump

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132003A (zh) * 1994-08-15 1996-09-25 西铁城时计株式会社 半导体装置
US20060138671A1 (en) * 2004-12-24 2006-06-29 Kiyonori Watanabe Semiconductor device and fabrication method thereof
CN101090099A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 焊料凸块及其制造方法
CN101645407A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(上海)有限公司 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
US20110001250A1 (en) * 2009-07-02 2011-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (imc) on cu pillar bump

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745964A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构
CN103745965A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构
CN103745965B (zh) * 2013-12-05 2017-02-01 通富微电子股份有限公司 封装结构
WO2015123952A1 (zh) * 2014-02-24 2015-08-27 南通富士通微电子股份有限公司 半导体封装结构及其形成方法
US9515010B2 (en) 2014-02-24 2016-12-06 Nantong Fujitsu Microelectronics., Ltd. Semiconductor packaging structure and forming method therefor
CN104201118A (zh) * 2014-08-26 2014-12-10 南通富士通微电子股份有限公司 芯片级封装方法
CN108517520A (zh) * 2018-06-15 2018-09-11 北京铂阳顶荣光伏科技有限公司 一种金刚石复合薄膜及其制备方法和应用
CN111938635A (zh) * 2020-08-10 2020-11-17 中国科学院上海微系统与信息技术研究所 脑电极后端连接用凸点、测试板的制备方法及测试结构

Similar Documents

Publication Publication Date Title
CN102163561B (zh) 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
CN102130101B (zh) 围绕凸块形成区形成具有多层ubm的凸块结构的半导体器件和方法
CN102496604A (zh) 高可靠芯片级封装结构
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
TWI606523B (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
TWI508202B (zh) 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法
TWI649811B (zh) 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝
CN102496606B (zh) 一种高可靠圆片级柱状凸点封装结构
TWI508226B (zh) 在基板的孔穴中鑲嵌具有直通矽晶穿孔的晶粒用以扇入封裝疊加的電互連之半導體裝置和方法
TWI502663B (zh) 半導體元件和形成強化之凸塊下金屬化結構的方法以改善焊料接合可靠度
CN102543923B (zh) 半导体器件及其制造方法
CN103515260B (zh) 封装内封装及其形成方法
CN102437065A (zh) 高可靠芯片级封装方法
TWI520287B (zh) 半導體裝置以及形成沿著第一軸較寬於接觸墊並且沿著第二軸較窄於接觸墊之重新分配層的方法
CN102437066A (zh) 一种高可靠圆片级柱状凸点封装方法
CN102543766A (zh) 一种柱状凸点封装工艺
CN102446780A (zh) 一种圆片级封装方法
KR100842921B1 (ko) 반도체 패키지의 제조 방법
CN102496585A (zh) 一种新型圆片级封装方法
CN102496580A (zh) 一种焊料凸点的形成方法
CN102543781A (zh) 圆片级封装优化工艺
TWI610375B (zh) 在密封劑上透過絕緣層形成開口以供互連結構的強化黏著度之半導體裝置和方法
CN202502990U (zh) 高可靠芯片级封装结构
CN102496605B (zh) 一种圆片级封装结构
CN102543898A (zh) 一种柱状凸点封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120613