CN101645407A - 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法 - Google Patents

凸点下金属层、晶圆级芯片尺寸封装结构及形成方法 Download PDF

Info

Publication number
CN101645407A
CN101645407A CN200810041382A CN200810041382A CN101645407A CN 101645407 A CN101645407 A CN 101645407A CN 200810041382 A CN200810041382 A CN 200810041382A CN 200810041382 A CN200810041382 A CN 200810041382A CN 101645407 A CN101645407 A CN 101645407A
Authority
CN
China
Prior art keywords
layer
metal
chip
bed course
ubm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810041382A
Other languages
English (en)
Inventor
丁万春
孟津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200810041382A priority Critical patent/CN101645407A/zh
Publication of CN101645407A publication Critical patent/CN101645407A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种凸点下金属层的形成方法，包括：在芯片上形成金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层；在钝化层和金属垫层上依次形成第一金属层和光刻胶层后，在光刻胶层上形成开口，所述开口曝露出金属垫层上第一金属层；在开口内，第一金属层上依次形成第二金属层，所述第二金属层包含焊料层；去除光刻胶后，刻蚀第一金属层至露出钝化层，刻蚀后的第一金属层与第二金属层构成凸点下金属层。本发明还提供一种凸点下金属层、晶圆级芯片尺寸封装结构及形成方法。本发明提高了膜层的电性能和可靠性。

Description

凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
技术领域
本发明涉及半导体器件封装领域，尤其涉及凸点下金属层、晶圆级芯片尺寸封装(Wafer Level chip Scale Package，WLCSP)结构及形成方法。
背景技术
近年来，由于芯片的微电路制作朝向高集成度发展，因此，其芯片封装也需向高功率、高密度、轻薄与微小化的方向发展。芯片封装就是芯片制造完成后，以塑胶或陶磁等材料，将芯片包在其中，以达保护芯片，使芯片不受外界水汽及机械性损害。芯片封装主要的功能分别有电能传送(PowerDistribution)、信号传送(Signal Distribution)、热的散失(Heat Dissipation)与保护支持(Protection and Support)。
由于现今电子产品的要求是轻薄短小及高集成度，因此会使得集成电路制作微细化，造成芯片内包含的逻辑线路增加，而进一步使得芯片I/O(input/output)脚数增加，而为配合这些需求，产生了许多不同的封装方式，例如，球栅阵列封装(Ball grid array，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、多芯片模块封装(Multi Chip Module package，MCM package)、倒装式封装(Flip Chip Package)、卷带式封装(Tape Carrier Package，TCP)及晶圆级封装(Wafer Level Package，WLP)等。
晶圆级封装是半导体封装方法中的一个趋势，晶圆级封装以整片晶圆为封装对象，因而封装与测试均需在尚未切割晶圆之前完成，是一种高度整合的封装技术，如此可省下填胶、组装、黏晶与打线等制作，因此可大量降低人工成本与缩短制造时间。
现有形成晶圆级芯片尺寸封装的工艺如图1至5所示。首先请参照图1，在晶圆10上具有至少一个芯片100。
如图2所示，在芯片100上配置有金属垫层104以及用以保护芯片100表面并将金属垫层104暴露的钝化层102；在钝化层102以及金属垫层104上通过溅射或者蒸镀工艺形成第一金属层106，第一金属层106的作用是在后续回流工艺中保护金属垫层104，第一金属层106可以是Al、Ni、Cu、Ti、Cr、Au、Pd中的一种或者它们的组合构成。
接着请参照图3，在第一金属层106上形成光刻胶层107，通过现有光刻技术定义出金属垫层104形状，然后进行曝光、显影工艺，在光刻胶层107中形成开口，暴露出下层的金属垫层104上的第一金属层106；以光刻胶层107为掩模，在开口内的第一金属层106上形第二金属层108，所述第二金属层108的材料为Cu、Ni或其组合构成，所述形成第二金属层108的方法为电镀法。
参考图4，用湿法刻蚀去除光刻胶层107；刻蚀第一金属层106至曝露出钝化层102，使刻蚀后的第一金属层106a与第二金属层108构成凸点下金属层108a；用钢网印刷法在第二金属层108上形成助焊剂109。
如图5所示，在助焊剂109上放置预制好的焊料球，然后在回流炉内保温回流，形成凸点110。
最后进行单体化切割步骤，以将晶圆10上的各个芯片100单体化。
在申请号为200510015208.1的中国专利申请中还公布了更多相关信息。
现有技术形成晶圆级芯片尺寸封装过程中，由金属构成的籽晶层表面容易被氧化，使后续形成的芯片电性能及可靠性降低。
发明内容
本发明解决的问题是提供一种凸点下金属层、晶圆级芯片尺寸封装结构及形成方法，防止芯片电性能及可靠性降低。
为解决上述问题，本发明提供一种凸点下金属层的形成方法，包括：在芯片上形成金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层；在钝化层和金属垫层上依次形成第一金属层和光刻胶层后，在光刻胶层上形成开口，所述开口曝露出金属垫层上第一金属层；在开口内，第一金属层上依次形成第二金属层，所述第二金属层包含焊料层和位于焊料层下的导电层；去除光刻胶后，刻蚀第一金属层至露出钝化层，刻蚀后的第一金属层与第二金属层构成凸点下金属层。
可选的，所述焊料层的厚度为2μm～10μm。形成焊料层的方法为电镀法。
可选的，所述导电层可以是铜、镍或其组合。所述导电层的厚度为1μm～20μm。形成导电层的方法为电镀法。
本发明提供一种凸点下金属层，包括：芯片上的金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层，位于金属垫层上的第一金属层，位于第一金属层上的第二金属层，第二金属层包含导电层以及位于导电层上的焊料层。
可选的，所述焊料层的厚度为2μm～10μm。
可选的，所述导电层可以是铜、镍或其组合。所述导电层的厚度为1μm～20μm。
本发明提供一种晶圆级芯片尺寸封装封装结构的形成方法，包括：提供具有至少一个芯片的晶圆，所述芯片上形成有金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层；在钝化层和金属垫层上依次形成第一金属层和光刻胶层后，在光刻胶层上形成开口，所述开口曝露出金属垫层上第一金属层；在开口内，第一金属层上形成第二金属层，所述第二金属层包含焊料层和位于焊料层下的导电层；去除光刻胶后，刻蚀第一金属层至露出钝化层，刻蚀后的第一金属层与第二金属层构成凸点下金属层；在凸点下金属层上形成助焊剂后，在其上放置焊料球；回流焊料球，形成凸点；将晶圆切割为至少一个芯片，完成晶圆级芯片尺寸封装。
可选的，所述焊料层的厚度为2μm～10μm。所述焊料层的材料与凸点的材料一致。形成焊料层的方法为电镀法。
可选的，所述导电层可以是铜、镍或其组合。所述导电层的厚度为1μm～20μm。形成导电层的方法为电镀法。
本发明提供一种晶圆级芯片尺寸封装结构，包括：具有至少一个芯片的晶圆；芯片上形成有金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层；位于金属垫层上的凸点下金属层，所述凸点下金属层包括第一金属层和位于第一金属层上的第二金属层，第二金属层包含导电层以及位于导电层上的焊料层；位于凸点下金属层上的凸点。
可选的，所述焊料层的厚度为2μm～10μm。
可选的，所述导电层可以是铜、镍或其组合。所述导电层的厚度为1μm～20μm。
与现有技术相比，本发明具有以下优点：由于凸点下金属层包含焊料层，使其下方的导电层不被氧化，提高了导电层的电性能和可靠性。
另外，在凸点下金属层中包含焊料层，提高了导电层与凸点的附着力；并且在回流过程中，焊料层具有很好的湿化作用，提高形成凸点的质量。
附图说明
图1至图5是现有技术形成晶圆级芯片尺寸封装结构的示意图；
图6是本发明形成凸点下金属层的具体实施方式流程图；
图7至图9中本发明形成凸点下金属层的实施例示意图；
图10本发明形成晶圆级芯片尺寸封装结构的具体实施方式流程图；
图11至图15是本发明形成晶圆级芯片尺寸封装结构的实施例示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
图6是本发明形成凸点下金属层的具体实施方式流程图。执行步骤S201，在芯片上形成金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层；执行步骤S202，在钝化层和金属垫层上依次形成第一金属层和光刻胶层后，在光刻胶层上形成开口，所述开口曝露出金属垫层上第一金属层；执行步骤S203，在开口内，第一金属层上依次形成第二金属层，所述第二金属层包含焊料层和位于焊料层下的导电层；执行步骤S204，去除光刻胶后，刻蚀第一金属层至露出钝化层，刻蚀后的第一金属层与第二金属层构成凸点下金属层。
基于上述实施方式形成的凸点下金属层包括：芯片上的金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层，位于金属垫层上的第一金属层，位于第一金属层上的第二金属层，第二金属层包含导电层以及位于导电层上的焊料层。
图7至图9中本发明形成凸点下金属层的实施例示意图。如图7所示，芯片300上已经有了金属垫层301和钝化层302，在金属垫层301和钝化层302上形成第一金属层303，所述第一金属层303的材料为铜、铝、镍中的一种或它们的组合构成，其中较优的第一金属层303为铜。形成所述第一金属层303的方法同样可以采用现有的蒸发或溅射或物理气相沉积的方法，其中较优的方法为溅射。当然，根据本领域技术人员的公知常识，形成铜的方法不仅限于溅射方法，其他适用的方法均可应用于本发明，并且形成的金属层303的厚度也是根据实际的工艺需求而定。
如图8所示，在完成第一金属层303的工艺之后，接下来就需要在第一金属层303上形成光刻胶层304，通过现有光刻技术定义出金属垫层301的形状，经过曝光显影工艺，在光刻胶层304中形成开口，暴露出下层的金属垫层301上的第一金属层303。
以光刻胶层304为掩膜，在开口内、第一金属层303上形成第二金属层305，具体工艺为，先用电镀方法在第一金属层303上形成导电层，然后再用电镀法在导电层上形成焊料层305c，所述焊料层305c的材料与后续形成的凸点一致；其中，导电层包含金属铜层305a与位于其上的金属镍层305b。
本实施例中，导电层的作用为防止后续形成凸点的材料扩散至第一金属层303中，焊料层305c的作用是使其下方的导电层不被氧化，提高了导电层的电性能和可靠性。
本实施例中，金属铜层305a的厚度为1μm～10μm，具体厚度为1μm、2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm或10μm等；金属镍层305b的厚度为0.5μm～10μm，具体厚度例如0.5μm、1μm、2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm或10μm等；焊料层305c的厚度为2μm～10μm，具体厚度例如2μm、3μm、4μm、5μm、6 μm、7μm、8μm、9μm或10μm等。
如图9所示，用湿法刻蚀法去除光刻胶层304；刻蚀第一金属层303至露出钝化层302，刻蚀后的第一金属层303a与第二金属层305构成凸点下金属层306。
本实施例中，由于凸点下金属层306包含焊料层305c，使其下方的导电层中的金属镍层305b不被氧化，提高了导电层的电性能和可靠性。另外，在凸点下金属层306中包含焊料层305c，提高了导电层与后续形成的凸点的附着力；并且在回流过程中，焊料层305c具有很好的湿化作用，提高形成凸点的质量。
基于上述实施例形成的凸点下金属层结构，包括：芯片300；芯片300上形成有金属垫层301和用以保护芯片300表面并将金属垫层301暴露的钝化层302；位于金属垫层301上的第一金属层303；位于第一金属层303上的第二金属层305，所述第二金属层305包含金属铜层305a、位于金属铜层305a上的金属镍层305b和位于金属镍层305b上的焊料层305c。
图10是本发明形成晶圆级芯片尺寸封装结构的具体实施方式流程图。如图10所示，执行步骤S101，提供具有至少一个芯片的晶圆，所述芯片上形成有金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层；执行步骤S102，在钝化层和金属垫层上依次形成第一金属层和光刻胶层后，在光刻胶层上形成开口，所述开口曝露出金属垫层上第一金属层；执行步骤S103，在开口内，第一金属层上形成第二金属层，所述第二金属层包含焊料层和位于焊料层下的导电层；执行步骤S104，去除光刻胶后，刻蚀第一金属层至露出钝化层，刻蚀后的第一金属层与第二金属层构成凸点下金属层；执行步骤S105，在凸点下金属层上形成助焊剂后，在其上放置焊料球；执行步骤S106，回流焊料球，形成凸点；执行步骤S107，将晶圆切割为至少一个芯片，完成晶圆级芯片尺寸封装。
基于上述实施方法形成的晶圆级芯片尺寸封装结构，包括：具有至少一个芯片的晶圆；芯片上形成有金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层；位于金属垫层上的凸点下金属层，所述凸点下金属层包括第一金属层和位于第一金属层上的第二金属层，第二金属层包含导电层以及位于导电层上的焊料层；位于凸点下金属层上的凸点。
图11至图15是本发明形成晶圆级芯片尺寸封装结构的实施例示意图。如图11所示，在晶圆20上具有至少一个芯片200。
如图12所示，在芯片200上配置有金属垫层204以及用以保护芯片200表面并将金属垫层204暴露的钝化层202；
所述形成钝化层202和金属垫层204工艺为本领域技术人员公知技术，作为本发明的一个实施方式，首先在芯片200上形成一金属层，所述金属层为Al、Cu或者它们的合金构成，所述金属层为采用物理气相沉积(PVD)方法制备，然后采用现有光刻和刻蚀技术图形化金属层，形成金属垫层204。
接着在芯片200和金属垫层204上形成钝化层202，所述钝化层202为高分子聚合物，可以为苯并环丁烯(BCB)、聚四氟乙烯、聚酰亚胺(PI)、聚对亚苯基苯并双恶唑(PBO)等高分子聚合物，比较优化的钝化层202为聚酰亚胺和聚对亚苯基苯并双恶唑，所述钝化层202为采用旋涂方法制备；然后，采用现有的光刻和显影技术，在钝化层202上形成第一开口，所述第一开口暴露出金属垫层204。
在钝化层202以及金属垫层204上通过溅射或者蒸镀工艺形成第一金属层206，第一金属层206的作用是在后续回流工艺中保护金属垫层204，第一金属层206可以是Al、Ni、Cu、Ti、Cr、Au、Pd中的一种或者它们的组合构成。
参照图13所示，在第一金属层206上形成光刻胶层207，通过现有光刻技术定义出金属垫层204形状，然后进行曝光，被曝光的金属垫层204区域的光刻胶层207变成水溶性物质，直接显影去除，在光刻胶层207中形成第二开口，暴露出下层的金属垫层204上的第一金属层206。
以光刻胶层207为掩模，在第二开口内、第一金属层206上形成第二金属层208，具体工艺为，先用电镀方法在第一金属层206上形成导电层，然后再用电镀法在导电层上形成焊料层208c，所述焊料层208c的材料与后续形成的凸点一致；其中，导电层包含金属铜层208a与位于其上的金属镍层208b。
导电层的作用为防止后续形成凸点的材料扩散至第一金属层206中，焊料层208c的作用是使其下方的导电层不被氧化，提高了导电层的电性能和可靠性。另外提高导电层与凸点的附着力，并且在回流过程中，焊料层208c具有很好的湿化作用，提高形成凸点的质量。
本实施例中，金属铜层208a的厚度为1μm～10μm，具体厚度为1μm、2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm或10μm等；金属镍层208b的厚度为0.5μm～10μm，具体厚度例如0.5μm、1μm、2 μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm或10μm等；焊料层208c的厚度为2μm～10μm，具体厚度例如2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm或10μm等。
形成所述第二金属层208的方法为电镀，以电镀金属铜层208a的方法举例如下：将晶圆浸泡于含铜离子的电镀液中，将晶圆接于阴极，将电镀液接于阳极，然后在阴极和阳极之间通电，通过电场作用使得电镀液中的铜离子沉积到晶圆表面的第二开口中来完成电镀过程。
参照图14所示，用湿法刻蚀法去除光刻胶层207；接着，刻蚀第二金属层208以外的第一金属层206至露出钝化层202，刻蚀后的第一金属层206a与第二金属层208构成凸点下金属层211，刻蚀第一金属层206的方法是采用湿法刻蚀的方法，通过喷洒酸液或将晶片浸泡于酸液中的方法来去除第二金属层208覆盖区域以外的芯片200表面的第一金属层206，从而曝露出钝化层202。
在第二金属层208上形成助焊剂209。形成所述助焊剂209为本领域技术人员公知技术，作为本发明的一个实施方式，通过钢网印刷方法形成助焊剂209，所述助焊剂209有助于后续凸点和焊料层208c的熔融结合。
参照图15所示，在助焊剂209上放置预制好的焊料球；然后，将晶圆20在回流炉内，经过保温回流，形成凸点210，形成芯片尺寸封装元件。其中，在回流过程中，助焊剂209与凸点210及焊料层熔融。
最后将晶圆20切割为至少一个芯片200，完成晶圆级芯片尺寸封装。
本实施例中，由于凸点下金属层211包含焊料层208c，使其下方的导电层中的金属镍层208b不被氧化，提高了导电层的电性能和可靠性。另外，在凸点下金属层211中包含焊料层208c，提高了导电层与凸点210的附着力；并且在回流过程中，焊料层208c具有很好的湿化作用，提高形成凸点210的质量。
基于上述实施例形成的晶圆级芯片尺寸封装结构，包括：具有至少一个芯片200的晶圆20；芯片200上形成有金属垫层204和用以保护芯片200表面并将金属垫层204暴露的钝化层202；位于金属垫层204上的凸点下金属层211，所述凸点下金属层211包含位于金属垫层204上的第一金属层206a和位于第一金属层206a上的第二金属层208，而第二金属层208包括金属铜层208a、位于金属铜层208a上的金属镍层208b和位于金属镍层208b上的焊料层208c；位于凸点下金属层211的凸点209a。
虽然本发明以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (21)

1.一种凸点下金属层的形成方法，其特征在于，包括：
在芯片上形成金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层；
在钝化层和金属垫层上依次形成第一金属层和光刻胶层后，在光刻胶层上形成开口，所述开口曝露出金属垫层上第一金属层；
在开口内，第一金属层上依次形成第二金属层，所述第二金属层包含焊料层和位于焊料层下的导电层；
去除光刻胶后，刻蚀第一金属层至露出钝化层，刻蚀后的第一金属层与第二金属层构成凸点下金属层。
2.根据权利要求1所述的凸点下金属层的形成方法，其特征在于，所述焊料层的厚度为2μm～10μm。
3.根据权利要求2所述的凸点下金属层的形成方法，其特征在于，形成焊料层的方法为电镀法。
4.根据权利要求1所述的凸点下金属层的形成方法，其特征在于，所述导电层可以是铜、镍或其组合。
5.根据权利要求4所述的凸点下金属层的形成方法，其特征在于，所述导电层的厚度为1μm～20μm。
6.根据权利要求5所述的凸点下金属层的形成方法，其特征在于，形成导电层的方法为电镀法。
7.一种凸点下金属层，包括：芯片上的金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层，位于金属垫层上的第一金属层，位于第一金属层上的第二金属层，第二金属层包含导电层，其特征在于，所述第二金属层还包含位于导电层上的焊料层。
8.根据权利要求7所述的凸点下金属层，其特征在于，所述焊料层的厚度为2μm～10μm。
9.根据权利要求7所述的凸点下金属层，其特征在于，所述导电层可以是铜、镍或其组合。
10.根据权利要求7所述的凸点下金属层，其特征在于，所述导电层的厚度为1μm～20μm。
11.一种晶圆级芯片尺寸封装结构的形成方法，其特征在于，包括：
提供具有至少一个芯片的晶圆，所述芯片上形成有金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层；
在钝化层和金属垫层上依次形成第一金属层和光刻胶层后，在光刻胶层上形成开口，所述开口曝露出金属垫层上第一金属层；
在开口内，第一金属层上形成第二金属层，所述第二金属层包含焊料层和位于焊料层下的导电层；
去除光刻胶后，刻蚀第一金属层至露出钝化层，刻蚀后的第一金属层与第二金属层构成凸点下金属层；
在凸点下金属层上形成助焊剂后，在其上放置焊料球；
回流焊料球，形成凸点；
将晶圆切割为至少一个芯片，完成晶圆级芯片尺寸封装。
12.根据权利要求11所述的晶圆级芯片尺寸封装结构的形成方法，其特征在于，所述焊料层的厚度为2μm～10μm。
13.根据权利要求12所述的晶圆级芯片尺寸封装结构的形成方法，其特征在于，所述焊料层的材料与凸点的材料一致。
14.根据权利要求13所述的晶圆级芯片尺寸封装结构的形成方法，其特征在于，形成焊料层的方法为电镀法。
15.根据权利要求11所述的晶圆级芯片尺寸封装结构的形成方法，其特征在于，所述导电层可以是铜、镍或其组合。
16.根据权利要求15所述的晶圆级芯片尺寸封装结构的形成方法，其特征在于，所述导电层的厚度为1μm～20μm。
17.根据权利要求16所述的晶圆级芯片尺寸封装结构的形成方法，其特征在于，形成导电层的方法为电镀法。
18.一种晶圆级芯片尺寸封装结构，包括：具有至少一个芯片的晶圆；芯片上形成有金属垫层和用以保护芯片表面并将金属垫层暴露的钝化层；位于金属垫层上的凸点下金属层，所述凸点下金属层包括第一金属层和位于第一金属层上的第二金属层，第二金属层包含导电层；位于凸点下金属层上的凸点，其特征在于，所述第二金属层还包含位于导电层上的焊料层。
19.根据权利要求18所述的晶圆级芯片尺寸封装结构，其特征在于，所述焊料层的厚度为2μm～10μm。
20.根据权利要求18所述的晶圆级芯片尺寸封装结构，其特征在于，所述导电层可以是铜、镍或其组合。
21.根据权利要求20所述的晶圆级芯片尺寸封装结构，其特征在于，所述导电层的厚度为1μm～20μm。
CN200810041382A 2008-08-04 2008-08-04 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法 Pending CN101645407A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810041382A CN101645407A (zh) 2008-08-04 2008-08-04 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810041382A CN101645407A (zh) 2008-08-04 2008-08-04 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法

Publications (1)

Publication Number Publication Date
CN101645407A true CN101645407A (zh) 2010-02-10

Family

ID=41657217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810041382A Pending CN101645407A (zh) 2008-08-04 2008-08-04 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法

Country Status (1)

Country Link
CN (1) CN101645407A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157438A (zh) * 2011-01-31 2011-08-17 江阴长电先进封装有限公司 晶圆级转接板的制备方法
CN102437135A (zh) * 2011-12-19 2012-05-02 南通富士通微电子股份有限公司 圆片级柱状凸点封装结构
CN102456659A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 半导体芯片及用于制造半导体芯片的布局制备方法
CN102496605A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种圆片级封装结构
CN102496606A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装结构
CN102496585A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种新型圆片级封装方法
CN103811365A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装方法
CN107644810A (zh) * 2016-07-20 2018-01-30 全球能源互联网研究院 一种压接式igbt/frd芯片的正面电极加工方法
CN113161244A (zh) * 2021-04-26 2021-07-23 晨宸辰科技有限公司 半导体器件及其制造方法
CN113937205A (zh) * 2021-10-15 2022-01-14 福州大学 适用于微米级芯片低温共晶键合的微凸点结构及制备方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099318B2 (en) 2010-10-15 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip having different pad width to UBM width ratios and method of manufacturing the same
US9406631B2 (en) 2010-10-15 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip having different conductive pad widths and method of making layout for same
CN102456659A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 半导体芯片及用于制造半导体芯片的布局制备方法
CN102157438B (zh) * 2011-01-31 2013-05-01 江阴长电先进封装有限公司 晶圆级转接板的制备方法
CN102157438A (zh) * 2011-01-31 2011-08-17 江阴长电先进封装有限公司 晶圆级转接板的制备方法
CN102496606A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装结构
CN102496585A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种新型圆片级封装方法
CN102496605A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种圆片级封装结构
CN102437135A (zh) * 2011-12-19 2012-05-02 南通富士通微电子股份有限公司 圆片级柱状凸点封装结构
CN103811365A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装方法
CN107644810A (zh) * 2016-07-20 2018-01-30 全球能源互联网研究院 一种压接式igbt/frd芯片的正面电极加工方法
CN107644810B (zh) * 2016-07-20 2024-05-31 全球能源互联网研究院 一种压接式igbt/frd芯片的正面电极加工方法
CN113161244A (zh) * 2021-04-26 2021-07-23 晨宸辰科技有限公司 半导体器件及其制造方法
CN113937205A (zh) * 2021-10-15 2022-01-14 福州大学 适用于微米级芯片低温共晶键合的微凸点结构及制备方法
CN113937205B (zh) * 2021-10-15 2023-12-29 福州大学 适用于微米级芯片低温共晶键合的微凸点结构及制备方法

Similar Documents

Publication Publication Date Title
CN101645407A (zh) 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
CN102201351B (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN103915374B (zh) 钝化后互连结构及其形成方法
KR102081682B1 (ko) 유닛 특정 정렬 및 유닛 특정 라우팅을 포함하는 멀티-다이 패키지
JP5291485B2 (ja) 半導体装置の製造方法
KR102164012B1 (ko) 전체 성형 주변 패키지 온 패키지 디바이스
TW201214626A (en) Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
CN102496606B (zh) 一种高可靠圆片级柱状凸点封装结构
US7727877B2 (en) Method of manufacturing a wafer level package that uses the same seed layer for selectively electroplating a rewiring pattern and a conductive pillar
CN108307661B (zh) 全模制的微型化半导体模块
CN102496580B (zh) 一种焊料凸点的形成方法
JP2002190550A (ja) 半導体装置の製造方法
CN102543766A (zh) 一种柱状凸点封装工艺
CN102496604A (zh) 高可靠芯片级封装结构
CN102437065A (zh) 高可靠芯片级封装方法
CN102446780A (zh) 一种圆片级封装方法
CN102543898A (zh) 一种柱状凸点封装结构
CN202502990U (zh) 高可靠芯片级封装结构
CN102496605B (zh) 一种圆片级封装结构
CN102496585A (zh) 一种新型圆片级封装方法
CN100539053C (zh) 晶片级芯片尺寸封装方法
CN102437135A (zh) 圆片级柱状凸点封装结构
TW201705366A (zh) 半導體裝置及製造其之方法
US8048776B2 (en) Semiconductor device and method of supporting a wafer during backgrinding and reflow of solder bumps
CN102496603A (zh) 一种芯片级封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100210